อุปกรณ์ Intel MAX 10 FPGA บน UART พร้อมโปรเซสเซอร์ Nios II

ข้อมูลสินค้า

การออกแบบอ้างอิงเป็นแอปพลิเคชันง่ายๆ ที่ใช้คุณลักษณะการกำหนดค่าระยะไกลขั้นพื้นฐานในระบบที่ใช้ Nios II สำหรับอุปกรณ์ MAX 10 FPGA อินเทอร์เฟซ UART ที่รวมอยู่ในชุดพัฒนา MAX 10 FPGA ใช้ร่วมกับแกน Altera UART IP เพื่อให้ฟังก์ชันการกำหนดค่าระยะไกล อุปกรณ์ MAX10 FPGA ให้ความสามารถในการจัดเก็บอิมเมจการกำหนดค่าได้สูงสุดสองอิมเมจ ซึ่งช่วยปรับปรุงคุณสมบัติการอัพเกรดระบบระยะไกลให้ดียิ่งขึ้น

คำย่อ

คำย่อ	คำอธิบาย
รีสอร์ต-มม	หน่วยความจำแฟลชการกำหนดค่า Avalon Memory-Mapped
ซีเอฟเอ็ม	อินเทอร์เฟซผู้ใช้แบบกราฟิก
ไอซีบี	บิตการกำหนดค่าเริ่มต้น
แผนที่/.แผนที่	แผนที่ความทรงจำ File
นีออส II EDS	รองรับชุดการออกแบบที่ฝังตัว Nios II
พีเอฟแอล	แกน IP ของ Flash Loader แบบขนาน
POF/.pof	วัตถุโปรแกรมเมอร์ File
คิวเอสพีไอ	อินเทอร์เฟซอุปกรณ์ต่อพ่วงแบบอนุกรม Quad
RPD/.rpd	ข้อมูลการเขียนโปรแกรมดิบ
เอสบีที	เครื่องมือสร้างซอฟต์แวร์
SOF/.sof	วัตถุ SRAM File
รถเข็น	เครื่องรับ / เครื่องส่งสัญญาณแบบอะซิงโครนัสสากล
ยูเอฟเอ็ม	หน่วยความจำแฟลชของผู้ใช้

คำแนะนำการใช้ผลิตภัณฑ์

ข้อกำหนดเบื้องต้น

การใช้การออกแบบอ้างอิงนี้กำหนดให้คุณต้องมีระดับความรู้หรือประสบการณ์ที่ระบุในด้านต่อไปนี้:

ความต้องการ:

ต่อไปนี้เป็นข้อกำหนดด้านฮาร์ดแวร์และซอฟต์แวร์สำหรับการออกแบบอ้างอิง:

การออกแบบอ้างอิง Files

File ชื่อ	คำอธิบาย
โรงงาน_รูปภาพ	ในโหมดการกำหนดค่าอิมเมจการกำหนดค่าคู่ CFM1 และ CFM2 ถูกรวมเข้าไว้ในที่เก็บข้อมูล CFM เดียว
app_image_1	การออกแบบฮาร์ดแวร์ Quartus II file ที่แทนที่ app_image_2 ระหว่างการอัพเกรดระบบระยะไกล
app_image_2	รหัสแอปพลิเคชันซอฟต์แวร์ Nios II ทำหน้าที่เป็นตัวควบคุม การออกแบบระบบอัพเกรดระยะไกล
Remote_system_upgrade.c
โรงงาน_application1.pof	การเขียนโปรแกรมควอร์ตัส II file ที่ประกอบด้วยรูปโรงงานและ อิมเมจแอปพลิเคชัน 1 ที่จะตั้งโปรแกรมลงใน CFM0 และ CFM1 & CFM2 ตามลำดับที่เริ่มต้น stage.
โรงงาน_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

การออกแบบอ้างอิงเป็นแอปพลิเคชันง่ายๆ ที่ใช้คุณลักษณะการกำหนดค่าระยะไกลขั้นพื้นฐานในระบบที่ใช้ Nios II สำหรับอุปกรณ์ MAX 10 FPGA อินเทอร์เฟซ UART ที่รวมอยู่ในชุดพัฒนา MAX 10 FPGA ใช้ร่วมกับแกน Altera UART IP เพื่อให้ฟังก์ชันการกำหนดค่าระยะไกล

ข้อมูลที่เกี่ยวข้อง

การออกแบบอ้างอิง Files

อัปเกรดระบบระยะไกลด้วย MAX 10 FPGA Overview

ด้วยคุณสมบัติการอัพเกรดระบบระยะไกล การปรับปรุงและแก้ไขข้อบกพร่องสำหรับอุปกรณ์ FPGA สามารถทำได้จากระยะไกล ในสภาพแวดล้อมระบบฝังตัว เฟิร์มแวร์จำเป็นต้องได้รับการอัปเดตบ่อยครั้งผ่านโปรโตคอลประเภทต่างๆ เช่น UART, อีเทอร์เน็ต และ I2C เมื่อระบบฝังตัวมี FPGA การอัพเดตเฟิร์มแวร์สามารถรวมการอัพเดตอิมเมจฮาร์ดแวร์บน FPGA ได้
อุปกรณ์ MAX10 FPGA ให้ความสามารถในการจัดเก็บอิมเมจการกำหนดค่าได้สูงสุดสองอิมเมจ ซึ่งช่วยปรับปรุงคุณสมบัติการอัพเกรดระบบระยะไกลให้ดียิ่งขึ้น รูปภาพใดรูปภาพหนึ่งจะเป็นรูปภาพสำรองที่โหลดไว้หากเกิดข้อผิดพลาดในภาพปัจจุบัน

คำย่อ

ตารางที่ 1: รายการคำย่อ

คำอธิบายคำย่อ
รีสอร์ต-มม	แมปหน่วยความจำ Avalon
ซีเอฟเอ็ม	การกำหนดค่าหน่วยความจำแฟลช
กุ้ยช่าย	อินเทอร์เฟซผู้ใช้แบบกราฟิก
ไอซีบี	บิตการกำหนดค่าเริ่มต้น
แผนที่/.แผนที่	แผนที่ความทรงจำ File
นีออส II EDS	รองรับชุดการออกแบบที่ฝังตัว Nios II
พีเอฟแอล	แกน IP ของ Flash Loader แบบขนาน
POF/.pof	วัตถุโปรแกรมเมอร์ File

• อินเทล คอร์ปอเรชั่น สงวนลิขสิทธิ์. Intel, โลโก้ Intel, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus และ Stratix เป็นเครื่องหมายการค้าของ Intel Corporation หรือบริษัทสาขาในสหรัฐอเมริกาและ/หรือประเทศอื่นๆ Intel รับประกันประสิทธิภาพของผลิตภัณฑ์ FPGA และเซมิคอนดักเตอร์ตามข้อมูลจำเพาะปัจจุบันตามการรับประกันมาตรฐานของ Intel แต่ขอสงวนสิทธิ์ในการเปลี่ยนแปลงผลิตภัณฑ์และบริการใดๆ ได้ตลอดเวลาโดยไม่ต้องแจ้งให้ทราบล่วงหน้า Intel ไม่มีส่วนรับผิดชอบหรือความรับผิดที่เกิดขึ้นจากแอปพลิเคชันหรือการใช้ข้อมูล ผลิตภัณฑ์ หรือบริการใด ๆ ที่อธิบายไว้ในที่นี้ ยกเว้นตามที่ Intel ตกลงเป็นลายลักษณ์อักษรโดยชัดแจ้ง ขอแนะนำให้ลูกค้าของ Intel ได้รับข้อมูลจำเพาะของอุปกรณ์เวอร์ชันล่าสุดก่อนที่จะใช้ข้อมูลที่เผยแพร่ใด ๆ และก่อนที่จะทำการสั่งซื้อผลิตภัณฑ์หรือบริการ
• ชื่อและยี่ห้ออื่น ๆ อาจถูกอ้างสิทธิ์โดยถือเป็นทรัพย์สินของผู้อื่น

ข้อกำหนดเบื้องต้น

คำย่อ คิวเอสพีไอ	คำอธิบาย อินเทอร์เฟซอุปกรณ์ต่อพ่วงแบบอนุกรม Quad
RPD/.rpd	ข้อมูลการเขียนโปรแกรมดิบ
เอสบีที	เครื่องมือสร้างซอฟต์แวร์
SOF/.sof	วัตถุ SRAM File
ยูเออาร์ที	เครื่องรับ / เครื่องส่งสัญญาณแบบอะซิงโครนัสสากล
ยูเอฟเอ็ม	หน่วยความจำแฟลชของผู้ใช้

ข้อกำหนดเบื้องต้น

• การใช้การออกแบบอ้างอิงนี้กำหนดให้คุณต้องมีระดับความรู้หรือประสบการณ์ที่ระบุในด้านต่อไปนี้:
• ความรู้เกี่ยวกับการทำงานของระบบ Nios II และเครื่องมือในการสร้าง ระบบและเครื่องมือเหล่านี้ประกอบด้วยซอฟต์แวร์ Quartus® II, Qsys และ Nios II EDS
• ความรู้เกี่ยวกับวิธีการและเครื่องมือการกำหนดค่า Intel FPGA เช่นการกำหนดค่าภายใน MAX 10 FPGA คุณลักษณะการอัพเกรดระบบระยะไกล และ PFL

ความต้องการ

• ต่อไปนี้เป็นข้อกำหนดด้านฮาร์ดแวร์และซอฟต์แวร์สำหรับการออกแบบอ้างอิง:
• ชุดพัฒนา MAX 10 FPGA
• Quartus II เวอร์ชัน 15.0 พร้อม Nios II EDS
• คอมพิวเตอร์ที่มีไดรเวอร์และอินเทอร์เฟซ UART ที่ใช้งานได้
• เลขฐานสอง/เลขฐานสิบหกใดๆ file บรรณาธิการ

การออกแบบอ้างอิง Files

ตารางที่ 2: ออกแบบ Fileรวมอยู่ในการออกแบบอ้างอิง

File ชื่อ โรงงาน_รูปภาพ	คำอธิบาย • การออกแบบฮาร์ดแวร์ Quartus II file ที่จะเก็บไว้ใน CFM0 • รูปภาพสำรอง/รูปภาพโรงงานที่จะใช้เมื่อเกิดข้อผิดพลาดในการดาวน์โหลดอิมเมจแอปพลิเคชัน
app_image_1	• การออกแบบฮาร์ดแวร์ Quartus II file เก็บไว้ใน CFM1 และ CFM2.(1) • รูปภาพแอปพลิเคชันเริ่มต้นที่โหลดลงในอุปกรณ์

1. ในโหมดการกำหนดค่าอิมเมจการกำหนดค่าแบบคู่ CFM1 และ CFM2 จะรวมกันเป็นที่จัดเก็บข้อมูล CFM เดียว

File ชื่อ app_image_2	คำอธิบาย การออกแบบฮาร์ดแวร์ Quartus II file ที่แทนที่ app_image_2 ระหว่างการอัพเกรดระบบระยะไกล
Remote_system_ อัพเกรด c	โค้ดแอปพลิเคชันซอฟต์แวร์ Nios II ทำหน้าที่เป็นตัวควบคุมสำหรับการออกแบบระบบอัปเกรดระยะไกล
Terminal.exe ระยะไกล	• ปฏิบัติการได้ file ด้วย GUI • ทำหน้าที่เป็นเทอร์มินัลสำหรับโฮสต์เพื่อโต้ตอบกับชุดพัฒนา MAX 10 FPGA • ส่งข้อมูลการเขียนโปรแกรมผ่าน UART • รวมซอร์สโค้ดสำหรับเทอร์มินัลนี้ด้วย

ตารางที่ 3: อาจารย์ Fileรวมอยู่ในการออกแบบอ้างอิง

คุณสามารถใช้ต้นแบบเหล่านี้ได้ fileสำหรับการออกแบบอ้างอิงโดยไม่ต้องรวบรวมการออกแบบ files.

File ชื่อ   โรงงาน_application1.pof โรงงาน_application1.rpd	คำอธิบาย การเขียนโปรแกรมควอร์ตัส II file ที่ประกอบด้วยภาพโรงงานและภาพการใช้งาน 1 ที่จะตั้งโปรแกรมลงใน CFM0 และ CFM1 & CFM2 ตามลำดับที่เริ่มต้นtage.
โรงงาน_application2.pof โรงงาน_application2.rpd	• การเขียนโปรแกรม Quartus II file ที่ประกอบด้วยภาพโรงงานและภาพการใช้งาน 2. • อิมเมจแอปพลิเคชัน 2 จะถูกแยกออกมาในภายหลังเพื่อแทนที่อิมเมจแอปพลิเคชัน 1 ระหว่างการอัพเกรดระบบระยะไกล ชื่อ application_ image_2.rpd ด้านล่าง
application_image_1.rpd	ข้อมูลการเขียนโปรแกรมดิบ Quartus II file ที่มีอิมเมจแอปพลิเคชัน 1 เท่านั้น
application_image_2.rpd	ข้อมูลการเขียนโปรแกรมดิบ Quartus II file ที่มีอิมเมจแอปพลิเคชัน 2 เท่านั้น
Nios_application.pof	• การเขียนโปรแกรม file ที่ประกอบด้วยแอปพลิเคชันซอฟต์แวร์โปรเซสเซอร์ Nios II .hex file เท่านั้น. • สำหรับตั้งโปรแกรมลงในแฟลช QSPI ภายนอก
pfl.sof	• ควอร์ตุสที่ 2 .ซอฟ มีส่วนผสมของ PFL • โปรแกรมลงในแฟลช QSPI บนชุดพัฒนา MAX 10 FPGA

การออกแบบอ้างอิงคำอธิบายฟังก์ชั่น

โปรเซสเซอร์ Nios II Gen2

• โปรเซสเซอร์ Nios II Gen2 ในการออกแบบอ้างอิงมีฟังก์ชันดังต่อไปนี้:
• บัสมาสเตอร์ที่จัดการการทำงานของอินเทอร์เฟซทั้งหมดด้วยแกน IP Flash IP ของ Altera On-Chip รวมถึงการอ่าน เขียน และลบ
• จัดเตรียมอัลกอริธึมในซอฟต์แวร์เพื่อรับบิตสตรีมการเขียนโปรแกรมจากคอมพิวเตอร์แม่ข่าย และทริกเกอร์การกำหนดค่าใหม่ผ่านแกน IP การกำหนดค่าแบบคู่
• คุณต้องตั้งค่าเวกเตอร์การรีเซ็ตของโปรเซสเซอร์ให้เหมาะสม นี่เป็นเพื่อให้แน่ใจว่าโปรเซสเซอร์บู๊ตโค้ดแอพพลิเคชั่นที่ถูกต้องจาก UFM หรือแฟลช QSPI ภายนอก
• บันทึก: หากโค้ดแอปพลิเคชัน Nios II มีขนาดใหญ่ Intel ขอแนะนำให้คุณจัดเก็บโค้ดแอปพลิเคชันไว้ในแฟลช QSPI ภายนอก ในการออกแบบอ้างอิงนี้ เวกเตอร์การรีเซ็ตจะชี้ไปที่แฟลช QSPI ภายนอกซึ่งเป็นที่เก็บโค้ดแอปพลิเคชัน Nios II

ข้อมูลที่เกี่ยวข้อง

• บทช่วยสอนการพัฒนาฮาร์ดแวร์ Nios II Gen2
• ให้ข้อมูลเพิ่มเติมเกี่ยวกับการพัฒนาโปรเซสเซอร์ Nios II Gen2

Altera บนชิปแฟลช IP Core

• แกนหลัก Altera On-Chip Flash IP ทำหน้าที่เป็นอินเทอร์เฟซสำหรับโปรเซสเซอร์ Nios II เพื่อดำเนินการอ่าน เขียน หรือลบไปยัง CFM และ UFM แกนหลัก Altera On-Chip Flash IP ช่วยให้คุณเข้าถึง ลบ และอัปเดต CFM ด้วยบิตสตรีมการกำหนดค่าใหม่ ตัวแก้ไขพารามิเตอร์ Altera On-Chip Flash IP แสดงช่วงที่อยู่ที่กำหนดไว้ล่วงหน้าสำหรับแต่ละเซกเตอร์หน่วยความจำ

ข้อมูลที่เกี่ยวข้อง

• Altera บนชิปแฟลช IP Core
• ให้ข้อมูลเพิ่มเติมเกี่ยวกับ Altera On-Chip Flash IP Core

แกน IP การกำหนดค่า Altera Dual

• คุณสามารถใช้ Altera Dual Configuration IP core เพื่อเข้าถึงบล็อกการอัพเกรดระบบระยะไกลในอุปกรณ์ MAX 10 FPGA แกน IP การกำหนดค่า Altera Dual ช่วยให้คุณสามารถทริกเกอร์การกำหนดค่าใหม่ได้เมื่อดาวน์โหลดอิมเมจใหม่แล้ว

ข้อมูลที่เกี่ยวข้อง

• แกน IP การกำหนดค่า Altera Dual
• ให้ข้อมูลเพิ่มเติมเกี่ยวกับ Altera Dual Configuration IP Core

Altera UART IP Core

• แกน UART IP ช่วยให้สามารถสื่อสารสตรีมอักขระอนุกรมระหว่างระบบฝังตัวใน MAX 10 FPGA และอุปกรณ์ภายนอก ในฐานะต้นแบบ Avalon-MM โปรเซสเซอร์ Nios II จะสื่อสารกับแกน UART IP ซึ่งเป็นทาส Avalon-MM การสื่อสารนี้ทำได้โดยการควบคุมการอ่านและการเขียนและการลงทะเบียนข้อมูล
• แกนหลักใช้การกำหนดเวลาโปรโตคอล RS-232 และมีคุณสมบัติดังต่อไปนี้:
• อัตรารับส่งข้อมูล, พาริตี, หยุด และบิตข้อมูลที่ปรับได้
• สัญญาณควบคุมการไหล RTS/CTS ที่เป็นอุปกรณ์เสริม

ข้อมูลที่เกี่ยวข้อง

• ยูอาร์ทีคอร์
• ให้ข้อมูลเพิ่มเติมเกี่ยวกับ UART Core

IP Core ตัวควบคุม Quad SPI ทั่วไป

• แกน IP ของตัวควบคุม Quad SPI ทั่วไปทำหน้าที่เป็นอินเทอร์เฟซระหว่าง MAX 10 FPGA, แฟลชภายนอก และแฟลช QSPI ออนบอร์ด แกนหลักช่วยให้สามารถเข้าถึงแฟลช QSPI ผ่านการอ่าน เขียน และลบข้อมูล
  เมื่อแอปพลิเคชัน Nios II ขยายพร้อมคำแนะนำเพิ่มเติม file ขนาดของฐานสิบหก file ที่สร้างจากแอปพลิเคชัน Nios II จะมีขนาดใหญ่ขึ้น เกินขีดจำกัดขนาดที่กำหนด UFM จะไม่มีเนื้อที่เพียงพอที่จะจัดเก็บเลขฐานสิบหกของแอปพลิเคชัน file- เพื่อแก้ปัญหานี้ คุณสามารถใช้แฟลช QSPI ภายนอกที่มีอยู่ในชุดพัฒนา MAX 10 FPGA เพื่อจัดเก็บฐานสิบหกของแอปพลิเคชัน file.

การออกแบบแอปพลิเคชันซอฟต์แวร์ Nios II EDS

• การออกแบบอ้างอิงประกอบด้วยโค้ดแอปพลิเคชันซอฟต์แวร์ Nios II ที่ควบคุมการออกแบบระบบอัปเกรดระยะไกล โค้ดแอปพลิเคชันซอฟต์แวร์ Nios II จะตอบสนองต่อเทอร์มินัลโฮสต์ผ่าน UART โดยดำเนินการตามคำแนะนำเฉพาะ

การอัปเดตอิมเมจแอปพลิเคชันจากระยะไกล

• หลังจากที่คุณส่งสตรีมบิตการเขียนโปรแกรมแล้ว file การใช้ Remote Terminal แอพพลิเคชั่นซอฟต์แวร์ Nios II ได้รับการออกแบบดังต่อไปนี้:

1. ตั้งค่า Altera On-Chip Flash IP core Control Register เพื่อยกเลิกการป้องกันเซกเตอร์ CFM1 และ 2
2. ดำเนินการลบเซกเตอร์บน CFM1 และ CFM2 ซอฟต์แวร์สำรวจการลงทะเบียนสถานะของแกน IP แฟลชบนชิป Altera เพื่อให้แน่ใจว่าการลบข้อมูลเสร็จสมบูรณ์
3. รับบิตสตรีมครั้งละ 4 ไบต์จาก stdin สามารถใช้อินพุตและเอาต์พุตมาตรฐานเพื่อรับข้อมูลโดยตรงจากเทอร์มินัลโฮสต์และพิมพ์เอาต์พุตลงบนเทอร์มินัลได้ ประเภทของตัวเลือกอินพุตและเอาต์พุตมาตรฐานสามารถตั้งค่าได้ผ่าน BSP Editor ในเครื่องมือ Nios II Eclipse Build
4. กลับลำดับบิตสำหรับแต่ละไบต์
   • บันทึก: เนื่องจากการกำหนดค่า Altera On-Chip Flash IP Core ข้อมูลทุกไบต์จึงต้องถูกย้อนกลับก่อนที่จะเขียนลงใน CFM
5. เริ่มเขียนข้อมูลครั้งละ 4 ไบต์ลงใน CFM1 และ CFM2 กระบวนการนี้จะดำเนินต่อไปจนกระทั่งสิ้นสุดการเขียนโปรแกรมบิตสตรีม
6. สำรวจการลงทะเบียนสถานะของ Altera On-Chip Flash IP เพื่อให้แน่ใจว่าการดำเนินการเขียนจะประสบความสำเร็จ พร้อมท์ข้อความแจ้งว่าการส่งข้อมูลเสร็จสมบูรณ์
   • บันทึก: หากการดำเนินการเขียนล้มเหลว เทอร์มินัลจะหยุดกระบวนการส่งบิตสตรีมและสร้างข้อความแสดงข้อผิดพลาด
7. ตั้งค่า Control Register เพื่อป้องกัน CFM1 และ CFM2 อีกครั้งเพื่อป้องกันการดำเนินการเขียนที่ไม่ต้องการ

ข้อมูลที่เกี่ยวข้อง

• การสร้าง pof ผ่านการเขียนโปรแกรมการแปลง Fileอยู่บน
• ให้ข้อมูลเกี่ยวกับการสร้าง rpd fileระหว่างการเขียนโปรแกรมแปลง files.

เรียกใช้การกำหนดค่าใหม่จากระยะไกล

• หลังจากที่คุณเลือกการดำเนินการกำหนดค่าทริกเกอร์ใหม่ใน Remote Terminal ของโฮสต์แล้ว แอปพลิเคชันซอฟต์แวร์ Nios II จะดำเนินการดังต่อไปนี้:

1. รับคำสั่งจากอินพุตมาตรฐาน
2. เริ่มการกำหนดค่าใหม่ด้วยการดำเนินการเขียนสองรายการต่อไปนี้:

• เขียน 0x03 ไปยังที่อยู่ออฟเซ็ต 0x01 ใน Dual Configuration IP core การดำเนินการนี้จะเขียนทับพิน CONFIG_SEL ทางกายภาพ และตั้งค่าอิมเมจ 1 เป็นอิมเมจการกำหนดค่าการบูตครั้งถัดไป
• เขียน 0x01 ไปยังที่อยู่ออฟเซ็ต 0x00 ใน Dual Configuration IP core การดำเนินการนี้จะทริกเกอร์การกำหนดค่าใหม่ให้กับอิมเมจแอปพลิเคชันใน CFM1 และ CFM2

คำแนะนำการออกแบบอ้างอิง

กำลังสร้างการเขียนโปรแกรม Files

• คุณต้องสร้างโปรแกรมต่อไปนี้ fileก่อนที่จะสามารถใช้การอัพเกรดระบบระยะไกลบนชุดพัฒนา MAX 10 FPGA ได้:

สำหรับการเขียนโปรแกรม QSPI:

• ซอฟ-ใช้ pfl.sof ที่รวมอยู่ในการออกแบบอ้างอิง หรือคุณสามารถเลือกที่จะสร้าง .sof อื่นที่มีการออกแบบ PFL ของคุณเองได้
• pof—การกำหนดค่า file สร้างจาก .hex และตั้งโปรแกรมลงในแฟลช QSPI
• สำหรับ การอัพเกรดระบบระยะไกล:
• pof—การกำหนดค่า file สร้างจาก .sof และตั้งโปรแกรมไว้ในแฟลชภายใน
• rpd—ประกอบด้วย ข้อมูลสำหรับแฟลชภายในซึ่งรวมถึงการตั้งค่า ICB, CFM0, CFM1 และ UFM
• แผนที่—พักไว้ ที่อยู่สำหรับแต่ละเซกเตอร์หน่วยความจำของการตั้งค่า ICB, CFM0, CFM1 และ UFM

กำลังสร้าง fileสำหรับการเขียนโปรแกรม QSPI

เพื่อสร้าง .pof file สำหรับการเขียนโปรแกรม QSPI ให้ทำตามขั้นตอนต่อไปนี้:

1. สร้างโครงการ Nios II และสร้าง HEX file.
   • บันทึก: โปรดดู AN730: วิธีการบูตโปรเซสเซอร์ Nios II ในอุปกรณ์สูงสุด 10 เครื่อง สำหรับข้อมูลเกี่ยวกับการสร้างโครงการ Nios II และการสร้าง HEX file.
2. บน File เมนูคลิกแปลงโปรแกรม Files.
3. ภายใต้การเขียนโปรแกรมเอาท์พุต fileให้เลือกวัตถุโปรแกรมเมอร์ File (.pof) ในการเขียนโปรแกรม file ประเภทรายการ
4. ในรายการโหมด ให้เลือก Passive Serial 1 บิต
5. ในรายการอุปกรณ์การกำหนดค่า เลือก CFI_512Mb
6. ใน File กล่องชื่อ ระบุ file ชื่อของการเขียนโปรแกรม file คุณต้องการสร้าง
7. ในอินพุต fileเพื่อแปลงรายการ ให้ลบแถวตัวเลือกและข้อมูล SOF ออก คลิกเพิ่มข้อมูล Hex และกล่องโต้ตอบเพิ่มข้อมูล Hex จะปรากฏขึ้น ในกล่องเพิ่มข้อมูล Hex ให้เลือกการกำหนดที่อยู่แบบสัมบูรณ์แล้วแทรก .hex file สร้างจากเครื่องมือสร้าง Nios II EDS
8. หลังจากตั้งค่าทั้งหมดแล้ว คลิกสร้างเพื่อสร้างโปรแกรมที่เกี่ยวข้อง file.

ข้อมูลที่เกี่ยวข้อง

AN730: วิธีการบูตโปรเซสเซอร์ Nios II ในอุปกรณ์ FPGA สูงสุด 10 เครื่อง
กำลังสร้าง files สำหรับการอัพเกรดระบบระยะไกล

เพื่อสร้าง .pof, .map และ .rpd fileสำหรับการอัพเกรดระบบรีโมต ให้ทำตามขั้นตอนต่อไปนี้:

1. คืนค่า Factory_image, application_image_1 และ application_image_2 และคอมไพล์การออกแบบทั้งสามแบบ
2. สร้าง .pof สองรายการ fileดังอธิบายไว้ในตารางต่อไปนี้:
   • บันทึก: อ้างอิงถึงการสร้าง .pof ผ่านการเขียนโปรแกรมแปลง Fileสำหรับขั้นตอนในการสร้าง .pof files.
3. เปิด app2.rpd โดยใช้โปรแกรมแก้ไข hex ใดก็ได้
4. ในโปรแกรมแก้ไข hex ให้เลือกบล็อกข้อมูลไบนารีตามออฟเซ็ตเริ่มต้นและสิ้นสุดโดยอ้างอิงถึง .map file- ออฟเซ็ตเริ่มต้นและสิ้นสุดสำหรับอุปกรณ์ 10M50 คือ 0x12000 และ 0xB9FFF ตามลำดับ คัดลอกบล็อกนี้ไปยังบล็อกใหม่ file และบันทึกเป็น .rpd อื่น file- .rpd ใหม่นี้ file มีรูปภาพแอปพลิเคชัน 2 เท่านั้น

การสร้าง pof ผ่านการเขียนโปรแกรมการแปลง Files

ในการแปลง .sof fileเป็น .pof fileให้ทำตามขั้นตอนเหล่านี้:

1. บน File เมนูคลิกแปลงโปรแกรม Files.
2. ภายใต้การเขียนโปรแกรมเอาท์พุต fileให้เลือกวัตถุโปรแกรมเมอร์ File (.pof) ในการเขียนโปรแกรม file ประเภทรายการ
3. ในรายการโหมด เลือกการกำหนดค่าภายใน
4. ใน File กล่องชื่อ ระบุ file ชื่อของการเขียนโปรแกรม file คุณต้องการสร้าง
5. เพื่อสร้างแผนที่หน่วยความจำ File (.map) ให้เปิดสร้างแผนที่หน่วยความจำ File (สร้างเอาต์พุตอัตโนมัติ_file.แผนที่). .map มีที่อยู่ของ CFM และ UFM พร้อมด้วยการตั้งค่า ICB ที่คุณตั้งค่าผ่านตัวเลือก Option/Boot Info
6.  หากต้องการสร้างข้อมูลการเขียนโปรแกรมดิบ (.rpd) ให้เปิดสร้างข้อมูลการกำหนดค่า RPD (สร้างเอาต์พุต_file_auto.rpd)
   ด้วยความช่วยเหลือของแผนที่หน่วยความจำ Fileคุณสามารถระบุข้อมูลสำหรับแต่ละบล็อกการทำงานใน .rpd ได้อย่างง่ายดาย file- คุณยังสามารถแยกข้อมูลแฟลชสำหรับเครื่องมือการเขียนโปรแกรมของบุคคลที่สามหรืออัปเดตการกำหนดค่าหรือข้อมูลผู้ใช้ผ่าน Altera On-Chip Flash IP
7. คุณสามารถเพิ่ม .sof ผ่านการป้อนข้อมูลได้ fileเพื่อแปลงรายการและคุณสามารถเพิ่ม .sof ได้สูงสุดสองรายการ files.
   • เพื่อวัตถุประสงค์ในการอัพเกรดระบบระยะไกล คุณสามารถเก็บข้อมูลเพจ 0 เดิมไว้ใน .pof และแทนที่ข้อมูลเพจ 1 ด้วย .sof ใหม่ file- ในการดำเนินการนี้ คุณต้องเพิ่ม .pof file ในหน้า 0 แล้ว
     เพิ่มหน้า .sof จากนั้นเพิ่ม .sof ใหม่ file ถึง
8. หลังจากตั้งค่าทั้งหมดแล้ว คลิกสร้างเพื่อสร้างโปรแกรมที่เกี่ยวข้อง file.

การเขียนโปรแกรม QSPI

หากต้องการตั้งโปรแกรมโค้ดแอปพลิเคชัน Nios II ลงในแฟลช QSPI ให้ทำตามขั้นตอนต่อไปนี้:

1. บนชุดพัฒนา MAX 10 FPGA ให้เปลี่ยน MAX10_BYPASSn เป็น 0 เพื่อบายพาสอุปกรณ์ VTAP (MAX II) ออนบอร์ด
2. เชื่อมต่อสายเคเบิลดาวน์โหลด Intel FPGA (เดิมคือ USB Blaster) เข้ากับ JTAG ส่วนหัว
3. ในหน้าต่างโปรแกรมเมอร์ คลิกการตั้งค่าฮาร์ดแวร์ และเลือก USB Blaster
4. ในรายการโหมด ให้เลือก JTAG.
5. คลิกปุ่มตรวจจับอัตโนมัติในบานหน้าต่างด้านซ้าย
6. เลือกอุปกรณ์ที่จะตั้งโปรแกรมแล้วคลิกเพิ่ม File.
7. เลือก pfl.sof
8. คลิก Start เพื่อเริ่มการเขียนโปรแกรม
9. หลังจากการเขียนโปรแกรมสำเร็จโดยไม่ต้องปิดบอร์ด ให้คลิกปุ่ม Auto Detect ที่บานหน้าต่างด้านซ้ายอีกครั้ง คุณจะเห็นแฟลช QSPI_512Mb ปรากฏในหน้าต่างโปรแกรมเมอร์
10. เลือกอุปกรณ์ QSPI และคลิก เพิ่ม File.
11. เลือก .pof file สร้างก่อนหน้านี้จาก .hex file.
12. คลิก Start เพื่อเริ่มการเขียนโปรแกรมแฟลช QSPI

การเขียนโปรแกรม FPGA ด้วยอิมเมจเริ่มต้นโดยใช้ JTAG

คุณต้องตั้งโปรแกรม app1.pof ลงใน FPGA เป็นอิมเมจเริ่มต้นของอุปกรณ์ หากต้องการตั้งโปรแกรม app1.pof ลงใน FPGA ให้ทำตามขั้นตอนต่อไปนี้:

1. ในหน้าต่างโปรแกรมเมอร์ คลิกการตั้งค่าฮาร์ดแวร์ และเลือก USB Blaster
2. ในรายการโหมด ให้เลือก JTAG.
3. คลิกปุ่มตรวจจับอัตโนมัติในบานหน้าต่างด้านซ้าย
4. เลือกอุปกรณ์ที่จะตั้งโปรแกรมแล้วคลิกเพิ่ม File.
5. เลือก app1.pof
6. คลิก Start เพื่อเริ่มการเขียนโปรแกรม

การอัปเดตรูปภาพและทริกเกอร์การกำหนดค่าใหม่โดยใช้ UART

หากต้องการกำหนดค่าชุดพัฒนา MAX10 FPGA ของคุณจากระยะไกล ให้ทำตามขั้นตอนต่อไปนี้:

1. บันทึก: ก่อนที่คุณจะเริ่มต้น ตรวจสอบสิ่งต่อไปนี้:
   • พิน CONFIG_SEL บนบอร์ดถูกตั้งค่าเป็น 0
   • พอร์ต UART ของบอร์ดของคุณเชื่อมต่อกับคอมพิวเตอร์ของคุณ
   • เปิด Remote Terminal.exe และอินเทอร์เฟซ Remote Terminal จะเปิดขึ้น
2. คลิกการตั้งค่าและหน้าต่างการตั้งค่าพอร์ตอนุกรมจะปรากฏขึ้น
3. ตั้งค่าพารามิเตอร์ของเทอร์มินัลระยะไกลให้ตรงกับการตั้งค่า UART ที่เลือกใน Quartus II UART IP core หลังจากการตั้งค่าเสร็จสมบูรณ์ คลิกตกลง
4. กดปุ่ม nCONFIG บนชุดพัฒนาหรือป้อน 1 ในกล่องข้อความส่ง จากนั้นกด Enter
   • รายการตัวเลือกการดำเนินการจะปรากฏบนเทอร์มินัล ดังที่แสดงด้านล่าง:
   • บันทึก: เมื่อต้องการเลือกการดำเนินการ ให้ป้อนตัวเลขในกล่องส่งข้อความ จากนั้นกด Enter
5. หากต้องการอัปเดตอิมเมจแอปพลิเคชัน 1 ด้วยอิมเมจแอปพลิเคชัน 2 ให้เลือกการดำเนินการ 2 คุณจะได้รับแจ้งให้ใส่ที่อยู่เริ่มต้นและสิ้นสุดของ CFM1 และ CFM2
   • บันทึก: ที่อยู่ที่แสดงในแผนที่ file รวมถึงการตั้งค่า ICB, CFM และ UFM แต่ Altera On-Chip
   • Flash IP สามารถเข้าถึง CFM และ UFM เท่านั้น ดังนั้นจึงมีการชดเชยที่อยู่ระหว่างที่อยู่ที่แสดงในแผนที่ file และหน้าต่างพารามิเตอร์ Altera On-Chip Flash IP
6. ป้อนที่อยู่ตามที่อยู่ที่ระบุโดยหน้าต่างพารามิเตอร์ Altera On-Chip Flash IP
   • การลบจะเริ่มโดยอัตโนมัติหลังจากที่คุณป้อนที่อยู่สิ้นสุด
7. หลังจากลบสำเร็จ คุณจะได้รับแจ้งให้เข้าสู่การเขียนโปรแกรม .rpd file สำหรับการสมัครภาพที่ 2
   • หากต้องการอัปโหลดรูปภาพ ให้คลิกส่งFile จากนั้นเลือกไฟล์ .rpd ที่มีอิมเมจแอปพลิเคชัน 2 เท่านั้น แล้วคลิกเปิด
   • บันทึก: นอกเหนือจากอิมเมจแอปพลิเคชัน 2 คุณสามารถใช้รูปภาพใหม่ใดๆ ที่คุณต้องการอัปเดตลงในอุปกรณ์ได้
   • กระบวนการอัปเดตจะเริ่มต้นโดยตรงและคุณสามารถติดตามความคืบหน้าผ่านทางเทอร์มินัลได้ เมนูการทำงานจะแจ้งว่าเสร็จสิ้น และตอนนี้คุณสามารถเลือกการดำเนินการถัดไปได้
8. หากต้องการทริกเกอร์การกำหนดค่าใหม่ ให้เลือกการทำงาน 4 คุณสามารถสังเกตลักษณะการทำงานของ LED ที่ระบุรูปภาพต่างๆ ที่โหลดลงในอุปกรณ์

ภาพ	สถานะ LED (แอคทีฟต่ำ)
ภาพโรงงาน	01010
รูปการใช้งาน 1	10101
รูปการใช้งาน 2	01110

ประวัติการแก้ไขเอกสาร

วันที่	เวอร์ชัน	การเปลี่ยนแปลง
กุมภาพันธ์ 2017	2017.02.21	รีแบรนด์เป็นอินเทล
มิถุนายน 2015	2015.06.15	การเปิดตัวครั้งแรก

เอกสาร / แหล่งข้อมูล

อุปกรณ์ Intel MAX 10 FPGA บน UART พร้อมโปรเซสเซอร์ Nios II [พีดีเอฟ] คู่มือการใช้งาน อุปกรณ์ FPGA สูงสุด 10 เครื่องบน UART พร้อมโปรเซสเซอร์ Nios II, อุปกรณ์ FPGA สูงสุด 10 เครื่อง, ผ่าน UART พร้อมโปรเซสเซอร์ Nios II, บน UART, โปรเซสเซอร์ Nios II UART, Nios II, โปรเซสเซอร์ UART

อ้างอิง

• คู่มือการใช้งาน