مواد لڪائڻ
1 intel UG-20118 خارجي ميموري انٽرفيس Arria 10 FPGA IP ڊيزائن Example
2 ڊيزائن ExampLe Quick Start Guide for External Memory Interfaces Intel® Arria® 10 FPGA IP
2.1 ڊيزائن Example
2.2 EMIF پروجيڪٽ ٺاهڻ
2.3 Intel Arria 10 EMIF Parameter Editor Guidelines
2.4 ٺاھڻ جي قابل EMIF ڊيزائن Example
2.5 مٿانview
2.6 جنرل پن هدايتون
3 ڊيزائن Example وضاحت لاءِ خارجي ياداشت واري انٽرفيس Intel Arria 10 FPGA IP
4 خارجي ميموري انٽرفيس لاءِ دستاويز جي نظرثاني جي تاريخ Intel Arria 10 FPGA IP ڊيزائن Exampلي يوزر گائيڊ
5 دستاويز / وسيلا
5.1 حوالو
6 لاڳاپيل پوسٽون

intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Exampلي-لوگو

intel UG-20118 خارجي ميموري انٽرفيس Arria 10 FPGA IP ڊيزائن Example

intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Exampلي-پراڊڪٽ

ڊيزائن ExampLe Quick Start Guide for External Memory Interfaces Intel® Arria® 10 FPGA IP

هڪ نئون انٽرفيس ۽ وڌيڪ خودڪار ڊيزائن exampلي فلو Intel® Arria® 10 خارجي ياداشت واري انٽرفيس لاءِ موجود آهي.
Exampلي ڊيزائينز ٽئب پيراميٽر ايڊيٽر ۾ توهان کي ٺاھڻ ۽ تخليق جي وضاحت ڪرڻ جي اجازت ڏئي ٿي file سيٽ جيڪي توهان پنهنجي EMIF IP جي تصديق ڪرڻ لاء استعمال ڪري سگهو ٿا.
توهان هڪ اڳواٽ ٺاهي سگهو ٿاampلي ڊيزائن خاص طور تي هڪ Intel FPGA ڊولپمينٽ کٽ لاءِ، يا ڪنهن به EMIF IP لاءِ جيڪو توهان ٺاهيندا آهيو.

شڪل 1. جنرل ڊيزائن Exampڪم فلوز

ڊيزائن Exampleintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-1

شڪل 2. هڪ EMIF Exampهڪ Intel Arria 10 ڊولپمينٽ کٽ سان ڊيزائن

Intel Corporation. سڀ حق محفوظ آهن. Intel، Intel لوگو، ۽ ٻيا Intel نشان آھن Intel Corporation يا ان جي ماتحت ادارن جا ٽريڊ مارڪ. Intel وارنٽي ڏئي ٿو ان جي FPGA ۽ سيمڪنڊڪٽر پروڊڪٽس جي ڪارڪردگي کي موجوده وضاحتن مطابق Intel جي معياري وارنٽي جي مطابق پر ڪنهن به وقت بغير اطلاع جي ڪنهن به پروڊڪٽس ۽ خدمتن ۾ تبديليون ڪرڻ جو حق محفوظ رکي ٿو. Intel هتي بيان ڪيل ڪنهن به معلومات، پراڊڪٽ، يا خدمت جي ايپليڪيشن يا استعمال مان پيدا ٿيندڙ ڪابه ذميواري يا ذميواري قبول نه ڪندو آهي سواءِ انٽيل طرفان لکڻ ۾ واضح طور تي اتفاق ڪيو ويو. Intel گراهڪن کي صلاح ڏني وئي آهي ته ڪنهن به شايع ٿيل معلومات تي ڀروسو ڪرڻ کان پهريان ۽ پروڊڪٽس يا خدمتن لاءِ آرڊر ڏيڻ کان پهريان ڊوائيس جي وضاحتن جو جديد نسخو حاصل ڪن.

  • ٻيا نالا ۽ برانڊ ٻين جي ملڪيت طور دعوي ڪري سگھن ٿا.
EMIF پروجيڪٽ ٺاهڻ

Intel Quartus® Prime سافٽ ويئر ورزن 17.1 ۽ بعد ۾، توهان کي EMIF IP ۽ ڊيزائن ٺاهڻ کان پهريان هڪ Intel Quartus Prime پروجيڪٽ ٺاهڻ گهرجي.ampلي.

  1. Intel Quartus Prime سافٽ ويئر لانچ ڪريو ۽ چونڊيو File ➤ نئون پروجيڪٽ مددگار. ڪلڪ اڳيون.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-3
  2. پروجيڪٽ لاءِ ڊاريڪٽري ۽ نالو بيان ڪريو جيڪو توھان ٺاهڻ چاھيو ٿا. ڪلڪ اڳيون.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-4
  3. پڪ ڪريو ته خالي منصوبو چونڊيو ويو آهي. ڪلڪ ڪريو اڳيون ٻه ڀيرا.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-5
  4. نالي فلٽر جي تحت، ٽائيپ ڪريو ڊوائيس جو حصو نمبر.
  5. دستياب ڊوائيسز جي تحت، مناسب ڊوائيس چونڊيو.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-6
  6. ڪلڪ ڪريو ختم.

EMIF IP ٺاهي ۽ ترتيب ڏيڻ

هيٺ ڏنل قدم بيان ڪري ٿو ته ڪيئن EMIF IP ٺاهي ۽ ترتيب ڏيڻ. ميموري پروٽوڪول کان سواءِ قدم ساڳيا آهن جيڪي توهان ٽارگيٽ ڪري رهيا آهيو.

  1. IP Catalog ونڊو ۾، Intel Arria 10 External Memory Interfaces چونڊيو. (جيڪڏهن IP Catalog ونڊو نظر نه اچي، چونڊيو View ➤ يوٽيلٽي ونڊوز ➤ IP فهرست.)intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-7
  2. IP Parameter Editor ۾، EMIF IP لاءِ هڪ اداري جو نالو مهيا ڪريو (جيڪو نالو توهان هتي مهيا ڪندا آهيو اهو ٿي ويندو. file IP لاء نالو) ۽ ڊاريڪٽري جي وضاحت ڪريو. ڪلڪ ڪريو ٺاھيو.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-8
  3. پيراميٽر ايڊيٽر وٽ ڪيترائي ٽيب آھن جتي توھان کي پنھنجي EMIF عمل درآمد کي ظاهر ڪرڻ لاءِ پيرا ميٽرز کي ترتيب ڏيڻ گھرجي:
Intel Arria 10 EMIF Parameter Editor Guidelines

ٽيبل 1. EMIF پيرا ميٽر ايڊيٽر ھدايتون

پراميٽر ايڊيٽر ٽئب ھدايتون
جنرل پڪ ڪريو ته هيٺ ڏنل پيٽرولر صحيح طور تي داخل ڪيا ويا آهن:

• ڊوائيس لاء اسپيڊ گريڊ.

• ميموري ڪلاڪ فريڪوئنسي.

• پي ايل ايل ريفرنس ڪلاڪ فریکوئنسي.
ياداشت • پنھنجي ميموري ڊيوائس لاءِ ڊيٽا شيٽ ڏانھن رجوع ڪريو پيٽرولر داخل ڪرڻ لاءِ ياداشت ٽيب.

• توهان کي ALERT# پن لاءِ هڪ مخصوص هنڌ پڻ داخل ڪرڻ گهرجي. (صرف DDR4 ميموري پروٽوڪول تي لاڳو ٿئي ٿو.)
ميم I/O • شروعاتي پروجيڪٽ جي تحقيقات لاء، توھان استعمال ڪري سگھو ٿا ڊفالٽ سيٽنگون

ميم I/O ٽيب.

• ترقي يافته ڊيزائن جي تصديق لاءِ، توهان کي لازمي طور تي ختم ڪرڻ واري سيٽنگن کي حاصل ڪرڻ لاءِ بورڊ جي تخليق کي انجام ڏيڻ گهرجي.
ايف پي جي اي آءِ/آءِ • شروعاتي پروجيڪٽ جي تحقيقات لاء، توھان استعمال ڪري سگھو ٿا ڊفالٽ سيٽنگون

ايف پي جي اي آءِ/آءِ ٽيب.

• ترقي يافته ڊيزائن جي تصديق لاءِ، توهان کي مناسب I/O معيار چونڊڻ لاءِ لاڳاپيل IBIS ماڊلز سان بورڊ سموليشن انجام ڏيڻ گهرجي.
ميم ٽائيمنگ • شروعاتي پروجيڪٽ جي تحقيقات لاء، توھان استعمال ڪري سگھو ٿا ڊفالٽ سيٽنگون

ميم ٽائيمنگ ٽيب.

• ترقي يافته ڊيزائن جي تصديق لاءِ، توهان کي پنهنجي ميموري ڊيوائس جي ڊيٽ شيٽ مطابق پيرا ميٽر داخل ڪرڻ گهرجي.
بورڊ • شروعاتي پروجيڪٽ جي تحقيقات لاء، توھان استعمال ڪري سگھو ٿا ڊفالٽ سيٽنگون

بورڊ ٽيب.

• ترقي يافته ڊيزائن جي تصديق ۽ درست وقت جي بندش لاءِ، توهان کي درست انٽرسمبول مداخلت (ISI)/ crosstalk ۽ بورڊ ۽ پيڪيج جي اسڪيو معلومات حاصل ڪرڻ لاءِ بورڊ سموليشن انجام ڏيڻ گهرجي، ۽ ان کي داخل ڪريو بورڊ ٽيب.
ڪنٽرولر توهان جي ميموري ڪنٽرولر لاء گهربل ترتيب ۽ رويي جي مطابق ڪنٽرولر پيٽرولر مقرر ڪريو.
تشخيص توھان استعمال ڪري سگھوٿا پيرا ميٽرز تي تشخيص توهان جي ميموري انٽرفيس کي جانچڻ ۽ ڊيبگ ڪرڻ ۾ مدد لاءِ ٽيب.
Exampلي ڊيزائن جي Exampلي ڊيزائن ٽيب توهان کي ڊزائين ٺاهڻ جي اجازت ڏئي ٿي examples synthesis ۽ تخليق لاء. ٺاهيل ڊيزائن Example هڪ مڪمل EMIF سسٽم آهي جنهن ۾ EMIF IP ۽ هڪ ڊرائيور شامل آهي جيڪو ميموري انٽرفيس کي درست ڪرڻ لاءِ بي ترتيب ٽرئفڪ ٺاهي ٿو.

انفرادي پيٽرولر تي تفصيلي ڄاڻ لاء، انٽيل آرريا 10 خارجي ميموري انٽرفيس IP يوزر گائيڊ ۾ توهان جي ميموري پروٽوڪول لاءِ مناسب باب جو حوالو ڏيو.

ٺاھڻ جي قابل EMIF ڊيزائن Example

Intel Arria 10 ڊولپمينٽ ڪِٽس لاءِ، اهڙا اڳوڻا آهن جيڪي خودڪار طريقي سان EMIF IP کي ماپيٽرائيز ڪندا آهن ۽ مخصوص بورڊ لاءِ پن آئوٽ ٺاهيندا آهن.

  1. تصديق ڪريو ته Presets ونڊو نظر اچي رهيو آهي. جيڪڏهن Presets ونڊو نظر نه ايندي آهي، ان کي منتخب ڪندي ڏيکاريو View ➤ اڳواٽ سيٽ.
  2. Presets ونڊو ۾، مناسب ڊولپمينٽ کٽ پري سيٽ چونڊيو ۽ لاڳو ڪريو تي ڪلڪ ڪريو.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-9
  3. EMIF IP کي ترتيب ڏيو ۽ ٺاھيو Ex تي ڪلڪ ڪريوampونڊو جي مٿئين ساڄي ڪنڊ ۾ ڊيزائن.
  4. EMIF ڊيزائن لاءِ ڊاريڪٽري بيان ڪريو example ۽ ڪلڪ ڪريو OK. EMIF ڊيزائن جو ڪامياب نسل اڳample هيٺيون ٺاهي ٿو files هڪ Wii ڊاريڪٽري هيٺ.

شڪل 3. ٺاهيل سنٿيسائيبل ڊيزائن Example File ساختintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-11

نوٽ: جيڪڏهن توهان Simulation يا Synthesis چيڪ باڪس نه چونڊيو، منزل ڊاريڪٽري پليٽ فارم ڊيزائنر ڊيزائن تي مشتمل هوندي files، جيڪي سڌو سنئون Intel Quartus Prime سافٽ ويئر پاران مرتب نه ڪيا ويا آهن، پر ٿي سگهي ٿو viewايڊ يا پليٽ فارم ڊيزائنر جي تحت ايڊٽ ڪيو ويو. ھن صورتحال ۾، توھان ھلائي سگھوٿا ھيٺ ڏنل حڪمن کي ٺاھڻ ۽ تخليق ڪرڻ لاءِ file سيٽ

  • ٺاھڻ جي قابل پروجيڪٽ ٺاھڻ لاء، توھان کي ھلڻ گھرجي quartus_sh -t make_qii_design.tcl اسڪرپٽ منزل ڊاريڪٽري ۾.
  • تخليقي پروجيڪٽ ٺاهڻ لاءِ، توهان کي quartus_sh -t make_sim_design.tcl اسڪرپٽ کي منزل ڊاريڪٽري ۾ هلائڻ گهرجي.
  • هن حصي ۾ سليڪٽ بورڊ پلڊ ڊائون مناسب ڊولپمينٽ کٽ پن اسائنمنٽس کي لاڳو ڪري ٿو اڳ ۾ampلي ڊيزائن.
  • هي سيٽنگ صرف تڏهن موجود آهي جڏهن توهان Exampلي ڊزائن Fileسيڪشن.
  • ھن سيٽنگ کي لازمي طور تي لاڳو ڪيل ڊولپمينٽ کٽ سان ملائڻ گھرجي، يا ٻي صورت ۾ ھڪڙو نقص پيغام ظاهر ٿيندو.
  • جيڪڏهن قيمت ڪو به نه ظاهر ٿئي منتخب بورڊ پلڊ ڊائون ۾، اهو ظاهر ڪري ٿو ته موجوده پيٽرولر چونڊون ڪنهن به ڊولپمينٽ کٽ جي ترتيب سان نه ملنديون آهن. توھان لاڳو ڪري سگھو ٿا ڊولپمينٽ ڪِٽ-مخصوص IP ۽ لاڳاپيل پيٽرولر سيٽنگون اڳي سيٽ لائبريري مان ھڪڙو چونڊيو چونڊيو. جڏهن توهان هڪ اڳواٽ لاڳو ڪريو ٿا، موجوده IP ۽ ٻيون پيٽرولر سيٽنگون سيٽ ڪيل سيٽنگن سان ملن ٿيون. جيڪڏھن توھان پنھنجي موجوده سيٽنگون بچائڻ چاھيو ٿا، توھان کي ائين ڪرڻ گھرجي ان کان اڳ جو توھان ھڪڙو اڳوڻو چونڊيو. جيڪڏهن توهان پنهنجي اڳئين سيٽنگن کي محفوظ ڪرڻ کان سواءِ هڪ پريزيٽ چونڊيو ٿا، ته توهان هميشه نئين پريز سيٽنگن کي مختلف نالي سان محفوظ ڪري سگهو ٿا
  • جيڪڏھن توھان چاھيو ٿا ٺاھيو exampتوهان جي پنهنجي بورڊ تي استعمال لاءِ ڊزائين، سيٽ ڪريو بورڊ کي ڪو به نه، اڳ ٺاهيوample design، ۽ پوءِ پن جي جڳھ جي رڪاوٽون شامل ڪريو.

لاڳاپيل معلومات

  • Synthesis Exampلي ڊيزائن صفحي 17 تي
  • Intel Arria 10 EMIF IP پيٽرولر وضاحتون DDR3 لاءِ
  • Intel Arria 10 EMIF IP پيٽرولر وضاحتون DDR4 لاءِ
  • Intel Arria 10 EMIF IP پيٽرولر وضاحتون QDRII/II+/Xtreme لاءِ
  • Intel Arria 10 EMIF IP پيٽرولر وضاحتون QDR-IV لاءِ
  • Intel Arria 10 EMIF IP پيٽرولر وضاحتون RLDRAM 3 لاءِ
  • Intel Arria 10 EMIF IP پيٽرولر وضاحتون LPDDR3 لاءِ

EMIF ڊيزائن ٺاهي رهيو آهي Example Simulation لاءِ

Intel Arria 10 ڊولپمينٽ ڪِٽس لاءِ، اهڙا اڳوڻا آهن جيڪي خودڪار طريقي سان EMIF IP کي ماپيٽرائيز ڪندا آهن ۽ مخصوص بورڊ لاءِ پن آئوٽ ٺاهيندا آهن.

  1. تصديق ڪريو ته Presets ونڊو نظر اچي رهيو آهي. جيڪڏهن Presets ونڊو نظر نه ايندي آهي، ان کي منتخب ڪندي ڏيکاريو View ➤ اڳواٽ سيٽ.
  2. Presets ونڊو ۾، مناسب ڊولپمينٽ کٽ پري سيٽ چونڊيو ۽ لاڳو ڪريو تي ڪلڪ ڪريو.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-12
  3. EMIF IP کي ترتيب ڏيو ۽ ٺاھيو Ex تي ڪلڪ ڪريوampونڊو جي مٿئين ساڄي ڪنڊ ۾ ڊيزائن.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-13
  4. EMIF ڊيزائن لاءِ ڊاريڪٽري بيان ڪريو example ۽ ڪلڪ ڪريو OK.

EMIF ڊيزائن جو ڪامياب نسل اڳample گھڻا ٺاھي ٿو file sim/ed_sim ڊاريڪٽري جي تحت مختلف سپورٽ ٿيل سموليٽرن لاءِ سيٽ.
شڪل 4. ٺاهيل سموليشن ڊيزائن Example File ساختintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-14

نوٽ: جيڪڏهن توهان Simulation يا Synthesis چيڪ باڪس نه چونڊيو، منزل ڊاريڪٽري پليٽ فارم ڊيزائنر ڊيزائن تي مشتمل هوندي files، جيڪي سڌو سنئون Intel Quartus Prime سافٽ ويئر پاران مرتب نه ڪيا ويا آهن، پر ٿي سگهي ٿو viewايڊ يا پليٽ فارم ڊيزائنر جي تحت ايڊٽ ڪيو ويو. ھن حالت ۾ توھان ھلائي سگھوٿا ھيٺ ڏنل حڪمن کي ٺاھڻ ۽ تخليق ڪرڻ لاءِ file سيٽ

  • ٺاھڻ جي قابل پروجيڪٽ ٺاھڻ لاء، توھان کي ھلڻ گھرجي quartus_sh -t make_qii_design.tcl اسڪرپٽ منزل ڊاريڪٽري ۾.
  • تخليقي پروجيڪٽ ٺاهڻ لاءِ، توهان کي quartus_sh -t make_sim_design.tcl اسڪرپٽ کي منزل ڊاريڪٽري ۾ هلائڻ گهرجي.

لاڳاپيل معلومات

  • Simulation Exampلي ڊيزائن صفحي 19 تي
  • Intel Arria 10 EMIF IP - ميموري IP کي ترتيب ڏيڻ

سموليشن بمقابله هارڊويئر لاڳو ڪرڻ

خارجي ميموري انٽرفيس سموليشن لاءِ، توھان منتخب ڪري سگھو ٿا يا ته اسڪپ ڪليبريشن يا مڪمل ڪيليبريشن کي ڊيگنوسٽڪس ٽيب تي IP جنريشن دوران.
EMIF سموليشن ماڊلز
هي جدول اسڪپ ڪليبريشن ۽ مڪمل حساب ڪتاب جي ماڊل جي خاصيتن جو مقابلو ڪري ٿو.
ٽيبل 2. EMIF سموليشن ماڊلز: اسڪيپ ڪئليبريشن بمقابله مڪمل ڪيليبريشن

Calibration کي ڇڏي ڏيو مڪمل حساب ڪتاب
سسٽم-سطح جي تخليق صارف جي منطق تي ڌيان ڏيڻ. ميموري انٽرفيس سميوليشن جو ڌيان ان حساب سان.
calibration جي تفصيل تي قبضو نه ڪيو ويو آهي. سڀني کي قبضو ڪري ٿوtagcalibration جي es.
جاري رهيو…
Calibration کي ڇڏي ڏيو مڪمل حساب ڪتاب
ڊيٽا کي ذخيرو ڪرڻ ۽ ٻيهر حاصل ڪرڻ جي صلاحيت آهي. ليولنگ، في بٽ ڊيسڪ، وغيره شامل آهن.
صحيح ڪارڪردگي جي نمائندگي ڪري ٿو.
بورڊ اسڪيو تي غور نٿو ڪري.

RTL سموليشن بمقابله هارڊويئر لاڳو ڪرڻ
هي جدول EMIF تخليق ۽ هارڊويئر تي عمل درآمد جي وچ ۾ اهم فرق کي نمايان ڪري ٿو.
ٽيبل 3. EMIF RTL سموليشن بمقابله هارڊويئر لاڳو ڪرڻ

RTL سموليشن هارڊويئر لاڳو ڪرڻ
Nios® شروعات ۽ حساب ڪتاب جو ڪوڊ متوازي ۾ عمل. Nios جي شروعات ۽ حساب ڪتاب جي ڪوڊ ترتيبوار طور تي عمل ڪريو.
انٽرفيسز cal_done سگنل سگنل کي هڪجهڙائي ۾ سموليشن تي زور ڏئي ٿو. فٽٽر آپريشن حساب ڪتاب جي ترتيب کي طئي ڪندو آهي، ۽ انٽرفيس هڪ ئي وقت cal_done تي زور نه ڏيندا آهن.

توھان کي پنھنجي ڊيزائن جي ايپليڪيشن لاءِ ٽرئفڪ جي نمونن جي بنياد تي RTL سموليشن هلائڻ گھرجي. نوٽ ڪريو ته RTL سموليشن پي سي بي ٽريس ڊيليز کي ماڊل نٿو ڪري جيڪا RTL سموليشن ۽ هارڊويئر پليپشن جي وچ ۾ ويڪرائي ۾ فرق پيدا ڪري ٿي.

ماڊل سم سان ٻاهرين ميموري انٽرفيس IP کي ترتيب ڏيڻ

اهو طريقو ڏيکاري ٿو ته ڪيئن EMIF ڊيزائن کي ٺهڪندڙ ڪرڻampلي.

  1. Mentor Graphics* ModelSim سافٽ ويئر لانچ ڪريو ۽ چونڊيو File ➤ ڊاريڪٽري تبديل ڪريو. sim/ed_sim/mentor ڊاريڪٽري ڏانهن وڃو ٺاهيل ڊيزائن جي اندرample فولڊر.
  2. تصديق ڪريو ته ٽرانسڪرپٽ ونڊو اسڪرين جي تري ۾ ڏيکاريل آهي. جيڪڏهن ٽرانسڪرپٽ ونڊو نظر نه اچي، ان کي ڪلڪ ڪندي ڏيکاريو View ➤ نقل.
  3. ٽرانسڪرپٽ ونڊو ۾، source msim_setup.tcl هلائي.
  4. ماخذ msim_setup.tcl ختم ٿيڻ کان پوءِ، ٽرانسڪرپٽ ونڊو ۾ ld_debug کي هلايو.
  5. ld_debug ختم ٿيڻ کان پوء، تصديق ڪريو ته شيون ونڊو ڏيکاريل آهي. جيڪڏهن آبجیکٹ ونڊو نظر نه اچي ته ان کي ڪلڪ ڪري ڏيکاريو View ➤ شيون.
  6. Objects ونڊو ۾، انهن سگنلن کي چونڊيو جيڪي توهان ساڄي طرف ڪلڪ ڪرڻ ۽ Add Wave کي منتخب ڪندي تخليق ڪرڻ چاهيو ٿا.
  7. توهان مڪمل ڪرڻ کان پوءِ سميوليشن لاءِ سگنلن کي منتخب ڪريو، ٽرانڪرپٽ ونڊو ۾ رن -آل تي عمل ڪريو. تخليق هلندي آهي جيستائين اهو مڪمل نه ٿئي.
  8. جيڪڏهن تخليق نظر نه ايندي آهي، ڪلڪ ڪريو View ➤ موج.

لاڳاپيل معلومات

Intel Arria 10 EMIF IP - ميموري IP کي ترتيب ڏيڻ

Intel Arria 10 EMIF IP لاءِ پن لڳائڻ

ھي موضوع پنن جي جڳھ لاءِ ھدايتون مهيا ڪري ٿو.

مٿانview

Intel Arria 10 FPGAs ھيٺ ڏنل جوڙجڪ آھن:

  • هر ڊوائيس ۾ 2 I/O ڪالمن شامل آهن.
  • هر I/O ڪالمن ۾ 8 I/O بئنڪون شامل آهن.
  • هر I/O بئنڪ ۾ 4 لين شامل آهن.
  • هر لين ۾ 12 عام-مقصد I/O (GPIO) پن شامل آهن.
جنرل پن هدايتون

ھيٺيون پوائنٽون عام پن ھدايتون مهيا ڪن ٿيون:

  • پڪ ڪريو ته ڏنل خارجي ميموري انٽرفيس لاءِ پن هڪ واحد I/O ڪالمن ۾ رهن ٿا.
  • انٽرفيس جيڪي گھڻن بئنڪن کي پکڙيل آھن ھيٺين ضرورتن کي پورا ڪرڻ گھرجي:
    • ڪنارن کي هڪ ٻئي جي ڀرسان هجڻ گهرجي. ويجھي بئنڪن تي معلومات لاءِ، ڏسو Intel Arria 10 External Memory Interfaces IP User Guide.
    • ايڊريس ۽ ڪمانڊ بئنڪ لازمي طور تي ويڪرائي کي گھٽائڻ لاءِ سينٽر بئنڪ ۾ رھڻ گھرجي. جيڪڏهن ميموري انٽرفيس بينڪن جو هڪ جيترو تعداد استعمال ڪري ٿو، ايڊريس ۽ ڪمانڊ بينڪ ٻنهي سينٽرن بينڪن مان ڪنهن به هڪ ۾ رهي سگهي ٿو.
  • غير استعمال ٿيل پنن کي عام مقصد جي I/O پنن طور استعمال ڪري سگھجي ٿو.
  • سڀئي ايڊريس ۽ ڪمانڊ ۽ لاڳاپيل پنن کي ھڪڙي ڪناري جي اندر رھڻ گھرجي.
  • ايڊريس ۽ ڪمانڊ ۽ ڊيٽا پن هيٺ ڏنل شرطن تحت بينڪ شيئر ڪري سگھن ٿا:
    • ايڊريس ۽ ڪمانڊ ۽ ڊيٽا پن I/O لين شيئر نٿا ڪري سگهن.
    • ايڊريس ۽ ڪمانڊ بئنڪ ۾ صرف هڪ غير استعمال ٿيل I/O لين ڊيٽا پنن لاءِ استعمال ٿي سگهي ٿي.

ٽيبل 4. عام پن جي پابنديون

سگنل جو قسم پابندي
ڊيٽا اسٽروب DQ گروپ سان واسطو رکندڙ سڀئي سگنل هڪ ئي I/O لين ۾ رهڻ گهرجن.
ڊيٽا لاڳاپيل DQ پن ساڳئي I/O لين ۾ رهڻ گهرجن. DM/DBI پنن کي مناسب آپريشن لاءِ DQ پن سان جوڙيو وڃي. پروٽوڪول لاءِ جيڪي ٻه طرفي ڊيٽا لائينن کي سپورٽ نٿا ڪن، پڙهڻ جي سگنلن کي لکڻ جي سگنلن کان الڳ الڳ گروپ ڪيو وڃي.
ايڊريس ۽ حڪم ايڊريس ۽ ڪمانڊ پنن کي I/O بئنڪ اندر اڳواٽ بيان ڪيل هنڌن تي رهڻ گهرجي.

پن اسائنمينٽ
جيڪڏهن توهان IP جنريشن دوران ڊولپمينٽ ڪٽ پري سيٽ لاڳو ڪيو ٿا، ڊولپمينٽ کٽ لاءِ سڀ پن اسائنمينٽس پاڻمرادو ٺاهيا ويندا آهن ۽ .qsf ۾ تصديق ڪري سگھجن ٿا. file جيڪو ٺهيل آهي ڊزائن سانampلي.

لاڳاپيل معلومات

  • Intel Arria 10 EMIF IP DDR3
  • Intel Arria 10 EMIF IP DDR4 لاءِ
  • Intel Arria 10 EMIF IP QDRII/II+/Xtreme لاءِ
  • Intel Arria 10 EMIF IP QDR-IV لاءِ
  • Intel Arria 10 EMIF IP RLDRAM 3 لاءِ
  • Intel Arria 10 EMIF IP LPDDR3 لاءِ

Intel Arria 10 EMIF Design Ex. کي گڏ ڪرڻ ۽ پروگرام ڪرڻample

.qsf ۾ ضروري پن اسائنمينٽس ڪرڻ کان پوءِ file، توهان ترتيب ڏئي سگهو ٿا ڊيزائن exampLe Intel Quartus Prime سافٽ ويئر ۾.

  1. نيويگيٽ ڪريو Intel Quartus Prime فولڊر جنهن ۾ ڊيزائن exampلي ڊاريڪٽري.
  2. Intel Quartus Prime پروجيڪٽ کوليو file، (.qpf).
  3. تاليف شروع ڪرڻ لاءِ، ڪلڪ ڪريو پروسيسنگ ➤ تاليف شروع ڪريو. تاليف جي ڪامياب مڪمل ٿيڻ سان هڪ .sof پيدا ٿئي ٿي file، جيڪو ڊزائين کي هارڊويئر تي هلائڻ جي قابل بڻائي ٿو.
  4. پنهنجي ڊيوائس کي مرتب ڪيل ڊيزائن سان پروگرام ڪرڻ لاءِ، ڪلڪ ڪري پروگرامر کوليو Tools ➤ Programmer.
  5. پروگرامر ۾، سپورٽ ٿيل ڊوائيسز کي ڳولڻ لاء خودڪار ڳولڻ تي ڪلڪ ڪريو.
  6. منتخب ڪريو Intel Arria 10 ڊوائيس ۽ پوء چونڊيو تبديل ڪريو File.
  7. ٺاھيل ed_synth.sof ڏانھن وڃو file ۽ اوپن چونڊيو.
  8. Intel Arria 10 ڊيوائس کي پروگرام ڪرڻ شروع ڪرڻ لاءِ شروع تي ڪلڪ ڪريو. جڏهن ڊوائيس ڪاميابي سان پروگرام ڪئي وئي آهي، ونڊو جي مٿين ساڄي پاسي ترقي واري بار کي 100٪ (ڪاميابي) ظاهر ڪرڻ گهرجي.

ڊيبگنگ Intel Arria 10 EMIF Design Example

EMIF Debug Toolkit موجود آھي خارجي ميموري انٽرفيس ڊيزائن کي ڊيبگ ڪرڻ ۾ مدد لاءِ. ٽول ڪٽ توهان کي پڙهڻ ۽ لکڻ جي مارجن کي ڏيکارڻ ۽ اکين جا ڊراگرام ٺاهڻ جي اجازت ڏئي ٿي. ان کان پوءِ توھان پروگرام ڪيو آھي Intel Arria 10 ڊولپمينٽ کٽ، توھان ان جي آپريشن جي تصديق ڪري سگھو ٿا EMIF Debug Toolkit استعمال ڪندي.

  1. EMIF Debug Toolkit لانچ ڪرڻ لاءِ، ٽولز ڏانھن وڃو ➤ سسٽم ڊيبگنگ ٽولز ➤ External Memory Interface Toolkit.
  2. ڪلڪ ڪنيڪشن شروع ڪريو.
  3. ڪلڪ ڪريو لنڪ پروجيڪٽ کي ڊوائيس تائين. هڪ ونڊو ظاهر ٿئي ٿو؛ تصديق ڪريو ته صحيح ڊوائيس چونڊيو ويو آهي ۽ صحيح .sof file چونڊيو ويو آهي.
  4. ڪلڪ ڪريو Create Memory Interface Connection. OK تي ڪلڪ ڪندي ڊفالٽ سيٽنگون قبول ڪريو.
  5. Intel Arria 10 ڊولپمينٽ کٽ ھاڻي EMIF Debug Toolkit سان ڪم ڪرڻ لاءِ ٺھيل آھي، ۽ توھان ھيٺ ڏنل رپورٽن مان ڪنھن ھڪڙي کي ٺاھي سگھوٿا لاڳاپيل اختيار تي ڊبل ڪلڪ ڪري:
  • وري هلايو حساب ڪتاب. هر DQ/DQS پن لاءِ مارجن سان گڏ في DQ/DQS گروپ جي حساب ڪتاب جي صورتحال جو اختصار ڪندي هڪ حساب ڪتاب تيار ڪري ٿو.
  • ڊرائيور مارجننگ. پڙھڻ ۽ لکڻ جي مارجن في I/O پن کي اختصار ڪندي رپورٽ ٺاھي ٿو. اهو مختلف آهي ڪئليبريشن مارجننگ کان ڇاڪاڻ ته ڊرائيور مارجننگ صارف موڊ ٽريفڪ دوران پڪڙيو ويندو آهي بجاءِ ڪليبريشن دوران
  • اکين جو نقشو ٺاھيو. حساب ڪتاب جي ڊيٽا جي نمونن جي بنياد تي هر DQ پن لاءِ اکين جا ڊراگرام پڙهي ۽ لکڻ ٺاهي ٿو.
  • Calibrate ختم ڪرڻ. مختلف ختم ٿيڻ جي قيمتن کي صاف ڪري ٿو ۽ مارجن جي رپورٽ ڪري ٿو جيڪا هر ختم ٿيڻ واري قيمت مهيا ڪري ٿي. ميموري انٽرفيس لاءِ بهترين ختم ڪرڻ کي چونڊڻ ۾ مدد لاءِ هي خصوصيت استعمال ڪريو.

ڊيزائن Example وضاحت لاءِ خارجي ياداشت واري انٽرفيس Intel Arria 10 FPGA IP

جڏهن توهان پنهنجي EMIF IP کي ترتيب ۽ ٺاهيندا آهيو، توهان بيان ڪري سگهو ٿا ته سسٽم تخليق ۽ ٺهڪندڙ لاء ڊائريڪٽريون ٺاهي. file سيٽ ڪريو، ۽ پيدا ڪريو file خودڪار طريقي سان مقرر ڪري ٿو. جيڪڏھن توھان منتخب ڪريو Simulation يا Synthesis تحت Exampلي ڊزائن Fileايس تي Exampلي ڊيزائنز ٽيب، سسٽم هڪ مڪمل تخليق ٺاهي ٿو file سيٽ يا هڪ مڪمل synthesis file سيٽ، توهان جي چونڊ جي مطابق.

Synthesis Exampلي ڊزائن

تجزيه اڳampلي ڊيزائن ۾ هيٺ ڏنل شڪل ۾ ڏيکاريل اهم بلاڪ شامل آهن.

  • هڪ ٽريفڪ جنريٽر، جيڪو هڪ synthesizable Avalon®-MM example ڊرائيور جيڪو پتا جي پيٽرولر ٿيل نمبر تي پڙهڻ ۽ لکڻ جو هڪ pseudo-random نمونو لاڳو ڪري ٿو. ٽريفڪ جنريٽر پڻ ميموري مان پڙهيل ڊيٽا کي مانيٽر ڪري ٿو انهي کي يقيني بڻائڻ لاءِ ته اهو لکيل ڊيٽا سان ملي ٿو ۽ ٻي صورت ۾ ناڪامي جو اثبات ڪري ٿو.
  • ميموري انٽرفيس جو هڪ مثال، جنهن ۾ شامل آهن:
    • هڪ ميموري ڪنٽرولر جيڪو وچولي ڪري ٿو Avalon-MM انٽرفيس ۽ AFI انٽرفيس جي وچ ۾.
    • PHY، جيڪو ميموري ڪنٽرولر ۽ خارجي ميموري ڊوائيسز جي وچ ۾ انٽرفيس جي طور تي ڪم ڪري ٿو پڙهڻ ۽ لکڻ جي عملن کي انجام ڏيڻ لاء.

شڪل 5. Synthesis Exampلي ڊزائنintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-15

جيڪڏھن توھان استعمال ڪري رھيا آھيو پنگ پونگ PHY خصوصيت، سنٿيسس اڳampلي ڊيزائن ۾ ٻه ٽرئفڪ جنريٽر شامل آهن جيڪي ٻن آزاد ميموري ڊوائيسز کي حڪم جاري ڪن ٿا ٻن آزاد ڪنٽرولرز ۽ هڪ عام PHY، جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي.

شڪل 6. Synthesis Exampلي ڊيزائن لاء پنگ پونگ PHYintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-18

جيڪڏھن توھان استعمال ڪري رھيا آھيو RLDRAM 3، ٽريفڪ جنريٽر ٺاھڻ ۾ اڳample design PHY سان سڌو رابطو ڪري ٿو AFI استعمال ڪندي، جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي.
شڪل 7. Synthesis ExampRLDRAM 3 انٽرفيس لاءِ ڊيزائنintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-19

نوٽ: جيڪڏهن هڪ يا وڌيڪ PLL شيئرنگ موڊ، ڊي ايل ايل شيئرنگ موڊ، يا او سي ٽي شيئرنگ موڊ پيرا ميٽرس مقرر ڪيا ويا آهن ڪنهن به قيمت تي نه شيئرنگ کان سواءِ، سنٿيسس اڳampلي ڊيزائن ۾ ٻه ٽرئفڪ جنريٽر/ميموري انٽرفيس جا مثال شامل هوندا. ٻه ٽريفڪ جنريٽر/ميموري انٽرفيس جا مثال صرف شيئر ٿيل PLL/DLL/OCT ڪنيڪشن سان لاڳاپيل آهن جيئن ته پيٽرول سيٽنگون بيان ڪيون ويون آهن. ٽريفڪ جنريٽر/ميموري انٽرفيس جا مثال ظاهر ڪن ٿا ته توهان پنهنجي ڊزائن ۾ اهڙا ڪنيڪشن ڪيئن ٺاهي سگهو ٿا.

نوٽ: ٽئين پارٽي جي ترکیب جو وهڪرو جيئن بيان ڪيو ويو آهي Intel Quartus Prime Standard Edition User Guide: ٽين پارٽي سنٿيسس EMIF IP لاءِ سپورٽ ٿيل وهڪرو ناهي.
لاڳاپيل معلومات
ٺاھڻ جي قابل EMIF ڊيزائن Exampصفحي 7 تي

Simulation Exampلي ڊزائن

تخليق جو مثالampلي ڊيزائن ۾ هيٺ ڏنل شڪل ۾ ڏيکاريل اهم بلاڪ شامل آهن.

  • هڪ مثال جي synthesis exampلي ڊيزائن. جيئن اڳئين حصي ۾ بيان ڪيو ويو آهي، تجزيه اڳوڻيampلي ڊيزائن ۾ ٽرئفڪ جنريٽر ۽ ميموري انٽرفيس جو هڪ مثال شامل آهي. اهي بلاڪ ڊفالٽ خلاصي سميوليشن ماڊل لاءِ جتي تيز تخليق لاءِ مناسب هجن.
  • هڪ ميموري ماڊل، جيڪو عام نموني طور ڪم ڪري ٿو جيڪو ميموري پروٽوڪول جي وضاحتن تي عمل ڪري ٿو. گهڻو ڪري، ميموري وينڊرز انهن جي مخصوص ياداشت جي اجزاء لاء تخليقي ماڊل مهيا ڪن ٿا جيڪي توهان انهن مان ڊائون لوڊ ڪري سگهو ٿا. webسائيٽون.
  • هڪ اسٽيٽس چيڪر، جيڪو ٻاهرين ميموري انٽرفيس IP ۽ ٽريفڪ جنريٽر مان اسٽيٽس سگنلن کي مانيٽر ڪري ٿو، مجموعي پاس يا ناڪام حالت کي سگنل ڏيڻ لاءِ.

شڪل 8. Simulation Exampلي ڊزائنintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-18

جيڪڏهن توهان استعمال ڪري رهيا آهيو Ping Pong PHY خصوصيت، تخليق اڳampلي ڊيزائن ۾ ٻه ٽرئفڪ جنريٽر شامل آهن جيڪي ٻن آزاد ميموري ڊوائيسز کي حڪم جاري ڪن ٿا ٻن آزاد ڪنٽرولرز ۽ هڪ عام PHY، جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي.

شڪل 9. Simulation Exampلي ڊيزائن لاء پنگ پونگ PHYintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-19

جيڪڏهن توهان استعمال ڪري رهيا آهيو RLDRAM 3، ٽريفڪ جنريٽر سموليشن ۾ example design PHY سان سڌو رابطو ڪري ٿو AFI استعمال ڪندي، جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي.

شڪل 10. Simulation ExampRLDRAM 3 انٽرفيس لاءِ ڊيزائنintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-20

لاڳاپيل معلومات
EMIF ڊيزائن ٺاهي رهيو آهي Example for Simulation صفحي 10 تي

Exampلي ڊيزائن انٽرفيس ٽيب

پيرا ميٽر ايڊيٽر ۾ شامل آهي Exampلي ڊيزائنز ٽيب جيڪو توهان کي اجازت ڏئي ٿو ته توهان جي اڳوڻي کي ترتيب ڏيڻ ۽ پيدا ڪرڻample designs.l

شڪل 11. سابقampخارجي ميموري انٽرفيس پيراميٽر ايڊيٽر ۾ ڊزائينز ٽيبintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-21

دستياب Exampلي ڊيزائن سيڪشن
منتخب ٿيل ڊيزائن پلڊ ڊائون توهان کي گهربل اڳوڻي چونڊڻ جي اجازت ڏئي ٿيampلي ڊيزائن. هن وقت، EMIF Exampلي ڊيزائن صرف دستياب چونڊ آهي، ۽ ڊفالٽ طرفان چونڊيو ويو آهي.

خارجي ميموري انٽرفيس لاءِ دستاويز جي نظرثاني جي تاريخ Intel Arria 10 FPGA IP ڊيزائن Exampلي يوزر گائيڊ

دستاويزي نسخو Intel Quartus Prime نسخو تبديليون
2021.03.29 21.1 • ۾ Exampلي ڊيزائن جلدي شروع باب، NCSim * سمائيٽر ڏانهن حوالا هٽايو ويو.
2018.09.24 18.1 • ۾ اپڊيٽ ٿيل انگ اکر ٺاھڻ جي قابل EMIF ڊيزائن Example ۽ EMIF ڊيزائن ٺاهي رهيو آهي Example Simulation لاءِ موضوع.
2018.05.07 18.0 • تبديل ٿيل دستاويز جي عنوان کان Intel Arria 10 External Memory Interfaces IP Design Exampلي يوزر گائيڊ جي طرف خارجي ميموري انٽرفيس Intel Arria 10 FPGA IP ڊيزائن Exampلي يوزر گائيڊ.

• درست ٿيل بلٽ پوائنٽس ۾ مٿانview جو حصو Intel Arria 10 EMIF IP لاءِ پن لڳائڻ موضوع.
تاريخ نسخو تبديليون
نومبر

2017

 2017.11.06 شروعاتي ڇڏڻ.

Intel Corporation. سڀ حق محفوظ آهن. Intel، Intel لوگو، ۽ ٻيا Intel نشان آھن Intel Corporation يا ان جي ماتحت ادارن جا ٽريڊ مارڪ. Intel وارنٽي ڏئي ٿو پنهنجي FPGA ۽ سيمڪنڊڪٽر پروڊڪٽس جي ڪارڪردگي کي موجوده وضاحتن مطابق Intel جي معياري وارنٽي مطابق، پر ڪنهن به وقت بغير اطلاع جي ڪنهن به پروڊڪٽس ۽ خدمتن ۾ تبديليون ڪرڻ جو حق محفوظ رکي ٿو. Intel هتي بيان ڪيل ڪنهن به معلومات، پراڊڪٽ، يا خدمت جي ايپليڪيشن يا استعمال مان پيدا ٿيندڙ ڪابه ذميواري يا ذميواري قبول نه ڪندو آهي سواءِ انٽيل طرفان لکڻ ۾ واضح طور تي اتفاق ڪيو ويو. Intel گراهڪن کي صلاح ڏني وئي آهي ته ڪنهن به شايع ٿيل معلومات تي ڀروسو ڪرڻ کان پهريان ۽ پروڊڪٽس يا خدمتن لاءِ آرڊر ڏيڻ کان پهريان ڊوائيس جي وضاحتن جو جديد نسخو حاصل ڪن.

  • ٻيا نالا ۽ برانڊ ٻين جي ملڪيت طور دعوي ڪري سگھن ٿا.

دستاويز / وسيلا

intel UG-20118 خارجي ميموري انٽرفيس Arria 10 FPGA IP ڊيزائن Example [pdf] استعمال ڪندڙ ھدايت
UG-20118 External Memory Interfaces Arria 10 FPGA IP ڊيزائن Example, UG-20118, External Memory Interfaces Arria 10 FPGA IP Design Example، Interfaces Arria 10 FPGA IP ڊيزائن Example، 10 FPGA IP ڊيزائن Example

حوالو

لاڳاپيل پوسٽون

تبصرو ڇڏي ڏيو

توهان جو اي ميل پتو شايع نه ڪيو ويندو. گهربل فيلڊ نشان لڳل آهن *