intel UG-20118 Гадаад санах ойн интерфейс Arria 10 FPGA IP дизайн Example

Дизайн Example Гадаад санах ойн интерфейс Intel® Arria® 10 FPGA IP-д зориулсан хурдан эхлүүлэх гарын авлага

Шинэ интерфэйс ба илүү автоматжуулсан дизайн өмнөхample flow нь Intel® Arria® 10 гадаад санах ойн интерфэйсүүдэд боломжтой.
ЭксampПараметр засварлагчийн Дизайн таб нь синтез болон симуляцийг үүсгэхийг зааж өгөх боломжийг танд олгоно file EMIF IP-ээ баталгаажуулахад ашиглаж болох багцууд.
Та эксийг үүсгэж болноampIntel FPGA хөгжүүлэлтийн хэрэгсэл эсвэл таны үүсгэсэн аливаа EMIF IP-д зориулсан загвар.

Зураг 1. Ерөнхий загвар Example Ажлын урсгалууд

Дизайн Example

Зураг 2. EMIF үүсгэх ExampIntel Arria 10 хөгжүүлэлтийн иж бүрдэл бүхий дизайн

Intel корпораци. Бүх эрх хуулиар хамгаалагдсан. Intel, Intel лого болон бусад Intel тэмдэг нь Intel корпораци эсвэл түүний охин компаниудын худалдааны тэмдэг юм. Intel нь FPGA болон хагас дамжуулагч бүтээгдэхүүнүүдээ Intel-ийн стандарт баталгааны дагуу одоогийн техникийн үзүүлэлтүүдэд нийцүүлэн ажиллуулах баталгаа өгдөг боловч ямар ч бүтээгдэхүүн, үйлчилгээнд ямар ч үед мэдэгдэлгүйгээр өөрчлөлт оруулах эрхтэй. Intel нь бичгээр тохиролцсоноос бусад тохиолдолд энд дурдсан аливаа мэдээлэл, бүтээгдэхүүн, үйлчилгээг ашиглах, ашиглахаас үүдэн гарах хариуцлага, хариуцлага хүлээхгүй. Intel-ийн хэрэглэгчид нийтлэгдсэн мэдээлэлд найдах, бүтээгдэхүүн, үйлчилгээний захиалга өгөхөөс өмнө төхөөрөмжийн техникийн үзүүлэлтүүдийн хамгийн сүүлийн хувилбарыг авахыг зөвлөж байна.

• Бусад нэр, брэндийг бусдын өмч гэж үзэж болно.

EMIF төслийг бий болгох

Intel Quartus® Prime программ хангамжийн 17.1 ба түүнээс дээш хувилбарын хувьд та EMIF IP болон дизайны өмнөх загвар үүсгэхээсээ өмнө Intel Quartus Prime төслийг үүсгэх ёстой.ample.

1. Intel Quartus Prime програмыг ажиллуулаад сонгоно уу File ➤ Төслийн шинэ шидтэн. Дараах товчийг дарна уу.
2. Өөрийн үүсгэхийг хүсч буй төслийн лавлах болон нэрийг зааж өгнө үү. Дараа нь дарна уу.
3. Хоосон төсөл сонгогдсон эсэхийг шалгана уу. Дараа нь хоёр удаа дарна уу.
4. Нэрийн шүүлтүүрийн доор төхөөрөмжийн хэсгийн дугаарыг бичнэ үү.
5. Боломжтой төхөөрөмжүүдийн доор тохирох төхөөрөмжийг сонгоно уу.
6. Finish дээр дарна уу.

EMIF IP үүсгэх ба тохируулах

Дараах алхмууд нь EMIF IP-г хэрхэн үүсгэх, тохируулахыг харуулж байна. Таны зорилтот санах ойн протоколоос үл хамааран алхамууд нь ижил төстэй байна.

1. IP каталогийн цонхноос Intel Arria 10 гадаад санах ойн интерфэйсийг сонгоно уу. (Хэрэв IP каталогийн цонх харагдахгүй байвал сонгоно уу View ➤ Windows хэрэгсэл ➤ IP каталог.)
2. IP Parameter Editor-д EMIF IP-д зориулсан байгууллагын нэрийг оруулна уу (таны энд оруулсан нэр нь дараах болно. file IP нэр) болон лавлахыг зааж өгнө үү. Үүсгэх дээр дарна уу.
3. Параметр засварлагч нь EMIF-ийн хэрэгжилтийг тусгахын тулд параметрүүдийг тохируулах шаардлагатай олон цонхтой:

Intel Arria 10 EMIF параметр засварлагчийн удирдамж

Хүснэгт 1. EMIF параметр засварлагчийн удирдамж

Параметр засварлагч таб	Удирдамж
Генерал	Дараах параметрүүдийг зөв оруулсан эсэхийг шалгана уу. • Төхөөрөмжийн хурдны зэрэг. • Санах ойн цагийн давтамж. • PLL лавлах цагийн давтамж.
Санах ой	• Санах ойн төхөөрөмжийнхөө өгөгдлийн хуудаснаас параметрүүдийг гадар дээр оруулна уу Санах ой таб. • Та мөн ALERT# пин-ийн тодорхой байршлыг оруулах хэрэгтэй. (Зөвхөн DDR4 санах ойн протоколд хамаарна.)
Мем I/O	• Төслийн анхан шатны судалгаанд та үндсэн тохиргоог ашиглаж болно Mem I/O таб. • Нарийвчилсан дизайны баталгаажуулалтын хувьд та төгсгөлийн оновчтой тохиргоог гаргахын тулд самбарын симуляци хийх хэрэгтэй.
FPGA I/O	• Төслийн анхан шатны судалгаанд та үндсэн тохиргоог ашиглаж болно FPGA I/O таб. • Нарийвчилсан дизайны баталгаажуулалтын хувьд та тохирох I/O стандартыг сонгохын тулд холбогдох IBIS загваруудтай самбарын симуляци хийх хэрэгтэй.
Mem Timeing	• Төслийн анхан шатны судалгаанд та үндсэн тохиргоог ашиглаж болно Mem Timeing таб. • Нарийвчилсан дизайны баталгаажуулалт хийхийн тулд та санах ойн төхөөрөмжийн мэдээллийн хуудасны дагуу параметрүүдийг оруулах хэрэгтэй.
Удирдах зөвлөл	• Төслийн анхан шатны судалгаанд та үндсэн тохиргоог ашиглаж болно Удирдах зөвлөл таб. • Дэвшилтэт дизайныг баталгаажуулах, цагийг үнэн зөв хаахын тулд та тэмдэглэгээ хоорондын хөндлөнгийн оролцоо (ISI)/ хөндлөн огтлолцол, самбар болон багцын хазайлтын мэдээллийг гаргаж авахын тулд самбарын симуляцийг хийж, үүнийг самбар дээр оруулах хэрэгтэй. Удирдах зөвлөл таб.
Хянагч	Санах ойн хянагчдаа хүссэн тохиргоо болон үйлдлийн дагуу хянагчийн параметрүүдийг тохируулна уу.
Оношлогоо	Та дээрх параметрүүдийг ашиглаж болно Оношлогоо Таны санах ойн интерфейсийг турших, дибаг хийхэд туслах таб.
Example Designs	The Example Designs tab нь танд дизайн үүсгэх боломжийг олгодогampсинтез болон симуляцид зориулагдсан. Үүсгэсэн загвар өмнөхample нь EMIF IP болон санах ойн интерфейсийг баталгаажуулах санамсаргүй урсгалыг үүсгэдэг драйвераас бүрдсэн иж бүрэн EMIF систем юм.

Хувь хүний ​​параметрүүдийн талаарх дэлгэрэнгүй мэдээллийг Intel Arria 10 гадаад санах ойн интерфейсийн IP хэрэглэгчийн гарын авлагын санах ойн протоколд тохирох бүлгээс үзнэ үү.

Синтез хийх боломжтой EMIF загварыг бий болгох Example

Intel Arria 10 хөгжүүлэлтийн иж бүрдэлүүдийн хувьд EMIF IP-г автоматаар параметржүүлж, тодорхой самбарт зориулсан pinouts үүсгэдэг урьдчилан тохируулгууд байдаг.

1. Урьдчилан тохируулсан цонх харагдаж байгаа эсэхийг шалгана уу. Хэрэв Урьдчилан тохируулсан цонх харагдахгүй бол сонгох замаар үүнийг харуулна уу View ➤ Урьдчилсан тохиргоо.
2. Урьдчилан тохируулсан цонхноос тохирох хөгжүүлэлтийн багцыг сонгоод Apply дээр дарна уу.
3. EMIF IP-г тохируулаад Ex Generate дээр дарна ууample Дизайныг цонхны баруун дээд буланд байрлуулна.
4. EMIF дизайны лавлахыг зааж өгнө үүample болон OK дарна уу. EMIF дизайныг амжилттай бүтээсэн example дараахыг үүсгэнэ files Wii лавлах дор байна.

Зураг 3. Үүсгэсэн нийлэгжүүлсэн загвар Example File Бүтэц

Жич: Хэрэв та Simulation эсвэл Synthesis-ийн хайрцгийг сонгохгүй бол очих лавлах нь Platform Designer загварыг агуулна. files, тэдгээрийг Intel Quartus Prime программ хангамжаар шууд хөрвүүлэх боломжгүй, гэхдээ байж болно viewed эсвэл Платформ дизайнерын дор засварласан. Энэ тохиолдолд та синтез болон симуляци үүсгэхийн тулд дараах тушаалуудыг ажиллуулж болно file багц.

• Эмхэтгэх боломжтой төсөл үүсгэхийн тулд та quartus_sh -t make_qii_design.tcl скриптийг очих директорт ажиллуулах ёстой.
• Симуляцийн төсөл үүсгэхийн тулд та quartus_sh -t make_sim_design.tcl скриптийг очих директорт ажиллуулах ёстой.
• Энэ хэсэгт байрлах Самбарыг сонгох цэс нь өмнөх хувилбарт тохирох хөгжүүлэлтийн иж бүрдэлийн зүү оноолтыг ашигладагample дизайн.
• Энэ тохиргоог зөвхөн Example дизайн Files хэсэг.
• Энэ тохиргоо нь одоо байгаа хөгжүүлэлтийн хэрэгсэлтэй тохирч байх ёстой, эс тэгвээс алдааны мэдэгдэл гарч ирнэ.
• Сонгох самбарын цэсэнд None гэсэн утга гарч ирвэл одоогийн параметрийн сонголт нь хөгжүүлэлтийн иж бүрдлийн тохиргоонд тохирохгүй байгааг илтгэнэ. Та урьдчилан тохируулсан номын сангаас урьдчилан тохируулсан зүйлсийн аль нэгийг сонгон хөгжүүлэлтийн багцад зориулсан IP болон холбогдох параметрийн тохиргоог ашиглаж болно. Урьдчилан тохируулгыг хэрэглэх үед одоогийн IP болон бусад параметрийн тохиргоог сонгосон урьдчилсан тохируулгатай тааруулахаар тохируулна. Хэрэв та одоогийн тохиргоогоо хадгалахыг хүсвэл урьдчилсан тохиргоог сонгохоосоо өмнө үүнийг хийх хэрэгтэй. Хэрэв та өмнөх тохиргоогоо хадгалахгүйгээр урьдчилан тохируулсан бол шинэ тохиргоог өөр нэрээр хадгалах боломжтой
• Хэрэв та экс үүсгэхийг хүсвэлample design for use on your own board, Select board-г None гэж тохируулж, ex-ийг үүсгэample дизайн, дараа нь зүү байршлын хязгаарлалтыг нэмнэ.

Холбогдох мэдээлэл

• Синтез Example Дизайн 17-р хуудсанд
• DDR10-д зориулсан Intel Arria 3 EMIF IP параметрийн тодорхойлолт
• DDR10-д зориулсан Intel Arria 4 EMIF IP параметрийн тодорхойлолт
• QDRII/II+/Xtreme-д зориулсан Intel Arria 10 EMIF IP параметрийн тодорхойлолт
• QDR-IV-д зориулсан Intel Arria 10 EMIF IP параметрийн тодорхойлолт
• RLDRAM 10-д зориулсан Intel Arria 3 EMIF IP параметрийн тодорхойлолт
• LPDDR10-д зориулсан Intel Arria 3 EMIF IP параметрийн тодорхойлолт

EMIF дизайныг бий болгох ExampСимуляцид зориулсан le

Intel Arria 10 хөгжүүлэлтийн иж бүрдэлүүдийн хувьд EMIF IP-г автоматаар параметржүүлж, тодорхой самбарт зориулсан pinouts үүсгэдэг урьдчилан тохируулгууд байдаг.

1. Урьдчилан тохируулсан цонх харагдаж байгаа эсэхийг шалгана уу. Хэрэв Урьдчилан тохируулсан цонх харагдахгүй бол сонгох замаар үүнийг харуулна уу View ➤ Урьдчилсан тохиргоо.
2. Урьдчилан тохируулсан цонхноос тохирох хөгжүүлэлтийн багцыг сонгоод Apply дээр дарна уу.
3. EMIF IP-г тохируулаад Ex Generate дээр дарна ууample Дизайныг цонхны баруун дээд буланд байрлуулна.
4. EMIF дизайны лавлахыг зааж өгнө үүample болон OK дарна уу.

EMIF дизайныг амжилттай бүтээсэн example олон үүсгэдэг file sim/ed_sim лавлах дор дэмжигдсэн төрөл бүрийн симуляторуудад зориулсан багц.
Зураг 4. Үүсгэсэн загварчлалын загвар Example File Бүтэц

Тэмдэглэл: Хэрэв та Simulation эсвэл Synthesis-ийн хайрцгийг сонгохгүй бол очих лавлах нь Platform Designer загварыг агуулна. files, тэдгээрийг Intel Quartus Prime программ хангамжаар шууд хөрвүүлэх боломжгүй, гэхдээ байж болно viewed эсвэл Платформ дизайнерын дор засварласан. Энэ тохиолдолд та синтез болон симуляци үүсгэхийн тулд дараах тушаалуудыг ажиллуулж болно file багц.

• Эмхэтгэх боломжтой төсөл үүсгэхийн тулд та quartus_sh -t make_qii_design.tcl скриптийг очих директорт ажиллуулах ёстой.
• Симуляцийн төсөл үүсгэхийн тулд та quartus_sh -t make_sim_design.tcl скриптийг очих директорт ажиллуулах ёстой.

Холбогдох мэдээлэл

• Симуляци Example Дизайн 19-р хуудсанд
• Intel Arria 10 EMIF IP – Санах ойн IP дууриах

Техник хангамжийн хэрэгжилт эсрэг симуляци

Гадаад санах ойн интерфейсийн симуляцийн хувьд та IP үүсгэх үед Оношлогооны таб дээрээс шалгалт тохируулгыг алгасах эсвэл бүрэн тохируулгыг сонгож болно.
EMIF симуляцийн загварууд
Энэ хүснэгтэд шалгалт тохируулга болон бүрэн тохируулгын загваруудын шинж чанарыг харьцуулсан болно.
Хүснэгт 2. EMIF симуляцийн загварууд: Шалгалт тохируулгыг алгасах, бүрэн тохируулга хийх

Калибровкийг алгасах	Бүрэн шалгалт тохируулга
Хэрэглэгчийн логик дээр анхаарлаа төвлөрүүлдэг системийн түвшний симуляци.	Шалгалт тохируулга дээр төвлөрсөн санах ойн интерфейсийн симуляци.
Шалгалт тохируулгын дэлгэрэнгүй мэдээллийг аваагүй байна.	Бүх s-г авдагtagшалгалт тохируулгын es.
үргэлжилсэн…

Калибровкийг алгасах	Бүрэн шалгалт тохируулга
Мэдээлэл хадгалах, сэргээх чадвартай.	Үүнд тэгшлэх, битийн хазайлт гэх мэт орно.
Нарийвчлалтай үр ашгийг илэрхийлдэг.
Самбарын хазайлтыг тооцохгүй.

RTL загварчлал, техник хангамжийн хэрэгжилт
Энэ хүснэгтэд EMIF симуляци болон техник хангамжийн хэрэгжилтийн гол ялгааг онцлон харуулав.
Хүснэгт 3. EMIF RTL загварчлал ба техник хангамжийн хэрэгжилт

RTL симуляци	Техник хангамжийн хэрэгжилт
Nios®-ийг эхлүүлэх болон тохируулгын кодыг зэрэгцүүлэн гүйцэтгэдэг.	Nios эхлүүлэх болон тохируулгын кодыг дараалан гүйцэтгэдэг.
Интерфейс нь дуурайлган хийх үед дууссан дохионы дохиог нэгэн зэрэг баталгаажуулдаг.	Шалгалт тохируулагчийн үйлдлүүд нь тохируулгын дарааллыг тодорхойлдог бөгөөд интерфэйсүүд нь нэгэн зэрэг cal_done гэж баталдаггүй.

Та дизайныхаа хэрэглээний замын хөдөлгөөний загвар дээр үндэслэн RTL симуляцийг ажиллуулах хэрэгтэй. RTL симуляци нь RTL симуляци болон техник хангамжийн хэрэгжилтийн хоцрогдлын зөрүүг үүсгэж болзошгүй ПХБ-ийн ул мөрийн саатлыг загварчлахгүй гэдгийг анхаарна уу.

ModelSim ашиглан гадаад санах ойн интерфейсийн IP-г дуурайлган хийх

Энэ процедур нь EMIF загварыг хэрхэн загварчлахыг харуулж байнаample.

1. Mentor Graphics* ModelSim программыг ажиллуулаад сонгоно уу File ➤ Лавлахыг өөрчлөх. Үүсгэсэн загвар доторх sim/ed_sim/mentor лавлах руу очampхавтас.
2. Транскриптийн цонх дэлгэцийн доод талд гарч байгаа эсэхийг шалгана уу. Хэрэв Транскриптийн цонх харагдахгүй байвал товшиж харуулна уу View ➤ Транскрипт.
3. Транскрипт цонхонд msim_setup.tcl эх сурвалжийг ажиллуулна уу.
4. Эх сурвалж msim_setup.tcl ажиллаж дууссаны дараа Transscript цонхонд ld_debug-г ажиллуулна уу.
5. Ld_debug ажиллаж дууссаны дараа Objects цонх гарч ирсэн эсэхийг шалгана уу. Хэрэв Objects цонх харагдахгүй байвал товшиж дэлгэцийг харуулна уу View ➤ Объектууд.
6. Объектуудын цонхон дээр хулганы баруун товчийг дараад Add Wave командыг сонгон дуурайх дохиогоо сонго.
7. Симуляци хийх дохиог сонгоод дууссаны дараа Transcript цонхонд run -all командыг гүйцэтгэнэ. Симуляци дуусах хүртэл ажиллана.
8. Хэрэв симуляци харагдахгүй байвал товшино уу View ➤ Долгион.

Холбогдох мэдээлэл

Intel Arria 10 EMIF IP – Санах ойн IP дууриах

Intel Arria 10 EMIF IP-д зориулсан зүү байрлуулах

Энэ сэдэв нь зүү байрлуулах удирдамжийг өгдөг.

Дууслааview

Intel Arria 10 FPGA нь дараах бүтэцтэй байна.

• Төхөөрөмж бүр 2 оролт гаралтын багана агуулдаг.
• I/O багана бүр нь 8 хүртэлх I/O банкуудыг агуулна.
• I/O банк бүр 4 эгнээтэй.
• Эгнээ бүр нь 12 ерөнхий зориулалттай I/O (GPIO) зүүг агуулдаг.

Ерөнхий зүү удирдамж

Дараахь цэгүүд нь ерөнхий зөвлөмжийг өгдөг.

• Өгөгдсөн гадаад санах ойн интерфейсийн зүү нь нэг оролт гаралтын баганад байгаа эсэхийг шалгаарай.
• Олон банкийг хамарсан интерфейс нь дараах шаардлагыг хангасан байх ёстой.
  • Банкууд хоорондоо зэргэлдээ байх ёстой. Зэргэлдээх банкуудын талаарх мэдээллийг Intel Arria 10 гадаад санах ойн интерфейсийн IP хэрэглэгчийн гарын авлагаас авна уу.
  • Хоцролтыг багасгахын тулд хаяг болон тушаалын банк нь төвийн банкинд байх ёстой. Хэрэв санах ойн интерфейс нь тэгш тооны банкуудыг ашигладаг бол хаяг болон тушаалын банк нь хоёр төвийн банкны аль нэгэнд байж болно.
• Ашиглагдаагүй зүүг ерөнхий зориулалтын оролт гаралтын зүү болгон ашиглаж болно.
• Бүх хаяг, тушаал, холбогдох зүү нь нэг банкинд байх ёстой.
• Хаяг, тушаал, өгөгдлийн зүү нь дараах нөхцлөөр банкыг хуваалцаж болно.
  • Хаяг, тушаал, өгөгдлийн зүү нь I/O зурвасыг хуваалцах боломжгүй.
  • Зөвхөн хаяг болон тушаалын банк дахь ашиглагдаагүй I/O зурвасыг өгөгдлийн зүүг ашиглах боломжтой.

Хүснэгт 4. Ерөнхий зүү хязгаарлалт

Дохионы төрөл	Хязгаарлалт
Data Strobe	DQ бүлэгт хамаарах бүх дохио нь нэг I/O эгнээнд байх ёстой.
Өгөгдөл	Холбогдох DQ зүү нь нэг I/O эгнээнд байрлах ёстой. DM/DBI зүүг зөв ажиллуулахын тулд DQ зүүтэй хослуулсан байх ёстой. Хоёр чиглэлтэй өгөгдлийн шугамыг дэмждэггүй протоколуудын хувьд унших дохиог бичих дохионоос тусад нь бүлэглэх ёстой.
Хаяг ба тушаал	Хаяг болон командын зүү нь I/O банк доторх урьдчилан тодорхойлсон байршилд байх ёстой.

Зүү даалгавар
Хэрэв та IP үүсгэх явцад хөгжүүлэлтийн иж бүрдлийг урьдчилан тохируулсан бол хөгжүүлэлтийн иж бүрдэлд зориулсан бүх зүү хуваарилалт автоматаар үүсгэгдэх бөгөөд үүнийг .qsf-д баталгаажуулах боломжтой. file Энэ нь дизайныг ашиглан бүтээгдсэнample.

Холбогдох мэдээлэл

• Intel Arria 10 EMIF IP DDR3
• DDR10-д зориулсан Intel Arria 4 EMIF IP
• QDRII/II+/Xtreme-д зориулсан Intel Arria 10 EMIF IP
• QDR-IV-д зориулсан Intel Arria 10 EMIF IP
• RLDRAM 10-д зориулсан Intel Arria 3 EMIF IP
• LPDDR10-д зориулсан Intel Arria 3 EMIF IP

Intel Arria 10 EMIF дизайныг эмхэтгэх, програмчлах Example

.qsf-д шаардлагатай зүү оноолтыг хийсний дараа file, та дизайныг хуучин эмхэтгэж болноampIntel Quartus Prime програм хангамжийн le.

1. Дизайныг агуулсан Intel Quartus Prime хавтас руу очampлавлах.
2. Intel Quartus Prime төслийг нээнэ үү file, (.qpf).
3. Эмхэтгэлийг эхлүүлэхийн тулд Боловсруулж байна ➤ Эмхэтгэлийг эхлүүлэх дээр дарна уу. Эмхэтгэлийг амжилттай дуусгаснаар .sof file, энэ нь дизайныг техник хангамж дээр ажиллуулах боломжийг олгодог.
4. Эмхэтгэсэн загвараар төхөөрөмжөө програмчлахын тулд Tools ➤ Programmer дээр дарж программистыг нээнэ үү.
5. Дэмжигдсэн төхөөрөмжүүдийг илрүүлэхийн тулд программист дотроос Автомат илрүүлэх дээр дарна уу.
6. Intel Arria 10 төхөөрөмжийг сонгоод Өөрчлөлтийг сонгоно уу File.
7. Үүсгэсэн ed_synth.sof руу очно уу file болон Нээх-г сонгоно уу.
8. Intel Arria 10 төхөөрөмжийг програмчилж эхлэхийн тулд Start дээр дарна уу. Төхөөрөмжийг амжилттай програмчлах үед цонхны баруун дээд талд байгаа явцын талбар нь 100% (Амжилттай) гэсэн утгатай байх ёстой.

Intel Arria 10 EMIF Design Ex-ийн дибаг хийхample

EMIF дибаг хийх хэрэгсэл нь гадаад санах ойн интерфейсийн дизайныг дибаг хийхэд туслах боломжтой. Хэрэгслийн хэрэгсэл нь унших, бичих зайг харуулах, нүдний диаграмм үүсгэх боломжийг олгоно. Та Intel Arria 10 хөгжүүлэлтийн иж бүрдлийг програмчласны дараа EMIF дибаг хийх хэрэгслийн тусламжтайгаар түүний ажиллагааг шалгах боломжтой.

1. EMIF дибаг хийх хэрэгслийг ажиллуулахын тулд Tools ➤ System Debugging Tools ➤ External Memory Interface Toolkit руу очно уу.
2. Initialize Connections дээр дарна уу.
3. Төслийг төхөөрөмжтэй холбох дээр дарна уу. Цонх гарч ирнэ; зөв төхөөрөмж сонгогдсон эсэх, зөв ​​.sof file сонгосон байна.
4. Санах ойн интерфэйсийн холболт үүсгэх дээр дарна уу. OK дарж анхдагч тохиргоог зөвшөөрнө үү.
5. Intel Arria 10 хөгжүүлэлтийн иж бүрдэл нь одоо EMIF дибаг хийх хэрэгслийн хамт ажиллахаар тохируулагдсан бөгөөд та тохирох сонголт дээр давхар товшиж дараах тайлангуудын аль нэгийг үүсгэж болно.

• Дахин шалгалт тохируулга хийх. DQ/DQS зүү тус бүрийн ирмэгийн хамт DQ/DQS бүлэг тус бүрийн шалгалт тохируулгын төлөвийг нэгтгэсэн шалгалт тохируулгын тайланг гаргадаг.
• Жолоочийн хязгаар. Оролтын гаралтын зүү тус бүрийн унших, бичих захын зайг нэгтгэн тайлан гаргадаг. Энэ нь тохируулгын хязгаараас ялгаатай, учир нь жолоочийн хязгаарыг тохируулгын явцад бус хэрэглэгчийн горимын хөдөлгөөний үед авдаг.
• Нүдний диаграмм үүсгэх. Шалгалт тохируулгын өгөгдлийн загвар дээр тулгуурлан DQ зүү тус бүрийн хувьд унших, бичих нүдний диаграммыг үүсгэдэг.
• Төгсгөлийг тохируулах. Төрөл бүрийн дуусгавар утгыг шүүж, дуусгавар болгох утга тус бүрийн өгсөн захын зайг мэдээлдэг. Санах ойн интерфейсийн оновчтой төгсгөлийг сонгоход туслахын тулд энэ функцийг ашиглана уу.

Дизайн Example Гадаад санах ойн интерфейсийн тайлбар Intel Arria 10 FPGA IP

Та өөрийн EMIF IP-ийн параметрүүдийг тодорхойлж, үүсгэх үед систем нь симуляци болон синтезийн лавлахуудыг үүсгэхийг зааж өгч болно. file багц болон үүсгэнэ file автоматаар тохируулна. Хэрэв та Ex.-ийн доор Simulation эсвэл Synthesis-ийг сонговолample дизайн Files on Example Designs таб, систем нь бүрэн симуляци үүсгэдэг file багц эсвэл бүрэн синтез file таны сонголтын дагуу тохируулна.

Синтез Example дизайн

Синтез жишээ ньample дизайн нь доорх зурагт үзүүлсэн гол блокуудыг агуулдаг.

• Avalon®-MM-ийн нийлэгждэг замын хөдөлгөөний генераторampПараметржсэн тооны хаяг руу унших, бичих псевдо санамсаргүй загварыг хэрэгжүүлдэг драйвер. Траффик үүсгэгч нь мөн санах ойноос уншсан өгөгдлийг хянадаг бөгөөд энэ нь бичигдсэн өгөгдөлтэй тохирч байгаа эсэхийг шалгадаг бөгөөд өөрөөр хэлбэл алдаа гарна.
• Санах ойн интерфейсийн жишээ, үүнд:
  • Avalon-MM интерфэйс болон AFI интерфэйс хооронд тохируулагч санах ойн хянагч.
  • PHY нь санах ойн хянагч болон гадаад санах ойн төхөөрөмжүүдийн хооронд унших, бичих үйлдлийг гүйцэтгэх интерфейс болдог.

Зураг 5. Синтез Example дизайн

Хэрэв та ширээний теннисний PHY функцийг ашиглаж байгаа бол синтезийн өмнөхample дизайн нь дараах зурагт үзүүлсэнчлэн хоёр бие даасан хянагч болон нийтлэг PHY-ээр дамжуулан хоёр бие даасан санах ойн төхөөрөмжид команд өгөх хоёр траффик үүсгэгчийг агуулдаг.

Зураг 6. Синтез Example Ping Pong PHY-д зориулсан дизайн

Хэрэв та RLDRAM 3 ашиглаж байгаа бол синтез дэх замын хөдөлгөөний үүсгэгч жишээ ньample дизайн нь дараах зурагт үзүүлсэн шиг AFI ашиглан PHY-тэй шууд холбогддог.
Зураг 7. Синтез Example RLDRAM 3 интерфэйсийн дизайн

Жич: Хэрэв PLL Хуваалцах горим, DLL Хуваалцах горим эсвэл OCT Хуваалцах горимын нэг буюу хэд хэдэн параметрүүдийг Хуваалцахгүй-ээс өөр утганд тохируулсан бол синтезийн өмнөхample дизайн нь траффик үүсгэгч/санах ойн интерфейсийн хоёр тохиолдлыг агуулна. Траффик үүсгэгч/санах ойн интерфейсийн хоёр тохиолдол нь зөвхөн параметрийн тохиргоогоор тодорхойлогдсон PLL/DLL/OCT холболтоор холбогддог. Траффик үүсгэгч/санах ойн интерфэйсийн тохиолдлууд нь ийм холболтыг өөрийн загварт хэрхэн хийж болохыг харуулдаг.

Жич: Intel Quartus Prime стандарт хувилбарын хэрэглэгчийн гарын авлагад тайлбарласны дагуу гуравдагч этгээдийн синтезийн урсгал: Гуравдагч этгээдийн синтез нь EMIF IP-д зориулагдсан урсгал биш юм.
Холбогдох мэдээлэл
Синтез хийх боломжтой EMIF загварыг бий болгох Examp7 -р хуудсан дээр

Симуляци Example дизайн

Симуляци өмнөхample дизайн нь дараах зурагт үзүүлсэн гол блокуудыг агуулна.

• Синтезийн жишээ, жишээ ньample дизайн. Өмнөх хэсэгт тайлбарласны дагуу синтез example дизайн нь хөдөлгөөний үүсгэгч болон санах ойн интерфейсийн жишээг агуулдаг. Эдгээр блокууд нь хурдан симуляцид тохиромжтой тохиолдолд хийсвэр загварчлалын загварт тохируулдаг.
• Санах ойн протоколын үзүүлэлтүүдийг дагаж мөрддөг ерөнхий загвар болох санах ойн загвар. Ихэнхдээ санах ой үйлдвэрлэгчид өөрсдийн санах ойн бүрэлдэхүүн хэсгүүдийн загварчлалын загваруудыг санал болгодог бөгөөд та тэдгээрээс татаж авах боломжтой webсайтууд.
• Гадаад санах ойн интерфэйс IP болон траффик үүсгэгчээс ирсэн төлөвийн дохиог хянадаг статус шалгагч нь ерөнхий дамжуулалт эсвэл бүтэлгүйтлийн нөхцөлийг дохио өгдөг.

Зураг 8. Загварчлал Example дизайн

Хэрэв та ширээний теннисний PHY функцийг ашиглаж байгаа бол симуляцийн өмнөхample дизайн нь дараах зурагт үзүүлсэнчлэн хоёр бие даасан хянагч болон нийтлэг PHY-ээр дамжуулан хоёр бие даасан санах ойн төхөөрөмжид команд өгөх хоёр траффик үүсгэгчийг агуулдаг.

Зураг 9. Загварчлал Example Ping Pong PHY-д зориулсан дизайн

Хэрэв та RLDRAM 3 ашиглаж байгаа бол симуляцийн траффик үүсгэгчample дизайн нь дараах зурагт үзүүлсэн шиг AFI ашиглан PHY-тэй шууд холбогддог.

Зураг 10. Загварчлал Example RLDRAM 3 интерфэйсийн дизайн

Холбогдох мэдээлэл
EMIF дизайныг бий болгох Example 10-р хуудсан дээрх Simulation-д зориулсан

Example Designs Interface Tab

Параметр засварлагч нь Ex-г агуулдагample Designs tab нь танд хуучин өөрийн параметрүүдийг тохируулах, үүсгэх боломжийг олгодогample designs.l

Зураг 11. Жишээ ньampГадаад санах ойн интерфэйсийн параметрийн засварлагч дахь Designs таб

Боломжтой Example Дизайн хэсэг
Сонголт хийх цэс нь хүссэн хуучин загвараа сонгох боломжийг танд олгоноample дизайн. Одоогийн байдлаар EMIF Example Design нь цорын ганц боломжтой сонголт бөгөөд анхдагчаар сонгогддог.

Intel Arria 10 FPGA IP дизайны гадаад санах ойн интерфэйсийн баримт бичгийн засварын түүхample хэрэглэгчийн гарын авлага

Баримт бичгийн хувилбар	Intel Quartus Prime хувилбар	Өөрчлөлтүүд
2021.03.29	21.1	• Дахь Example Design Quick Start бүлэг, NCSim* симуляторын лавлагааг устгасан.
2018.09.24	18.1	• Тоо баримтыг шинэчилсэн Синтез хийх боломжтой EMIF загварыг бий болгох Example болон EMIF дизайныг бий болгох ExampСимуляцид зориулсан le сэдвүүд.
2018.05.07	18.0	• Баримт бичгийн нэрийг өөрчилсөн Intel Arria 10 гадаад санах ойн интерфейсийн IP дизайн Example хэрэглэгчийн гарын авлага руу Гадаад санах ойн интерфейс Intel Arria 10 FPGA IP дизайн Example хэрэглэгчийн гарын авлага. • Сумны цэгүүдийг зассан Дууслааview хэсэг Intel Arria 10 EMIF IP-д зориулсан зүү байрлуулах сэдэв.

Огноо	Хувилбар	Өөрчлөлтүүд
Арваннэгдүгээр сар 2017	2017.11.06	Анхны хувилбар.

Intel корпораци. Бүх эрх хуулиар хамгаалагдсан. Intel, Intel лого болон бусад Intel тэмдэг нь Intel корпораци эсвэл түүний охин компаниудын худалдааны тэмдэг юм. Intel нь өөрийн FPGA болон хагас дамжуулагч бүтээгдэхүүнүүдээ Intel-ийн стандарт баталгааны дагуу одоогийн техникийн үзүүлэлтүүдэд нийцүүлэн ажиллуулах баталгаа өгдөг ч аливаа бүтээгдэхүүн, үйлчилгээнд ямар ч үед мэдэгдэлгүйгээр өөрчлөлт оруулах эрхтэй. Intel нь бичгээр тохиролцсоноос бусад тохиолдолд энд дурдсан аливаа мэдээлэл, бүтээгдэхүүн, үйлчилгээг ашиглах, ашиглахаас үүдэн гарах хариуцлага, хариуцлага хүлээхгүй. Intel-ийн хэрэглэгчид нийтлэгдсэн мэдээлэлд найдах, бүтээгдэхүүн, үйлчилгээний захиалга өгөхөөс өмнө төхөөрөмжийн техникийн үзүүлэлтүүдийн хамгийн сүүлийн хувилбарыг авахыг зөвлөж байна.

• Бусад нэр, брэндийг бусдын өмч гэж үзэж болно.

Баримт бичиг / нөөц

intel UG-20118 Гадаад санах ойн интерфейс Arria 10 FPGA IP дизайн Example [pdf] Хэрэглэгчийн гарын авлага UG-20118 гадаад санах ойн интерфейс Arria 10 FPGA IP дизайн Example, UG-20118, Гадаад санах ойн интерфейс Arria 10 FPGA IP дизайн Example, Interfaces Arria 10 FPGA IP дизайн Example, 10 FPGA IP дизайн Example

Лавлагаа

• Хэрэглэгчийн гарын авлага