intel UG-20118 ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ Arria 10 FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample
ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਲਈ ਤੇਜ਼ ਸ਼ੁਰੂਆਤ ਗਾਈਡ Intel® Arria® 10 FPGA IP
ਇੱਕ ਨਵਾਂ ਇੰਟਰਫੇਸ ਅਤੇ ਹੋਰ ਆਟੋਮੇਟਿਡ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampLe flow Intel® Arria® 10 ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਲਈ ਉਪਲਬਧ ਹੈ।
ਸਾਬਕਾampਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਵਿੱਚ le ਡਿਜ਼ਾਈਨ ਟੈਬ ਤੁਹਾਨੂੰ ਸੰਸਲੇਸ਼ਣ ਅਤੇ ਸਿਮੂਲੇਸ਼ਨ ਦੀ ਰਚਨਾ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ file ਸੈੱਟ ਕਰਦਾ ਹੈ ਜਿਸਦੀ ਵਰਤੋਂ ਤੁਸੀਂ ਆਪਣੇ EMIF IP ਨੂੰ ਪ੍ਰਮਾਣਿਤ ਕਰਨ ਲਈ ਕਰ ਸਕਦੇ ਹੋ।
ਤੁਸੀਂ ਇੱਕ ਸਾਬਕਾ ਬਣਾ ਸਕਦੇ ਹੋample ਡਿਜ਼ਾਈਨ ਖਾਸ ਤੌਰ 'ਤੇ Intel FPGA ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਲਈ, ਜਾਂ ਕਿਸੇ ਵੀ EMIF IP ਲਈ ਜੋ ਤੁਸੀਂ ਤਿਆਰ ਕਰਦੇ ਹੋ।
ਚਿੱਤਰ 1. ਜਨਰਲ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਵਰਕਫਲੋ
ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample
ਚਿੱਤਰ 2. ਇੱਕ EMIF ਤਿਆਰ ਕਰਨਾ Exampਇੱਕ Intel Arria 10 ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਨਾਲ ਡਿਜ਼ਾਈਨ ਕਰੋ
ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ Intel ਦੀ ਮਿਆਰੀ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਅਨੁਸਾਰ ਵਾਰੰਟ ਦਿੰਦਾ ਹੈ ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਅਰਜ਼ੀ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ।
- ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ਇੱਕ EMIF ਪ੍ਰੋਜੈਕਟ ਬਣਾਉਣਾ
Intel Quartus® Prime ਸਾਫਟਵੇਅਰ ਸੰਸਕਰਣ 17.1 ਅਤੇ ਬਾਅਦ ਦੇ ਲਈ, ਤੁਹਾਨੂੰ EMIF IP ਅਤੇ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਬਣਾਉਣ ਤੋਂ ਪਹਿਲਾਂ ਇੱਕ Intel Quartus Prime ਪ੍ਰੋਜੈਕਟ ਬਣਾਉਣਾ ਚਾਹੀਦਾ ਹੈample.
- Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਲਾਂਚ ਕਰੋ ਅਤੇ ਚੁਣੋ File ➤ ਨਵਾਂ ਪ੍ਰੋਜੈਕਟ ਸਹਾਇਕ। ਅੱਗੇ ਕਲਿੱਕ ਕਰੋ.
- ਉਸ ਪ੍ਰੋਜੈਕਟ ਲਈ ਇੱਕ ਡਾਇਰੈਕਟਰੀ ਅਤੇ ਨਾਮ ਦਿਓ ਜੋ ਤੁਸੀਂ ਬਣਾਉਣਾ ਚਾਹੁੰਦੇ ਹੋ। ਅੱਗੇ ਕਲਿੱਕ ਕਰੋ.
- ਜਾਂਚ ਕਰੋ ਕਿ ਖਾਲੀ ਪ੍ਰੋਜੈਕਟ ਚੁਣਿਆ ਗਿਆ ਹੈ। ਅੱਗੇ ਦੋ ਵਾਰ ਕਲਿੱਕ ਕਰੋ।
- ਨਾਮ ਫਿਲਟਰ ਦੇ ਹੇਠਾਂ, ਡਿਵਾਈਸ ਪਾਰਟ ਨੰਬਰ ਟਾਈਪ ਕਰੋ।
- ਉਪਲਬਧ ਡਿਵਾਈਸਾਂ ਦੇ ਤਹਿਤ, ਉਚਿਤ ਡਿਵਾਈਸ ਦੀ ਚੋਣ ਕਰੋ।
- ਸਮਾਪਤ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
EMIF IP ਤਿਆਰ ਕਰਨਾ ਅਤੇ ਸੰਰਚਿਤ ਕਰਨਾ
ਹੇਠਾਂ ਦਿੱਤੇ ਕਦਮ ਦਰਸਾਉਂਦੇ ਹਨ ਕਿ EMIF IP ਨੂੰ ਕਿਵੇਂ ਤਿਆਰ ਅਤੇ ਸੰਰਚਿਤ ਕਰਨਾ ਹੈ। ਮੈਮੋਰੀ ਪ੍ਰੋਟੋਕੋਲ ਦੀ ਪਰਵਾਹ ਕੀਤੇ ਬਿਨਾਂ ਕਦਮ ਸਮਾਨ ਹਨ ਜਿਸ ਨੂੰ ਤੁਸੀਂ ਨਿਸ਼ਾਨਾ ਬਣਾ ਰਹੇ ਹੋ।
- IP ਕੈਟਾਲਾਗ ਵਿੰਡੋ ਵਿੱਚ, Intel Arria 10 External Memory Interfaces ਚੁਣੋ। (ਜੇ IP ਕੈਟਾਲਾਗ ਵਿੰਡੋ ਦਿਖਾਈ ਨਹੀਂ ਦਿੰਦੀ, ਤਾਂ ਚੁਣੋ View ➤ ਯੂਟਿਲਿਟੀ ਵਿੰਡੋਜ਼ ➤ IP ਕੈਟਾਲਾਗ।)
- IP ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਵਿੱਚ, EMIF IP ਲਈ ਇੱਕ ਇਕਾਈ ਦਾ ਨਾਮ ਪ੍ਰਦਾਨ ਕਰੋ (ਉਹ ਨਾਮ ਜੋ ਤੁਸੀਂ ਇੱਥੇ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹੋ file IP ਲਈ ਨਾਮ) ਅਤੇ ਇੱਕ ਡਾਇਰੈਕਟਰੀ ਨਿਰਧਾਰਤ ਕਰੋ। ਬਣਾਓ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
- ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਵਿੱਚ ਕਈ ਟੈਬਾਂ ਹਨ ਜਿੱਥੇ ਤੁਹਾਨੂੰ ਆਪਣੇ EMIF ਲਾਗੂਕਰਨ ਨੂੰ ਦਰਸਾਉਣ ਲਈ ਪੈਰਾਮੀਟਰਾਂ ਦੀ ਸੰਰਚਨਾ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ:
Intel Arria 10 EMIF ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼
ਸਾਰਣੀ 1. EMIF ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼
| ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਟੈਬ | ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ |
| ਜਨਰਲ | ਯਕੀਨੀ ਬਣਾਓ ਕਿ ਹੇਠਾਂ ਦਿੱਤੇ ਮਾਪਦੰਡ ਸਹੀ ਢੰਗ ਨਾਲ ਦਰਜ ਕੀਤੇ ਗਏ ਹਨ:
• ਡਿਵਾਈਸ ਲਈ ਸਪੀਡ ਗ੍ਰੇਡ। • ਮੈਮੋਰੀ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ। • PLL ਹਵਾਲਾ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ। |
| ਮੈਮੋਰੀ | • 'ਤੇ ਪੈਰਾਮੀਟਰ ਦਾਖਲ ਕਰਨ ਲਈ ਆਪਣੀ ਮੈਮੋਰੀ ਡਿਵਾਈਸ ਲਈ ਡੇਟਾਸ਼ੀਟ ਵੇਖੋ ਮੈਮੋਰੀ ਟੈਬ.
• ਤੁਹਾਨੂੰ ALERT# ਪਿੰਨ ਲਈ ਇੱਕ ਖਾਸ ਸਥਾਨ ਵੀ ਦਰਜ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। (ਸਿਰਫ਼ DDR4 ਮੈਮੋਰੀ ਪ੍ਰੋਟੋਕੋਲ 'ਤੇ ਲਾਗੂ ਹੁੰਦਾ ਹੈ।) |
| ਮੈਮ I/O | • ਸ਼ੁਰੂਆਤੀ ਪ੍ਰੋਜੈਕਟ ਜਾਂਚਾਂ ਲਈ, ਤੁਸੀਂ 'ਤੇ ਡਿਫਾਲਟ ਸੈਟਿੰਗਾਂ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ
ਮੈਮ I/O ਟੈਬ. • ਉੱਨਤ ਡਿਜ਼ਾਈਨ ਪ੍ਰਮਾਣਿਕਤਾ ਲਈ, ਤੁਹਾਨੂੰ ਸਰਵੋਤਮ ਸਮਾਪਤੀ ਸੈਟਿੰਗਾਂ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਬੋਰਡ ਸਿਮੂਲੇਸ਼ਨ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। |
| FPGA I/O | • ਸ਼ੁਰੂਆਤੀ ਪ੍ਰੋਜੈਕਟ ਜਾਂਚਾਂ ਲਈ, ਤੁਸੀਂ 'ਤੇ ਡਿਫਾਲਟ ਸੈਟਿੰਗਾਂ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ
FPGA I/O ਟੈਬ. • ਉੱਨਤ ਡਿਜ਼ਾਈਨ ਪ੍ਰਮਾਣਿਕਤਾ ਲਈ, ਤੁਹਾਨੂੰ ਢੁਕਵੇਂ I/O ਮਿਆਰਾਂ ਦੀ ਚੋਣ ਕਰਨ ਲਈ ਸੰਬੰਧਿਤ IBIS ਮਾਡਲਾਂ ਨਾਲ ਬੋਰਡ ਸਿਮੂਲੇਸ਼ਨ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। |
| ਮੈਮ ਟਾਈਮਿੰਗ | • ਸ਼ੁਰੂਆਤੀ ਪ੍ਰੋਜੈਕਟ ਜਾਂਚਾਂ ਲਈ, ਤੁਸੀਂ 'ਤੇ ਡਿਫਾਲਟ ਸੈਟਿੰਗਾਂ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ
ਮੈਮ ਟਾਈਮਿੰਗ ਟੈਬ. • ਉੱਨਤ ਡਿਜ਼ਾਈਨ ਪ੍ਰਮਾਣਿਕਤਾ ਲਈ, ਤੁਹਾਨੂੰ ਆਪਣੀ ਮੈਮੋਰੀ ਡਿਵਾਈਸ ਦੀ ਡੇਟਾਸ਼ੀਟ ਦੇ ਅਨੁਸਾਰ ਪੈਰਾਮੀਟਰ ਦਾਖਲ ਕਰਨੇ ਚਾਹੀਦੇ ਹਨ। |
| ਬੋਰਡ | • ਸ਼ੁਰੂਆਤੀ ਪ੍ਰੋਜੈਕਟ ਜਾਂਚਾਂ ਲਈ, ਤੁਸੀਂ 'ਤੇ ਡਿਫਾਲਟ ਸੈਟਿੰਗਾਂ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ
ਬੋਰਡ ਟੈਬ. • ਉੱਨਤ ਡਿਜ਼ਾਈਨ ਪ੍ਰਮਾਣਿਕਤਾ ਅਤੇ ਸਹੀ ਸਮੇਂ ਦੇ ਬੰਦ ਹੋਣ ਲਈ, ਤੁਹਾਨੂੰ ਸਹੀ ਇੰਟਰਸਿੰਬਲ ਇੰਟਰਫਰੈਂਸ (ISI)/ ਕਰਾਸਸਟਾਲ ਅਤੇ ਬੋਰਡ ਅਤੇ ਪੈਕੇਜ ਸਕਿਊ ਜਾਣਕਾਰੀ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਬੋਰਡ ਸਿਮੂਲੇਸ਼ਨ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ, ਅਤੇ ਇਸਨੂੰ ਬੋਰਡ ਟੈਬ. |
| ਕੰਟਰੋਲਰ | ਆਪਣੇ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਲਈ ਲੋੜੀਂਦੀ ਸੰਰਚਨਾ ਅਤੇ ਵਿਵਹਾਰ ਦੇ ਅਨੁਸਾਰ ਕੰਟਰੋਲਰ ਮਾਪਦੰਡ ਸੈਟ ਕਰੋ। |
| ਡਾਇਗਨੌਸਟਿਕਸ | ਤੁਸੀਂ 'ਤੇ ਪੈਰਾਮੀਟਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ ਡਾਇਗਨੌਸਟਿਕਸ ਟੈਬ ਤੁਹਾਡੇ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਦੀ ਜਾਂਚ ਅਤੇ ਡੀਬੱਗਿੰਗ ਵਿੱਚ ਸਹਾਇਤਾ ਕਰਨ ਲਈ। |
| Example ਡਿਜ਼ਾਈਨ | ਦ Example ਡਿਜ਼ਾਈਨ ਟੈਬ ਤੁਹਾਨੂੰ ਡਿਜ਼ਾਈਨ ਐਕਸ ਤਿਆਰ ਕਰਨ ਦਿੰਦਾ ਹੈampਸੰਸਲੇਸ਼ਣ ਅਤੇ ਸਿਮੂਲੇਸ਼ਨ ਲਈ les. ਤਿਆਰ ਕੀਤਾ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਇੱਕ ਸੰਪੂਰਨ EMIF ਸਿਸਟਮ ਹੈ ਜਿਸ ਵਿੱਚ EMIF IP ਅਤੇ ਇੱਕ ਡਰਾਈਵਰ ਸ਼ਾਮਲ ਹੁੰਦਾ ਹੈ ਜੋ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਨੂੰ ਪ੍ਰਮਾਣਿਤ ਕਰਨ ਲਈ ਬੇਤਰਤੀਬ ਟ੍ਰੈਫਿਕ ਪੈਦਾ ਕਰਦਾ ਹੈ। |
ਵਿਅਕਤੀਗਤ ਪੈਰਾਮੀਟਰਾਂ ਬਾਰੇ ਵਿਸਤ੍ਰਿਤ ਜਾਣਕਾਰੀ ਲਈ, Intel Arria 10 External Memory Interfaces IP ਯੂਜ਼ਰ ਗਾਈਡ ਵਿੱਚ ਆਪਣੇ ਮੈਮੋਰੀ ਪ੍ਰੋਟੋਕੋਲ ਲਈ ਢੁਕਵੇਂ ਅਧਿਆਏ ਨੂੰ ਵੇਖੋ।
ਸਿੰਥੇਸਾਈਜ਼ ਕਰਨ ਯੋਗ EMIF ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਨਾ Example
Intel Arria 10 ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟਾਂ ਲਈ, ਇੱਥੇ ਪ੍ਰੀਸੈੱਟ ਹਨ ਜੋ EMIF IP ਨੂੰ ਆਪਣੇ ਆਪ ਪੈਰਾਮੀਟਰਾਈਜ਼ ਕਰਦੇ ਹਨ ਅਤੇ ਖਾਸ ਬੋਰਡ ਲਈ ਪਿਨਆਉਟ ਤਿਆਰ ਕਰਦੇ ਹਨ।
- ਜਾਂਚ ਕਰੋ ਕਿ ਪ੍ਰੀਸੈੱਟ ਵਿੰਡੋ ਦਿਖਾਈ ਦੇ ਰਹੀ ਹੈ। ਜੇਕਰ ਪ੍ਰੀਸੈੱਟ ਵਿੰਡੋ ਦਿਖਾਈ ਨਹੀਂ ਦਿੰਦੀ, ਤਾਂ ਇਸਨੂੰ ਚੁਣ ਕੇ ਪ੍ਰਦਰਸ਼ਿਤ ਕਰੋ View ➤ ਪ੍ਰੀਸੈਟਸ।
- ਪ੍ਰੀਸੈੱਟ ਵਿੰਡੋ ਵਿੱਚ, ਉਚਿਤ ਵਿਕਾਸ ਕਿੱਟ ਪ੍ਰੀਸੈਟ ਦੀ ਚੋਣ ਕਰੋ ਅਤੇ ਲਾਗੂ ਕਰੋ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
- EMIF IP ਨੂੰ ਕੌਂਫਿਗਰ ਕਰੋ ਅਤੇ ਜਨਰੇਟ ਐਕਸ 'ਤੇ ਕਲਿੱਕ ਕਰੋampਵਿੰਡੋ ਦੇ ਉੱਪਰ-ਸੱਜੇ ਕੋਨੇ ਵਿੱਚ ਡਿਜ਼ਾਇਨ ਕਰੋ।
- EMIF ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਇੱਕ ਡਾਇਰੈਕਟਰੀ ਦਿਓample ਅਤੇ OK 'ਤੇ ਕਲਿੱਕ ਕਰੋ। EMIF ਡਿਜ਼ਾਈਨ ਦੀ ਸਫਲ ਪੀੜ੍ਹੀ ਸਾਬਕਾample ਹੇਠ ਲਿਖਿਆਂ ਨੂੰ ਬਣਾਉਂਦਾ ਹੈ files ਇੱਕ Wii ਡਾਇਰੈਕਟਰੀ ਦੇ ਅਧੀਨ.
ਚਿੱਤਰ 3. ਜਨਰੇਟਿਡ ਸਿੰਥੇਸਾਈਜੇਬਲ ਡਿਜ਼ਾਈਨ ਐਕਸample File ਬਣਤਰ
ਨੋਟ: ਜੇਕਰ ਤੁਸੀਂ ਸਿਮੂਲੇਸ਼ਨ ਜਾਂ ਸਿੰਥੇਸਿਸ ਚੈੱਕਬਾਕਸ ਦੀ ਚੋਣ ਨਹੀਂ ਕਰਦੇ ਹੋ, ਤਾਂ ਮੰਜ਼ਿਲ ਡਾਇਰੈਕਟਰੀ ਵਿੱਚ ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਡਿਜ਼ਾਈਨ ਸ਼ਾਮਲ ਹੋਵੇਗਾ files, ਜੋ ਕਿ Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਦੁਆਰਾ ਸਿੱਧੇ ਤੌਰ 'ਤੇ ਕੰਪਾਇਲ ਨਹੀਂ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ, ਪਰ ਹੋ ਸਕਦੇ ਹਨ viewਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਦੇ ਅਧੀਨ ਸੰਪਾਦਿਤ ਜਾਂ ਸੰਪਾਦਿਤ ਕੀਤਾ ਗਿਆ ਹੈ। ਇਸ ਸਥਿਤੀ ਵਿੱਚ, ਤੁਸੀਂ ਸੰਸਲੇਸ਼ਣ ਅਤੇ ਸਿਮੂਲੇਸ਼ਨ ਬਣਾਉਣ ਲਈ ਹੇਠ ਲਿਖੀਆਂ ਕਮਾਂਡਾਂ ਚਲਾ ਸਕਦੇ ਹੋ file ਸੈੱਟ
- ਕੰਪਾਇਲ ਕਰਨ ਯੋਗ ਪ੍ਰੋਜੈਕਟ ਬਣਾਉਣ ਲਈ, ਤੁਹਾਨੂੰ ਮੰਜ਼ਿਲ ਡਾਇਰੈਕਟਰੀ ਵਿੱਚ quartus_sh -t make_qii_design.tcl ਸਕ੍ਰਿਪਟ ਚਲਾਉਣੀ ਚਾਹੀਦੀ ਹੈ।
- ਇੱਕ ਸਿਮੂਲੇਸ਼ਨ ਪ੍ਰੋਜੈਕਟ ਬਣਾਉਣ ਲਈ, ਤੁਹਾਨੂੰ ਮੰਜ਼ਿਲ ਡਾਇਰੈਕਟਰੀ ਵਿੱਚ quartus_sh -t make_sim_design.tcl ਸਕ੍ਰਿਪਟ ਚਲਾਉਣੀ ਚਾਹੀਦੀ ਹੈ।
- ਇਸ ਭਾਗ ਵਿੱਚ ਸਿਲੈਕਟ ਬੋਰਡ ਪੁੱਲਡਾਉਨ ਸਾਬਕਾ ਲਈ ਢੁਕਵੇਂ ਵਿਕਾਸ ਕਿੱਟ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟਾਂ ਨੂੰ ਲਾਗੂ ਕਰਦਾ ਹੈample ਡਿਜ਼ਾਈਨ.
- ਇਹ ਸੈਟਿੰਗ ਸਿਰਫ਼ ਉਦੋਂ ਉਪਲਬਧ ਹੁੰਦੀ ਹੈ ਜਦੋਂ ਤੁਸੀਂ ਸਾਬਕਾ ਵਿੱਚ ਸਿੰਥੇਸਿਸ ਚੈੱਕਬਾਕਸ ਨੂੰ ਚਾਲੂ ਕਰਦੇ ਹੋampਲੇ ਡਿਜ਼ਾਇਨ Fileਦੇ ਭਾਗ.
- ਇਹ ਸੈਟਿੰਗ ਲਾਗੂ ਕੀਤੀ ਵਿਕਾਸ ਕਿੱਟ ਨਾਲ ਮੇਲ ਖਾਂਦੀ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ, ਨਹੀਂ ਤਾਂ ਇੱਕ ਤਰੁੱਟੀ ਸੁਨੇਹਾ ਦਿਖਾਈ ਦਿੰਦਾ ਹੈ।
- ਜੇਕਰ ਸਿਲੈਕਟ ਬੋਰਡ ਪੁੱਲਡਾਉਨ ਵਿੱਚ ਮੁੱਲ ਕੋਈ ਨਹੀਂ ਦਿਖਾਈ ਦਿੰਦਾ ਹੈ, ਤਾਂ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਮੌਜੂਦਾ ਪੈਰਾਮੀਟਰ ਚੋਣ ਕਿਸੇ ਵੀ ਵਿਕਾਸ ਕਿੱਟ ਸੰਰਚਨਾ ਨਾਲ ਮੇਲ ਨਹੀਂ ਖਾਂਦੀ। ਤੁਸੀਂ ਪ੍ਰੀਸੈਟ ਲਾਇਬ੍ਰੇਰੀ ਵਿੱਚੋਂ ਇੱਕ ਪ੍ਰੀਸੈਟ ਚੁਣ ਕੇ ਇੱਕ ਵਿਕਾਸ ਕਿੱਟ-ਵਿਸ਼ੇਸ਼ IP ਅਤੇ ਸੰਬੰਧਿਤ ਪੈਰਾਮੀਟਰ ਸੈਟਿੰਗਾਂ ਨੂੰ ਲਾਗੂ ਕਰ ਸਕਦੇ ਹੋ। ਜਦੋਂ ਤੁਸੀਂ ਪ੍ਰੀ-ਸੈੱਟ ਲਾਗੂ ਕਰਦੇ ਹੋ, ਮੌਜੂਦਾ IP ਅਤੇ ਹੋਰ ਪੈਰਾਮੀਟਰ ਸੈਟਿੰਗਾਂ ਚੁਣੇ ਹੋਏ ਪ੍ਰੀ-ਸੈੱਟ ਨਾਲ ਮੇਲ ਕਰਨ ਲਈ ਸੈੱਟ ਕੀਤੀਆਂ ਜਾਂਦੀਆਂ ਹਨ। ਜੇਕਰ ਤੁਸੀਂ ਆਪਣੀਆਂ ਮੌਜੂਦਾ ਸੈਟਿੰਗਾਂ ਨੂੰ ਸੁਰੱਖਿਅਤ ਕਰਨਾ ਚਾਹੁੰਦੇ ਹੋ, ਤਾਂ ਤੁਹਾਨੂੰ ਪ੍ਰੀ-ਸੈੱਟ ਚੁਣਨ ਤੋਂ ਪਹਿਲਾਂ ਅਜਿਹਾ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਜੇਕਰ ਤੁਸੀਂ ਆਪਣੀਆਂ ਪਿਛਲੀਆਂ ਸੈਟਿੰਗਾਂ ਨੂੰ ਸੁਰੱਖਿਅਤ ਕੀਤੇ ਬਿਨਾਂ ਇੱਕ ਪ੍ਰੀਸੈਟ ਚੁਣਦੇ ਹੋ, ਤਾਂ ਤੁਸੀਂ ਹਮੇਸ਼ਾਂ ਇੱਕ ਵੱਖਰੇ ਨਾਮ ਹੇਠ ਨਵੀਂ ਪ੍ਰੀਸੈਟ ਸੈਟਿੰਗਾਂ ਨੂੰ ਸੁਰੱਖਿਅਤ ਕਰ ਸਕਦੇ ਹੋ
- ਜੇਕਰ ਤੁਸੀਂ ਸਾਬਕਾ ਬਣਾਉਣਾ ਚਾਹੁੰਦੇ ਹੋampਆਪਣੇ ਖੁਦ ਦੇ ਬੋਰਡ 'ਤੇ ਵਰਤੋਂ ਲਈ ਡਿਜ਼ਾਈਨ, ਸਿਲੈਕਟ ਬੋਰਡ ਨੂੰ ਕੋਈ ਨਹੀਂ 'ਤੇ ਸੈੱਟ ਕਰੋ, ਸਾਬਕਾ ਨੂੰ ਤਿਆਰ ਕਰੋample ਡਿਜ਼ਾਈਨ, ਅਤੇ ਫਿਰ ਪਿੰਨ ਟਿਕਾਣਾ ਸੀਮਾਵਾਂ ਸ਼ਾਮਲ ਕਰੋ।
ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
- ਸੰਸਲੇਸ਼ਣ ਸਾਬਕਾampਸਫ਼ਾ 17 'ਤੇ le ਡਿਜ਼ਾਈਨ
- DDR10 ਲਈ Intel Arria 3 EMIF IP ਪੈਰਾਮੀਟਰ ਵਰਣਨ
- DDR10 ਲਈ Intel Arria 4 EMIF IP ਪੈਰਾਮੀਟਰ ਵਰਣਨ
- QDRII/II+/Xtreme ਲਈ Intel Arria 10 EMIF IP ਪੈਰਾਮੀਟਰ ਵਰਣਨ
- QDR-IV ਲਈ Intel Arria 10 EMIF IP ਪੈਰਾਮੀਟਰ ਵਰਣਨ
- RLDRAM 10 ਲਈ Intel Arria 3 EMIF IP ਪੈਰਾਮੀਟਰ ਵਰਣਨ
- LPDDR10 ਲਈ Intel Arria 3 EMIF IP ਪੈਰਾਮੀਟਰ ਵਰਣਨ
EMIF ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਨਾ Exampਸਿਮੂਲੇਸ਼ਨ ਲਈ le
Intel Arria 10 ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟਾਂ ਲਈ, ਇੱਥੇ ਪ੍ਰੀਸੈੱਟ ਹਨ ਜੋ EMIF IP ਨੂੰ ਆਪਣੇ ਆਪ ਪੈਰਾਮੀਟਰਾਈਜ਼ ਕਰਦੇ ਹਨ ਅਤੇ ਖਾਸ ਬੋਰਡ ਲਈ ਪਿਨਆਉਟ ਤਿਆਰ ਕਰਦੇ ਹਨ।
- ਜਾਂਚ ਕਰੋ ਕਿ ਪ੍ਰੀਸੈੱਟ ਵਿੰਡੋ ਦਿਖਾਈ ਦੇ ਰਹੀ ਹੈ। ਜੇਕਰ ਪ੍ਰੀਸੈੱਟ ਵਿੰਡੋ ਦਿਖਾਈ ਨਹੀਂ ਦਿੰਦੀ, ਤਾਂ ਇਸਨੂੰ ਚੁਣ ਕੇ ਪ੍ਰਦਰਸ਼ਿਤ ਕਰੋ View ➤ ਪ੍ਰੀਸੈਟਸ।
- ਪ੍ਰੀਸੈੱਟ ਵਿੰਡੋ ਵਿੱਚ, ਉਚਿਤ ਵਿਕਾਸ ਕਿੱਟ ਪ੍ਰੀਸੈਟ ਦੀ ਚੋਣ ਕਰੋ ਅਤੇ ਲਾਗੂ ਕਰੋ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
- EMIF IP ਨੂੰ ਕੌਂਫਿਗਰ ਕਰੋ ਅਤੇ ਜਨਰੇਟ ਐਕਸ 'ਤੇ ਕਲਿੱਕ ਕਰੋampਵਿੰਡੋ ਦੇ ਉੱਪਰ-ਸੱਜੇ ਕੋਨੇ ਵਿੱਚ ਡਿਜ਼ਾਇਨ ਕਰੋ।
- EMIF ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਇੱਕ ਡਾਇਰੈਕਟਰੀ ਦਿਓample ਅਤੇ OK 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
EMIF ਡਿਜ਼ਾਈਨ ਦੀ ਸਫਲ ਪੀੜ੍ਹੀ ਸਾਬਕਾample ਮਲਟੀਪਲ ਬਣਾਉਂਦਾ ਹੈ file ਇੱਕ sim/ed_sim ਡਾਇਰੈਕਟਰੀ ਦੇ ਅਧੀਨ, ਵੱਖ-ਵੱਖ ਸਮਰਥਿਤ ਸਿਮੂਲੇਟਰਾਂ ਲਈ ਸੈੱਟ ਕਰਦਾ ਹੈ।
ਚਿੱਤਰ 4. ਤਿਆਰ ਸਿਮੂਲੇਸ਼ਨ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample File ਬਣਤਰ
ਨੋਟ: ਜੇਕਰ ਤੁਸੀਂ ਸਿਮੂਲੇਸ਼ਨ ਜਾਂ ਸਿੰਥੇਸਿਸ ਚੈੱਕਬਾਕਸ ਦੀ ਚੋਣ ਨਹੀਂ ਕਰਦੇ ਹੋ, ਤਾਂ ਮੰਜ਼ਿਲ ਡਾਇਰੈਕਟਰੀ ਵਿੱਚ ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਡਿਜ਼ਾਈਨ ਸ਼ਾਮਲ ਹੋਵੇਗਾ files, ਜੋ ਕਿ Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਦੁਆਰਾ ਸਿੱਧੇ ਤੌਰ 'ਤੇ ਕੰਪਾਇਲ ਨਹੀਂ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ, ਪਰ ਹੋ ਸਕਦੇ ਹਨ viewਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਦੇ ਅਧੀਨ ਸੰਪਾਦਿਤ ਜਾਂ ਸੰਪਾਦਿਤ ਕੀਤਾ ਗਿਆ ਹੈ। ਇਸ ਸਥਿਤੀ ਵਿੱਚ ਤੁਸੀਂ ਸੰਸਲੇਸ਼ਣ ਅਤੇ ਸਿਮੂਲੇਸ਼ਨ ਬਣਾਉਣ ਲਈ ਹੇਠ ਲਿਖੀਆਂ ਕਮਾਂਡਾਂ ਚਲਾ ਸਕਦੇ ਹੋ file ਸੈੱਟ
- ਕੰਪਾਇਲ ਕਰਨ ਯੋਗ ਪ੍ਰੋਜੈਕਟ ਬਣਾਉਣ ਲਈ, ਤੁਹਾਨੂੰ ਮੰਜ਼ਿਲ ਡਾਇਰੈਕਟਰੀ ਵਿੱਚ quartus_sh -t make_qii_design.tcl ਸਕ੍ਰਿਪਟ ਚਲਾਉਣੀ ਚਾਹੀਦੀ ਹੈ।
- ਇੱਕ ਸਿਮੂਲੇਸ਼ਨ ਪ੍ਰੋਜੈਕਟ ਬਣਾਉਣ ਲਈ, ਤੁਹਾਨੂੰ ਮੰਜ਼ਿਲ ਡਾਇਰੈਕਟਰੀ ਵਿੱਚ quartus_sh -t make_sim_design.tcl ਸਕ੍ਰਿਪਟ ਚਲਾਉਣੀ ਚਾਹੀਦੀ ਹੈ।
ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
- ਸਿਮੂਲੇਸ਼ਨ ਸਾਬਕਾampਸਫ਼ਾ 19 'ਤੇ le ਡਿਜ਼ਾਈਨ
- Intel Arria 10 EMIF IP - ਸਿਮੂਲੇਟਿੰਗ ਮੈਮੋਰੀ IP
ਸਿਮੂਲੇਸ਼ਨ ਬਨਾਮ ਹਾਰਡਵੇਅਰ ਲਾਗੂ ਕਰਨਾ
ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਸਿਮੂਲੇਸ਼ਨ ਲਈ, ਤੁਸੀਂ IP ਜਨਰੇਸ਼ਨ ਦੌਰਾਨ ਡਾਇਗਨੌਸਟਿਕਸ ਟੈਬ 'ਤੇ ਜਾਂ ਤਾਂ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਛੱਡੋ ਜਾਂ ਪੂਰਾ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਚੁਣ ਸਕਦੇ ਹੋ।
EMIF ਸਿਮੂਲੇਸ਼ਨ ਮਾਡਲ
ਇਹ ਸਾਰਣੀ ਸਕਿੱਪ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਅਤੇ ਪੂਰੇ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਮਾਡਲਾਂ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਤੁਲਨਾ ਕਰਦੀ ਹੈ।
ਸਾਰਣੀ 2. EMIF ਸਿਮੂਲੇਸ਼ਨ ਮਾਡਲ: ਪੂਰੀ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਬਨਾਮ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਛੱਡੋ
| ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਛੱਡੋ | ਪੂਰਾ ਕੈਲੀਬ੍ਰੇਸ਼ਨ |
| ਸਿਸਟਮ-ਪੱਧਰ ਦਾ ਸਿਮੂਲੇਸ਼ਨ ਉਪਭੋਗਤਾ ਤਰਕ 'ਤੇ ਧਿਆਨ ਕੇਂਦਰਤ ਕਰਦਾ ਹੈ। | ਕੈਲੀਬ੍ਰੇਸ਼ਨ 'ਤੇ ਧਿਆਨ ਕੇਂਦ੍ਰਤ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਸਿਮੂਲੇਸ਼ਨ। |
| ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਦੇ ਵੇਰਵੇ ਕੈਪਚਰ ਨਹੀਂ ਕੀਤੇ ਗਏ ਹਨ। | ਸਾਰੇ ਐੱਸtagਕੈਲੀਬ੍ਰੇਸ਼ਨ ਦੇ es. |
| ਜਾਰੀ… | |
| ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਛੱਡੋ | ਪੂਰਾ ਕੈਲੀਬ੍ਰੇਸ਼ਨ |
| ਡਾਟਾ ਸਟੋਰ ਕਰਨ ਅਤੇ ਮੁੜ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਸਮਰੱਥਾ ਹੈ. | ਲੈਵਲਿੰਗ, ਪ੍ਰਤੀ-ਬਿੱਟ ਡੈਸਕਿਊ, ਆਦਿ ਸ਼ਾਮਲ ਹਨ। |
| ਸਹੀ ਕੁਸ਼ਲਤਾ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। | |
| ਬੋਰਡ ਸਕਿਊ ਨੂੰ ਨਹੀਂ ਮੰਨਦਾ। | |
RTL ਸਿਮੂਲੇਸ਼ਨ ਬਨਾਮ ਹਾਰਡਵੇਅਰ ਲਾਗੂ ਕਰਨਾ
ਇਹ ਸਾਰਣੀ EMIF ਸਿਮੂਲੇਸ਼ਨ ਅਤੇ ਹਾਰਡਵੇਅਰ ਲਾਗੂ ਕਰਨ ਵਿਚਕਾਰ ਮੁੱਖ ਅੰਤਰਾਂ ਨੂੰ ਉਜਾਗਰ ਕਰਦੀ ਹੈ।
ਸਾਰਣੀ 3. EMIF RTL ਸਿਮੂਲੇਸ਼ਨ ਬਨਾਮ ਹਾਰਡਵੇਅਰ ਲਾਗੂ ਕਰਨਾ
| RTL ਸਿਮੂਲੇਸ਼ਨ | ਹਾਰਡਵੇਅਰ ਲਾਗੂ ਕਰਨਾ |
| Nios® ਸ਼ੁਰੂਆਤੀ ਅਤੇ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੋਡ ਸਮਾਨਾਂਤਰ ਵਿੱਚ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ। | ਨਿਓਸ ਸ਼ੁਰੂਆਤੀ ਅਤੇ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੋਡ ਕ੍ਰਮਵਾਰ ਚਲਾਉਂਦੇ ਹਨ। |
| ਇੰਟਰਫੇਸ ਸਿਮੂਲੇਸ਼ਨ ਵਿੱਚ ਇੱਕੋ ਸਮੇਂ cal_done ਸਿਗਨਲ ਸਿਗਨਲ ਦਾ ਦਾਅਵਾ ਕਰਦੇ ਹਨ। | ਫਿਟਰ ਓਪਰੇਸ਼ਨ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਦਾ ਕ੍ਰਮ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹਨ, ਅਤੇ ਇੰਟਰਫੇਸ ਇੱਕੋ ਸਮੇਂ cal_done ਦਾ ਦਾਅਵਾ ਨਹੀਂ ਕਰਦੇ ਹਨ। |
ਤੁਹਾਨੂੰ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਦੀ ਐਪਲੀਕੇਸ਼ਨ ਲਈ ਟ੍ਰੈਫਿਕ ਪੈਟਰਨਾਂ ਦੇ ਆਧਾਰ 'ਤੇ RTL ਸਿਮੂਲੇਸ਼ਨ ਚਲਾਉਣੇ ਚਾਹੀਦੇ ਹਨ। ਨੋਟ ਕਰੋ ਕਿ RTL ਸਿਮੂਲੇਸ਼ਨ ਪੀਸੀਬੀ ਟਰੇਸ ਦੇਰੀ ਨੂੰ ਮਾਡਲ ਨਹੀਂ ਕਰਦਾ ਹੈ ਜੋ RTL ਸਿਮੂਲੇਸ਼ਨ ਅਤੇ ਹਾਰਡਵੇਅਰ ਲਾਗੂ ਕਰਨ ਵਿਚਕਾਰ ਲੇਟੈਂਸੀ ਵਿੱਚ ਅੰਤਰ ਪੈਦਾ ਕਰ ਸਕਦਾ ਹੈ।
ਮਾਡਲਸਿਮ ਦੇ ਨਾਲ ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਆਈ.ਪੀ
ਇਹ ਵਿਧੀ ਦਰਸਾਉਂਦੀ ਹੈ ਕਿ ਕਿਵੇਂ EMIF ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਦੀ ਨਕਲ ਕਰਨੀ ਹੈample.
- ਮੈਂਟਰ ਗ੍ਰਾਫਿਕਸ* ਮਾਡਲਸਿਮ ਸਾਫਟਵੇਅਰ ਲਾਂਚ ਕਰੋ ਅਤੇ ਚੁਣੋ File ➤ ਡਾਇਰੈਕਟਰੀ ਬਦਲੋ। ਤਿਆਰ ਕੀਤੇ ਡਿਜ਼ਾਈਨ ਦੇ ਅੰਦਰ sim/ed_sim/mentor ਡਾਇਰੈਕਟਰੀ 'ਤੇ ਜਾਓample ਫੋਲਡਰ.
- ਤਸਦੀਕ ਕਰੋ ਕਿ ਟ੍ਰਾਂਸਕ੍ਰਿਪਟ ਵਿੰਡੋ ਸਕ੍ਰੀਨ ਦੇ ਹੇਠਾਂ ਦਿਖਾਈ ਗਈ ਹੈ। ਜੇਕਰ ਟ੍ਰਾਂਸਕ੍ਰਿਪਟ ਵਿੰਡੋ ਦਿਖਾਈ ਨਹੀਂ ਦੇ ਰਹੀ ਹੈ, ਤਾਂ ਇਸਨੂੰ ਕਲਿੱਕ ਕਰਕੇ ਪ੍ਰਦਰਸ਼ਿਤ ਕਰੋ View ➤ ਪ੍ਰਤੀਲਿਪੀ।
- ਟ੍ਰਾਂਸਕ੍ਰਿਪਟ ਵਿੰਡੋ ਵਿੱਚ, ਸਰੋਤ msim_setup.tcl ਚਲਾਓ।
- ਸਰੋਤ msim_setup.tcl ਦੇ ਚੱਲਣ ਤੋਂ ਬਾਅਦ, ਟ੍ਰਾਂਸਕ੍ਰਿਪਟ ਵਿੰਡੋ ਵਿੱਚ ld_debug ਚਲਾਓ।
- ld_debug ਦੇ ਚੱਲਣ ਤੋਂ ਬਾਅਦ, ਜਾਂਚ ਕਰੋ ਕਿ ਆਬਜੈਕਟ ਵਿੰਡੋ ਦਿਖਾਈ ਗਈ ਹੈ। ਜੇਕਰ ਆਬਜੈਕਟ ਵਿੰਡੋ ਦਿਖਾਈ ਨਹੀਂ ਦੇ ਰਹੀ ਹੈ, ਤਾਂ ਇਸਨੂੰ ਦਬਾ ਕੇ ਪ੍ਰਦਰਸ਼ਿਤ ਕਰੋ View ➤ ਵਸਤੂਆਂ।
- ਆਬਜੈਕਟ ਵਿੰਡੋ ਵਿੱਚ, ਉਹ ਸਿਗਨਲ ਚੁਣੋ ਜੋ ਤੁਸੀਂ ਸੱਜਾ-ਕਲਿੱਕ ਕਰਕੇ ਅਤੇ ਐਡ ਵੇਵ ਚੁਣ ਕੇ ਸਿਮੂਲੇਟ ਕਰਨਾ ਚਾਹੁੰਦੇ ਹੋ।
- ਸਿਮੂਲੇਸ਼ਨ ਲਈ ਸਿਗਨਲਾਂ ਦੀ ਚੋਣ ਕਰਨ ਤੋਂ ਬਾਅਦ, ਟ੍ਰਾਂਸਕ੍ਰਿਪਟ ਵਿੰਡੋ ਵਿੱਚ ਰਨ-ਆਲ ਚਲਾਓ। ਸਿਮੂਲੇਸ਼ਨ ਉਦੋਂ ਤੱਕ ਚੱਲਦਾ ਹੈ ਜਦੋਂ ਤੱਕ ਇਹ ਪੂਰਾ ਨਹੀਂ ਹੋ ਜਾਂਦਾ।
- ਜੇਕਰ ਸਿਮੂਲੇਸ਼ਨ ਦਿਖਾਈ ਨਹੀਂ ਦਿੰਦਾ, ਤਾਂ ਕਲਿੱਕ ਕਰੋ View ➤ ਵੇਵ।
ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
Intel Arria 10 EMIF IP - ਸਿਮੂਲੇਟਿੰਗ ਮੈਮੋਰੀ IP
Intel Arria 10 EMIF IP ਲਈ ਪਿੰਨ ਪਲੇਸਮੈਂਟ
ਇਹ ਵਿਸ਼ਾ ਪਿੰਨ ਪਲੇਸਮੈਂਟ ਲਈ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।
ਵੱਧview
Intel Arria 10 FPGAs ਦੀ ਹੇਠ ਲਿਖੀ ਬਣਤਰ ਹੈ:
- ਹਰੇਕ ਡਿਵਾਈਸ ਵਿੱਚ 2 I/O ਕਾਲਮ ਹੁੰਦੇ ਹਨ।
- ਹਰੇਕ I/O ਕਾਲਮ ਵਿੱਚ 8 I/O ਬੈਂਕ ਹੁੰਦੇ ਹਨ।
- ਹਰੇਕ I/O ਬੈਂਕ ਵਿੱਚ 4 ਲੇਨ ਹਨ।
- ਹਰੇਕ ਲੇਨ ਵਿੱਚ 12 ਆਮ-ਉਦੇਸ਼ I/O (GPIO) ਪਿੰਨ ਹੁੰਦੇ ਹਨ।
ਆਮ ਪਿੰਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼
ਹੇਠਾਂ ਦਿੱਤੇ ਨੁਕਤੇ ਆਮ ਪਿੰਨ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹਨ:
- ਯਕੀਨੀ ਬਣਾਓ ਕਿ ਦਿੱਤੇ ਗਏ ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਲਈ ਪਿੰਨ ਇੱਕ ਸਿੰਗਲ I/O ਕਾਲਮ ਦੇ ਅੰਦਰ ਰਹਿੰਦੇ ਹਨ।
- ਕਈ ਬੈਂਕਾਂ ਨੂੰ ਫੈਲਾਉਣ ਵਾਲੇ ਇੰਟਰਫੇਸ ਨੂੰ ਹੇਠ ਲਿਖੀਆਂ ਜ਼ਰੂਰਤਾਂ ਪੂਰੀਆਂ ਕਰਨੀਆਂ ਚਾਹੀਦੀਆਂ ਹਨ:
- ਬੈਂਕ ਇੱਕ ਦੂਜੇ ਦੇ ਨੇੜੇ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ। ਨਾਲ ਲੱਗਦੇ ਬੈਂਕਾਂ ਬਾਰੇ ਜਾਣਕਾਰੀ ਲਈ, Intel Arria 10 External Memory Interfaces IP ਯੂਜ਼ਰ ਗਾਈਡ ਵੇਖੋ।
- ਲੇਟੈਂਸੀ ਨੂੰ ਘੱਟ ਕਰਨ ਲਈ ਪਤਾ ਅਤੇ ਕਮਾਂਡ ਬੈਂਕ ਨੂੰ ਸੈਂਟਰ ਬੈਂਕ ਵਿੱਚ ਰਹਿਣਾ ਚਾਹੀਦਾ ਹੈ। ਜੇਕਰ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਬੈਂਕਾਂ ਦੀ ਇੱਕ ਬਰਾਬਰ ਸੰਖਿਆ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਤਾਂ ਪਤਾ ਅਤੇ ਕਮਾਂਡ ਬੈਂਕ ਦੋ ਸੈਂਟਰ ਬੈਂਕਾਂ ਵਿੱਚੋਂ ਕਿਸੇ ਇੱਕ ਵਿੱਚ ਰਹਿ ਸਕਦੇ ਹਨ।
- ਅਣਵਰਤੇ ਪਿੰਨਾਂ ਨੂੰ ਆਮ-ਉਦੇਸ਼ I/O ਪਿੰਨਾਂ ਵਜੋਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ।
- ਸਾਰੇ ਪਤੇ ਅਤੇ ਕਮਾਂਡ ਅਤੇ ਸੰਬੰਧਿਤ ਪਿੰਨ ਇੱਕ ਸਿੰਗਲ ਬੈਂਕ ਦੇ ਅੰਦਰ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ।
- ਪਤਾ ਅਤੇ ਕਮਾਂਡ ਅਤੇ ਡੇਟਾ ਪਿੰਨ ਹੇਠ ਲਿਖੀਆਂ ਸ਼ਰਤਾਂ ਅਧੀਨ ਬੈਂਕ ਨੂੰ ਸਾਂਝਾ ਕਰ ਸਕਦੇ ਹਨ:
- ਪਤਾ ਅਤੇ ਕਮਾਂਡ ਅਤੇ ਡੇਟਾ ਪਿੰਨ ਇੱਕ I/O ਲੇਨ ਨੂੰ ਸਾਂਝਾ ਨਹੀਂ ਕਰ ਸਕਦੇ ਹਨ।
- ਪਤੇ ਅਤੇ ਕਮਾਂਡ ਬੈਂਕ ਵਿੱਚ ਸਿਰਫ਼ ਇੱਕ ਅਣਵਰਤੀ I/O ਲੇਨ ਨੂੰ ਡਾਟਾ ਪਿੰਨ ਲਈ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ।
ਸਾਰਣੀ 4. ਆਮ ਪਿੰਨ ਪਾਬੰਦੀਆਂ
| ਸਿਗਨਲ ਦੀ ਕਿਸਮ | ਪਾਬੰਦੀ |
| ਡਾਟਾ ਸਟ੍ਰੋਬ | ਇੱਕ DQ ਸਮੂਹ ਨਾਲ ਸਬੰਧਤ ਸਾਰੇ ਸਿਗਨਲ ਇੱਕੋ I/O ਲੇਨ ਵਿੱਚ ਰਹਿਣੇ ਚਾਹੀਦੇ ਹਨ। |
| ਡਾਟਾ | ਸੰਬੰਧਿਤ DQ ਪਿੰਨਾਂ ਨੂੰ ਉਸੇ I/O ਲੇਨ ਵਿੱਚ ਰਹਿਣਾ ਚਾਹੀਦਾ ਹੈ। ਸਹੀ ਕਾਰਵਾਈ ਲਈ DM/DBI ਪਿੰਨਾਂ ਨੂੰ DQ ਪਿੰਨ ਨਾਲ ਜੋੜਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਉਹਨਾਂ ਪ੍ਰੋਟੋਕੋਲਾਂ ਲਈ ਜੋ ਦੋ-ਦਿਸ਼ਾਵੀ ਡੇਟਾ ਲਾਈਨਾਂ ਦਾ ਸਮਰਥਨ ਨਹੀਂ ਕਰਦੇ, ਰੀਡ ਸਿਗਨਲਾਂ ਨੂੰ ਲਿਖਣ ਦੇ ਸਿਗਨਲਾਂ ਤੋਂ ਵੱਖਰੇ ਤੌਰ 'ਤੇ ਗਰੁੱਪ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। |
| ਪਤਾ ਅਤੇ ਹੁਕਮ | ਪਤਾ ਅਤੇ ਕਮਾਂਡ ਪਿੰਨ I/O ਬੈਂਕ ਦੇ ਅੰਦਰ ਪਹਿਲਾਂ ਤੋਂ ਪਰਿਭਾਸ਼ਿਤ ਸਥਾਨਾਂ ਵਿੱਚ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ। |
ਪਿੰਨ ਅਸਾਈਨਮੈਂਟਸ
ਜੇਕਰ ਤੁਸੀਂ IP ਜਨਰੇਸ਼ਨ ਦੌਰਾਨ ਇੱਕ ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਪ੍ਰੀਸੈਟ ਲਾਗੂ ਕੀਤਾ ਹੈ, ਤਾਂ ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਲਈ ਸਾਰੇ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ ਆਪਣੇ ਆਪ ਤਿਆਰ ਹੋ ਜਾਂਦੇ ਹਨ ਅਤੇ .qsf ਵਿੱਚ ਤਸਦੀਕ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ। file ਜੋ ਕਿ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਨਾਲ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈample.
ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
- Intel Arria 10 EMIF IP DDR3
- DDR10 ਲਈ Intel Arria 4 EMIF IP
- QDRII/II+/Xtreme ਲਈ Intel Arria 10 EMIF IP
- QDR-IV ਲਈ Intel Arria 10 EMIF IP
- RLDRAM 10 ਲਈ Intel Arria 3 EMIF IP
- LPDDR10 ਲਈ Intel Arria 3 EMIF IP
Intel Arria 10 EMIF ਡਿਜ਼ਾਈਨ ਐਕਸ ਨੂੰ ਕੰਪਾਇਲ ਕਰਨਾ ਅਤੇ ਪ੍ਰੋਗਰਾਮ ਕਰਨਾample
ਤੁਹਾਡੇ ਦੁਆਰਾ .qsf ਵਿੱਚ ਜ਼ਰੂਰੀ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ ਕਰਨ ਤੋਂ ਬਾਅਦ file, ਤੁਸੀਂ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਨੂੰ ਕੰਪਾਇਲ ਕਰ ਸਕਦੇ ਹੋampIntel Quartus Prime ਸਾਫਟਵੇਅਰ ਵਿੱਚ le.
- ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਵਾਲੇ Intel Quartus Prime ਫੋਲਡਰ 'ਤੇ ਨੈਵੀਗੇਟ ਕਰੋample ਡਾਇਰੈਕਟਰੀ.
- Intel Quartus Prime ਪ੍ਰੋਜੈਕਟ ਨੂੰ ਖੋਲ੍ਹੋ file, (.qpf)।
- ਸੰਕਲਨ ਸ਼ੁਰੂ ਕਰਨ ਲਈ, ਪ੍ਰੋਸੈਸਿੰਗ ➤ ਸੰਕਲਨ ਸ਼ੁਰੂ ਕਰੋ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਸੰਕਲਨ ਦਾ ਸਫਲ ਸੰਪੂਰਨਤਾ ਇੱਕ .sof ਪੈਦਾ ਕਰਦਾ ਹੈ file, ਜੋ ਡਿਜ਼ਾਈਨ ਨੂੰ ਹਾਰਡਵੇਅਰ 'ਤੇ ਚੱਲਣ ਦੇ ਯੋਗ ਬਣਾਉਂਦਾ ਹੈ।
- ਕੰਪਾਇਲ ਕੀਤੇ ਡਿਜ਼ਾਈਨ ਨਾਲ ਆਪਣੀ ਡਿਵਾਈਸ ਨੂੰ ਪ੍ਰੋਗਰਾਮ ਕਰਨ ਲਈ, ਟੂਲਸ ➤ ਪ੍ਰੋਗਰਾਮਰ 'ਤੇ ਕਲਿੱਕ ਕਰਕੇ ਪ੍ਰੋਗਰਾਮਰ ਨੂੰ ਖੋਲ੍ਹੋ।
- ਪ੍ਰੋਗਰਾਮਰ ਵਿੱਚ, ਸਮਰਥਿਤ ਡਿਵਾਈਸਾਂ ਦਾ ਪਤਾ ਲਗਾਉਣ ਲਈ ਆਟੋ ਡਿਟੈਕਟ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
- Intel Arria 10 ਡਿਵਾਈਸ ਚੁਣੋ ਅਤੇ ਫਿਰ ਬਦਲੋ ਚੁਣੋ File.
- ਤਿਆਰ ਕੀਤੇ ed_synth.sof 'ਤੇ ਨੈਵੀਗੇਟ ਕਰੋ file ਅਤੇ ਓਪਨ ਚੁਣੋ।
- Intel Arria 10 ਡਿਵਾਈਸ ਦੀ ਪ੍ਰੋਗ੍ਰਾਮਿੰਗ ਸ਼ੁਰੂ ਕਰਨ ਲਈ ਸਟਾਰਟ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਜਦੋਂ ਡਿਵਾਈਸ ਸਫਲਤਾਪੂਰਵਕ ਪ੍ਰੋਗਰਾਮ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਵਿੰਡੋ ਦੇ ਉੱਪਰ-ਸੱਜੇ ਪਾਸੇ ਪ੍ਰਗਤੀ ਪੱਟੀ ਨੂੰ 100% (ਸਫਲ) ਦਰਸਾਉਣਾ ਚਾਹੀਦਾ ਹੈ।
Intel Arria 10 EMIF ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਨੂੰ ਡੀਬੱਗ ਕਰਨਾample
EMIF ਡੀਬੱਗ ਟੂਲਕਿੱਟ ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਡਿਜ਼ਾਈਨ ਨੂੰ ਡੀਬੱਗ ਕਰਨ ਵਿੱਚ ਸਹਾਇਤਾ ਲਈ ਉਪਲਬਧ ਹੈ। ਟੂਲਕਿੱਟ ਤੁਹਾਨੂੰ ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣ ਦੇ ਹਾਸ਼ੀਏ ਨੂੰ ਪ੍ਰਦਰਸ਼ਿਤ ਕਰਨ ਅਤੇ ਅੱਖਾਂ ਦੇ ਚਿੱਤਰ ਤਿਆਰ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦੀ ਹੈ। ਤੁਹਾਡੇ ਦੁਆਰਾ Intel Arria 10 ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਨੂੰ ਪ੍ਰੋਗਰਾਮ ਕਰਨ ਤੋਂ ਬਾਅਦ, ਤੁਸੀਂ EMIF ਡੀਬੱਗ ਟੂਲਕਿੱਟ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਇਸਦੀ ਕਾਰਵਾਈ ਦੀ ਪੁਸ਼ਟੀ ਕਰ ਸਕਦੇ ਹੋ।
- EMIF ਡੀਬੱਗ ਟੂਲਕਿੱਟ ਨੂੰ ਲਾਂਚ ਕਰਨ ਲਈ, ਟੂਲਸ ➤ ਸਿਸਟਮ ਡੀਬੱਗਿੰਗ ਟੂਲਸ ➤ ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਟੂਲਕਿੱਟ 'ਤੇ ਜਾਓ।
- ਕਨੈਕਸ਼ਨ ਸ਼ੁਰੂ ਕਰੋ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
- ਪ੍ਰੋਜੈਕਟ ਨੂੰ ਡਿਵਾਈਸ ਨਾਲ ਲਿੰਕ ਕਰੋ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਇੱਕ ਵਿੰਡੋ ਦਿਖਾਈ ਦਿੰਦੀ ਹੈ; ਪੁਸ਼ਟੀ ਕਰੋ ਕਿ ਸਹੀ ਡਿਵਾਈਸ ਚੁਣੀ ਗਈ ਹੈ ਅਤੇ ਸਹੀ .sof file ਚੁਣਿਆ ਜਾਂਦਾ ਹੈ।
- ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਕਨੈਕਸ਼ਨ ਬਣਾਓ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। OK 'ਤੇ ਕਲਿੱਕ ਕਰਕੇ ਡਿਫੌਲਟ ਸੈਟਿੰਗਾਂ ਨੂੰ ਸਵੀਕਾਰ ਕਰੋ।
- Intel Arria 10 ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਨੂੰ ਹੁਣ EMIF ਡੀਬੱਗ ਟੂਲਕਿੱਟ ਨਾਲ ਕੰਮ ਕਰਨ ਲਈ ਸੈੱਟਅੱਪ ਕੀਤਾ ਗਿਆ ਹੈ, ਅਤੇ ਤੁਸੀਂ ਸੰਬੰਧਿਤ ਵਿਕਲਪ 'ਤੇ ਡਬਲ-ਕਲਿੱਕ ਕਰਕੇ ਹੇਠਾਂ ਦਿੱਤੀਆਂ ਰਿਪੋਰਟਾਂ ਵਿੱਚੋਂ ਕੋਈ ਵੀ ਤਿਆਰ ਕਰ ਸਕਦੇ ਹੋ:
- ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਮੁੜ ਚਲਾਓ। ਹਰੇਕ DQ/DQS ਪਿੰਨ ਲਈ ਹਾਸ਼ੀਏ ਦੇ ਨਾਲ ਪ੍ਰਤੀ DQ/DQS ਸਮੂਹ ਲਈ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਸਥਿਤੀ ਦਾ ਸਾਰ ਦਿੰਦੀ ਇੱਕ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਰਿਪੋਰਟ ਤਿਆਰ ਕਰਦੀ ਹੈ।
- ਡਰਾਈਵਰ ਮਾਰਜਿਨਿੰਗ। ਪ੍ਰਤੀ I/O ਪਿੰਨ 'ਤੇ ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣ ਦੇ ਹਾਸ਼ੀਏ ਨੂੰ ਸੰਖੇਪ ਕਰਨ ਵਾਲੀ ਰਿਪੋਰਟ ਤਿਆਰ ਕਰਦਾ ਹੈ। ਇਹ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਮਾਰਜਿਨਿੰਗ ਤੋਂ ਵੱਖਰਾ ਹੈ ਕਿਉਂਕਿ ਡਰਾਈਵਰ ਮਾਰਜਿਨਿੰਗ ਨੂੰ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਦੌਰਾਨ ਦੀ ਬਜਾਏ ਉਪਭੋਗਤਾ ਮੋਡ ਟ੍ਰੈਫਿਕ ਦੌਰਾਨ ਕੈਪਚਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ
- ਅੱਖਾਂ ਦਾ ਚਿੱਤਰ ਤਿਆਰ ਕਰੋ। ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਡੇਟਾ ਪੈਟਰਨਾਂ ਦੇ ਆਧਾਰ 'ਤੇ ਹਰੇਕ DQ ਪਿੰਨ ਲਈ ਅੱਖਾਂ ਦੇ ਚਿੱਤਰਾਂ ਨੂੰ ਪੜ੍ਹਨਾ ਅਤੇ ਲਿਖਣਾ ਤਿਆਰ ਕਰਦਾ ਹੈ।
- ਸਮਾਪਤੀ ਨੂੰ ਕੈਲੀਬਰੇਟ ਕਰੋ। ਵੱਖ-ਵੱਖ ਸਮਾਪਤੀ ਮੁੱਲਾਂ ਨੂੰ ਸਵੀਪ ਕਰਦਾ ਹੈ ਅਤੇ ਉਹਨਾਂ ਮਾਰਜਿਨਾਂ ਦੀ ਰਿਪੋਰਟ ਕਰਦਾ ਹੈ ਜੋ ਹਰੇਕ ਸਮਾਪਤੀ ਮੁੱਲ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਲਈ ਅਨੁਕੂਲ ਸਮਾਪਤੀ ਦੀ ਚੋਣ ਕਰਨ ਲਈ ਇਸ ਵਿਸ਼ੇਸ਼ਤਾ ਦੀ ਵਰਤੋਂ ਕਰੋ।
ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਲਈ ਵਰਣਨ Intel Arria 10 FPGA IP
ਜਦੋਂ ਤੁਸੀਂ ਆਪਣਾ EMIF IP ਪੈਰਾਮੀਟਰਾਈਜ਼ ਅਤੇ ਤਿਆਰ ਕਰਦੇ ਹੋ, ਤਾਂ ਤੁਸੀਂ ਇਹ ਨਿਸ਼ਚਿਤ ਕਰ ਸਕਦੇ ਹੋ ਕਿ ਸਿਸਟਮ ਸਿਮੂਲੇਸ਼ਨ ਅਤੇ ਸੰਸਲੇਸ਼ਣ ਲਈ ਡਾਇਰੈਕਟਰੀਆਂ ਬਣਾਉਂਦਾ ਹੈ। file ਸੈੱਟ ਕਰਦਾ ਹੈ, ਅਤੇ ਤਿਆਰ ਕਰਦਾ ਹੈ file ਆਪਣੇ ਆਪ ਸੈੱਟ ਕਰਦਾ ਹੈ। ਜੇਕਰ ਤੁਸੀਂ ਸਾਬਕਾ ਦੇ ਅਧੀਨ ਸਿਮੂਲੇਸ਼ਨ ਜਾਂ ਸਿੰਥੇਸਿਸ ਦੀ ਚੋਣ ਕਰਦੇ ਹੋampਲੇ ਡਿਜ਼ਾਇਨ Fileਸਾਬਕਾ 'ਤੇ ਐੱਸample ਡਿਜ਼ਾਈਨ ਟੈਬ, ਸਿਸਟਮ ਇੱਕ ਸੰਪੂਰਨ ਸਿਮੂਲੇਸ਼ਨ ਬਣਾਉਂਦਾ ਹੈ file ਸੈੱਟ ਜਾਂ ਸੰਪੂਰਨ ਸੰਸਲੇਸ਼ਣ file ਤੁਹਾਡੀ ਚੋਣ ਦੇ ਅਨੁਸਾਰ ਸੈੱਟ ਕਰੋ।
ਸੰਸਲੇਸ਼ਣ ਸਾਬਕਾampਲੇ ਡਿਜ਼ਾਇਨ
ਸੰਸਲੇਸ਼ਣ ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ ਦਰਸਾਏ ਮੁੱਖ ਬਲਾਕ ਸ਼ਾਮਲ ਹਨ।
- ਇੱਕ ਟ੍ਰੈਫਿਕ ਜਨਰੇਟਰ, ਜੋ ਕਿ ਇੱਕ ਸੰਸਲੇਸ਼ਣਯੋਗ Avalon®-MM ਸਾਬਕਾ ਹੈample ਡ੍ਰਾਈਵਰ ਜੋ ਪਤਿਆਂ ਦੀ ਪੈਰਾਮੀਟਰਾਈਜ਼ਡ ਸੰਖਿਆ 'ਤੇ ਰੀਡ ਅਤੇ ਰਾਈਟ ਦੇ ਇੱਕ ਸੂਡੋ-ਰੈਂਡਮ ਪੈਟਰਨ ਨੂੰ ਲਾਗੂ ਕਰਦਾ ਹੈ। ਟ੍ਰੈਫਿਕ ਜਨਰੇਟਰ ਮੈਮੋਰੀ ਤੋਂ ਪੜ੍ਹੇ ਗਏ ਡੇਟਾ ਦੀ ਨਿਗਰਾਨੀ ਵੀ ਕਰਦਾ ਹੈ ਤਾਂ ਜੋ ਇਹ ਯਕੀਨੀ ਬਣਾਇਆ ਜਾ ਸਕੇ ਕਿ ਇਹ ਲਿਖਤੀ ਡੇਟਾ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ ਅਤੇ ਨਹੀਂ ਤਾਂ ਅਸਫਲਤਾ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ।
- ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਦੀ ਇੱਕ ਉਦਾਹਰਣ, ਜਿਸ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ:
- ਇੱਕ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਜੋ Avalon-MM ਇੰਟਰਫੇਸ ਅਤੇ AFI ਇੰਟਰਫੇਸ ਵਿਚਕਾਰ ਸੰਚਾਲਨ ਕਰਦਾ ਹੈ।
- PHY, ਜੋ ਕਿ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਅਤੇ ਬਾਹਰੀ ਮੈਮੋਰੀ ਡਿਵਾਈਸਾਂ ਦੇ ਵਿਚਕਾਰ ਇੱਕ ਇੰਟਰਫੇਸ ਦੇ ਤੌਰ ਤੇ ਕੰਮ ਕਰਦਾ ਹੈ ਤਾਂ ਜੋ ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣ ਦੀਆਂ ਕਾਰਵਾਈਆਂ ਨੂੰ ਪੂਰਾ ਕੀਤਾ ਜਾ ਸਕੇ।
ਚਿੱਤਰ 5. ਸੰਸਲੇਸ਼ਣ ਸਾਬਕਾampਲੇ ਡਿਜ਼ਾਇਨ
ਜੇਕਰ ਤੁਸੀਂ ਪਿੰਗ ਪੋਂਗ PHY ਵਿਸ਼ੇਸ਼ਤਾ ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ, ਤਾਂ ਸੰਸਲੇਸ਼ਣ ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਦੋ ਟ੍ਰੈਫਿਕ ਜਨਰੇਟਰ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ ਜੋ ਦੋ ਸੁਤੰਤਰ ਮੈਮੋਰੀ ਡਿਵਾਈਸਾਂ ਨੂੰ ਦੋ ਸੁਤੰਤਰ ਕੰਟਰੋਲਰਾਂ ਅਤੇ ਇੱਕ ਆਮ PHY ਦੁਆਰਾ ਕਮਾਂਡ ਜਾਰੀ ਕਰਦੇ ਹਨ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
ਚਿੱਤਰ 6. ਸੰਸਲੇਸ਼ਣ ਸਾਬਕਾampਪਿੰਗ ਪੋਂਗ PHY ਲਈ ਡਿਜ਼ਾਈਨ
ਜੇਕਰ ਤੁਸੀਂ RLDRAM 3 ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ, ਤਾਂ ਸੰਸਲੇਸ਼ਣ ਵਿੱਚ ਟ੍ਰੈਫਿਕ ਜਨਰੇਟਰ ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ AFI ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ PHY ਨਾਲ ਸਿੱਧਾ ਸੰਚਾਰ ਕਰਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
ਚਿੱਤਰ 7. ਸੰਸਲੇਸ਼ਣ ਸਾਬਕਾampRLDRAM 3 ਇੰਟਰਫੇਸ ਲਈ ਡਿਜ਼ਾਈਨ
ਨੋਟ: ਜੇਕਰ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ PLL ਸ਼ੇਅਰਿੰਗ ਮੋਡ, DLL ਸ਼ੇਅਰਿੰਗ ਮੋਡ, ਜਾਂ OCT ਸ਼ੇਅਰਿੰਗ ਮੋਡ ਪੈਰਾਮੀਟਰ ਨੋ ਸ਼ੇਅਰਿੰਗ ਤੋਂ ਇਲਾਵਾ ਕਿਸੇ ਹੋਰ ਮੁੱਲ 'ਤੇ ਸੈੱਟ ਕੀਤੇ ਗਏ ਹਨ, ਤਾਂ ਸੰਸਲੇਸ਼ਣ ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਦੋ ਟ੍ਰੈਫਿਕ ਜਨਰੇਟਰ/ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਉਦਾਹਰਨ ਸ਼ਾਮਲ ਹੋਣਗੇ। ਦੋ ਟ੍ਰੈਫਿਕ ਜਨਰੇਟਰ/ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਉਦਾਹਰਨਾਂ ਸਿਰਫ ਸਾਂਝੇ ਕੀਤੇ PLL/DLL/OCT ਕਨੈਕਸ਼ਨਾਂ ਦੁਆਰਾ ਸੰਬੰਧਿਤ ਹਨ ਜਿਵੇਂ ਕਿ ਪੈਰਾਮੀਟਰ ਸੈਟਿੰਗਾਂ ਦੁਆਰਾ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਗਿਆ ਹੈ। ਟ੍ਰੈਫਿਕ ਜਨਰੇਟਰ/ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਉਦਾਹਰਨਾਂ ਦਰਸਾਉਂਦੀਆਂ ਹਨ ਕਿ ਤੁਸੀਂ ਆਪਣੇ ਖੁਦ ਦੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਅਜਿਹੇ ਕਨੈਕਸ਼ਨ ਕਿਵੇਂ ਬਣਾ ਸਕਦੇ ਹੋ।
ਨੋਟ: ਥਰਡ-ਪਾਰਟੀ ਸਿੰਥੇਸਿਸ ਪ੍ਰਵਾਹ ਜਿਵੇਂ ਕਿ Intel Quartus Prime Standard Edition ਯੂਜ਼ਰ ਗਾਈਡ ਵਿੱਚ ਦੱਸਿਆ ਗਿਆ ਹੈ: ਥਰਡ-ਪਾਰਟੀ ਸਿੰਥੇਸਿਸ EMIF IP ਲਈ ਇੱਕ ਸਮਰਥਿਤ ਪ੍ਰਵਾਹ ਨਹੀਂ ਹੈ।
ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
ਸਿੰਥੇਸਾਈਜ਼ ਕਰਨ ਯੋਗ EMIF ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਨਾ Exampਪੰਨਾ 7 ਤੇ
ਸਿਮੂਲੇਸ਼ਨ ਸਾਬਕਾampਲੇ ਡਿਜ਼ਾਇਨ
ਸਿਮੂਲੇਸ਼ਨ ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ ਦਰਸਾਏ ਮੁੱਖ ਬਲਾਕ ਸ਼ਾਮਲ ਹਨ।
- ਸੰਸਲੇਸ਼ਣ ਦੀ ਇੱਕ ਉਦਾਹਰਣ ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ. ਜਿਵੇਂ ਕਿ ਪਿਛਲੇ ਭਾਗ ਵਿੱਚ ਦੱਸਿਆ ਗਿਆ ਹੈ, ਸੰਸਲੇਸ਼ਣ ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਇੱਕ ਟ੍ਰੈਫਿਕ ਜਨਰੇਟਰ ਅਤੇ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਦੀ ਇੱਕ ਉਦਾਹਰਣ ਸ਼ਾਮਲ ਹੈ। ਇਹ ਬਲਾਕ ਐਬਸਟਰੈਕਟ ਸਿਮੂਲੇਸ਼ਨ ਮਾਡਲਾਂ ਲਈ ਡਿਫੌਲਟ ਹਨ ਜਿੱਥੇ ਤੇਜ਼ ਸਿਮੂਲੇਸ਼ਨ ਲਈ ਉਚਿਤ ਹੈ।
- ਇੱਕ ਮੈਮੋਰੀ ਮਾਡਲ, ਜੋ ਇੱਕ ਆਮ ਮਾਡਲ ਵਜੋਂ ਕੰਮ ਕਰਦਾ ਹੈ ਜੋ ਮੈਮੋਰੀ ਪ੍ਰੋਟੋਕੋਲ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਪਾਲਣਾ ਕਰਦਾ ਹੈ। ਅਕਸਰ, ਮੈਮੋਰੀ ਵਿਕਰੇਤਾ ਉਹਨਾਂ ਦੇ ਖਾਸ ਮੈਮੋਰੀ ਭਾਗਾਂ ਲਈ ਸਿਮੂਲੇਸ਼ਨ ਮਾਡਲ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹਨ ਜੋ ਤੁਸੀਂ ਉਹਨਾਂ ਤੋਂ ਡਾਊਨਲੋਡ ਕਰ ਸਕਦੇ ਹੋ webਸਾਈਟਾਂ।
- ਇੱਕ ਸਥਿਤੀ ਜਾਂਚਕਰਤਾ, ਜੋ ਇੱਕ ਸਮੁੱਚੀ ਪਾਸ ਜਾਂ ਅਸਫਲ ਸਥਿਤੀ ਨੂੰ ਸੰਕੇਤ ਕਰਨ ਲਈ, ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ IP ਅਤੇ ਟ੍ਰੈਫਿਕ ਜਨਰੇਟਰ ਤੋਂ ਸਥਿਤੀ ਸਿਗਨਲਾਂ ਦੀ ਨਿਗਰਾਨੀ ਕਰਦਾ ਹੈ।
ਚਿੱਤਰ 8. ਸਿਮੂਲੇਸ਼ਨ ਐਕਸampਲੇ ਡਿਜ਼ਾਇਨ
ਜੇ ਤੁਸੀਂ ਪਿੰਗ ਪੋਂਗ PHY ਵਿਸ਼ੇਸ਼ਤਾ ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ, ਤਾਂ ਸਿਮੂਲੇਸ਼ਨ ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਦੋ ਟ੍ਰੈਫਿਕ ਜਨਰੇਟਰ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ ਜੋ ਦੋ ਸੁਤੰਤਰ ਮੈਮੋਰੀ ਡਿਵਾਈਸਾਂ ਨੂੰ ਦੋ ਸੁਤੰਤਰ ਕੰਟਰੋਲਰਾਂ ਅਤੇ ਇੱਕ ਆਮ PHY ਦੁਆਰਾ ਕਮਾਂਡ ਜਾਰੀ ਕਰਦੇ ਹਨ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
ਚਿੱਤਰ 9. ਸਿਮੂਲੇਸ਼ਨ ਐਕਸampਪਿੰਗ ਪੋਂਗ PHY ਲਈ ਡਿਜ਼ਾਈਨ
ਜੇਕਰ ਤੁਸੀਂ RLDRAM 3 ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ, ਤਾਂ ਸਿਮੂਲੇਸ਼ਨ ਵਿੱਚ ਟ੍ਰੈਫਿਕ ਜਨਰੇਟਰ ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ AFI ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ PHY ਨਾਲ ਸਿੱਧਾ ਸੰਚਾਰ ਕਰਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
ਚਿੱਤਰ 10. ਸਿਮੂਲੇਸ਼ਨ ਐਕਸampRLDRAM 3 ਇੰਟਰਫੇਸ ਲਈ ਡਿਜ਼ਾਈਨ
ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
EMIF ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਨਾ Exampਪੰਨਾ 10 'ਤੇ ਸਿਮੂਲੇਸ਼ਨ ਲਈ le
Example ਡਿਜ਼ਾਈਨ ਇੰਟਰਫੇਸ ਟੈਬ
ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਵਿੱਚ ਇੱਕ ਸਾਬਕਾ ਸ਼ਾਮਲ ਹੈample ਡਿਜ਼ਾਈਨ ਟੈਬ ਜੋ ਤੁਹਾਨੂੰ ਆਪਣੇ ਸਾਬਕਾ ਨੂੰ ਪੈਰਾਮੀਟਰਾਈਜ਼ ਕਰਨ ਅਤੇ ਤਿਆਰ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦਾ ਹੈample designs.l
ਚਿੱਤਰ 11. ਸਾਬਕਾampਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਪੈਰਾਮੀਟਰ ਐਡੀਟਰ ਵਿੱਚ ਡਿਜ਼ਾਈਨ ਟੈਬ
ਉਪਲਬਧ ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ ਸੈਕਸ਼ਨ
ਡਿਜ਼ਾਇਨ ਦੀ ਚੋਣ ਕਰੋ ਪੁੱਲਡਾਉਨ ਤੁਹਾਨੂੰ ਲੋੜੀਂਦਾ ਸਾਬਕਾ ਚੁਣਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈample ਡਿਜ਼ਾਈਨ. ਵਰਤਮਾਨ ਵਿੱਚ, EMIF ਸਾਬਕਾample ਡਿਜ਼ਾਈਨ ਹੀ ਉਪਲਬਧ ਵਿਕਲਪ ਹੈ, ਅਤੇ ਮੂਲ ਰੂਪ ਵਿੱਚ ਚੁਣਿਆ ਜਾਂਦਾ ਹੈ।
ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ Intel Arria 10 FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਦਸਤਾਵੇਜ਼ ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ
| ਦਸਤਾਵੇਜ਼ ਸੰਸਕਰਣ | Intel Quartus Prime ਸੰਸਕਰਣ | ਤਬਦੀਲੀਆਂ |
| 2021.03.29 | 21.1 | • ਵਿੱਚ Example ਡਿਜ਼ਾਈਨ ਤੇਜ਼ ਸ਼ੁਰੂਆਤ ਅਧਿਆਇ, NCSim* ਸਿਮੂਲੇਟਰ ਦੇ ਹਵਾਲੇ ਹਟਾਏ ਗਏ ਹਨ। |
| 2018.09.24 | 18.1 | • ਵਿੱਚ ਅਪਡੇਟ ਕੀਤੇ ਅੰਕੜੇ ਸਿੰਥੇਸਾਈਜ਼ ਕਰਨ ਯੋਗ EMIF ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਨਾ Example ਅਤੇ EMIF ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਨਾ Exampਸਿਮੂਲੇਸ਼ਨ ਲਈ le ਵਿਸ਼ੇ |
| 2018.05.07 | 18.0 | • ਤੋਂ ਦਸਤਾਵੇਜ਼ ਦਾ ਸਿਰਲੇਖ ਬਦਲਿਆ ਗਿਆ Intel Arria 10 ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ ਨੂੰ ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ Intel Arria 10 FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ.
• ਵਿੱਚ ਬੁਲੇਟ ਪੁਆਇੰਟ ਠੀਕ ਕੀਤੇ ਗਏ ਹਨ ਵੱਧview ਦੇ ਭਾਗ Intel Arria 10 EMIF IP ਲਈ ਪਿੰਨ ਪਲੇਸਮੈਂਟ ਵਿਸ਼ਾ |
| ਮਿਤੀ | ਸੰਸਕਰਣ | ਤਬਦੀਲੀਆਂ |
| ਨਵੰਬਰ
2017 |
2017.11.06 | ਸ਼ੁਰੂਆਤੀ ਰੀਲੀਜ਼। |
ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਦੀ ਵਾਰੰਟੀ Intel ਦੀ ਸਟੈਂਡਰਡ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਅਨੁਸਾਰ ਕਰਦਾ ਹੈ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਐਪਲੀਕੇਸ਼ਨ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ ਕਿ ਉਹ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ।
- ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ
 |
intel UG-20118 ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ Arria 10 FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample [pdf] ਯੂਜ਼ਰ ਗਾਈਡ UG-20118 ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ Arria 10 FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample, UG-20118, ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ Arria 10 FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample, ਇੰਟਰਫੇਸ ਅਰਰੀਆ 10 FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample, 10 FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample |
