intel UG-20118 External Memory Interfaces Arria 10 FPGA IP Design Example

ການອອກແບບ Example ຄູ່ມືເລີ່ມຕົ້ນດ່ວນສຳລັບສ່ວນຕິດຕໍ່ຄວາມຈຳພາຍນອກ Intel® Arria® 10 FPGA IP

ການໂຕ້ຕອບໃຫມ່ແລະການອອກແບບອັດຕະໂນມັດຫຼາຍ example flow ສາມາດໃຊ້ໄດ້ສໍາລັບ Intel® Arria® 10 ການໂຕ້ຕອບຫນ່ວຍຄວາມຈໍາພາຍນອກ.
Example ແຖບການອອກແບບໃນຕົວແກ້ໄຂພາລາມິເຕີຊ່ວຍໃຫ້ທ່ານສາມາດກໍານົດການສ້າງການສັງເຄາະແລະການຈໍາລອງ file ກໍານົດທີ່ທ່ານສາມາດນໍາໃຊ້ເພື່ອກວດສອບ IP EMIF ຂອງທ່ານ.
ທ່ານສາມາດສ້າງ example ອອກແບບໂດຍສະເພາະສໍາລັບຊຸດການພັດທະນາ Intel FPGA, ຫຼືສໍາລັບ IP EMIF ໃດໆທີ່ທ່ານສ້າງ.

ຮູບທີ 1. ການອອກແບບທົ່ວໄປ Example Workflows

ການອອກແບບ Example

ຮູບທີ 2. ການສ້າງ EMIF Exampອອກແບບດ້ວຍຊຸດພັດທະນາ Intel Arria 10

ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນຕາມການຮັບປະກັນມາດຕະຖານຂອງ Intel ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ໄດ້ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ.

• ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.

ການສ້າງໂຄງການ EMIF

ສໍາລັບຊອບແວ Intel Quartus® Prime ເວີຊັ່ນ 17.1 ແລະຕໍ່ມາ, ທ່ານຕ້ອງສ້າງໂຄງການ Intel Quartus Prime ກ່ອນທີ່ຈະສ້າງ EMIF IP ແລະອອກແບບ exampເລ.

1. ເປີດໃຊ້ຊອບແວ Intel Quartus Prime ແລະເລືອກ File ➤ ຕົວຊ່ວຍສ້າງໂຄງການໃໝ່. ກົດຕໍ່ໄປ.
2. ລະບຸໄດເລກະທໍລີ ແລະຊື່ສໍາລັບໂຄງການທີ່ທ່ານຕ້ອງການສ້າງ. ກົດຕໍ່ໄປ.
3. ກວດສອບວ່າໂຄງການຫວ່າງເປົ່າຖືກເລືອກ. ກົດຕໍ່ໄປສອງເທື່ອ.
4. ພາຍໃຕ້ຕົວກອງຊື່, ພິມຕົວເລກສ່ວນອຸປະກອນ.
5. ພາຍໃຕ້ອຸປະກອນທີ່ມີຢູ່, ເລືອກອຸປະກອນທີ່ເຫມາະສົມ.
6. ກົດ Finish.

ກຳລັງສ້າງ ແລະກຳນົດຄ່າ EMIF IP

ຂັ້ນຕອນຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນວິທີການສ້າງ ແລະຕັ້ງຄ່າ EMIF IP. ຂັ້ນຕອນແມ່ນຄ້າຍຄືກັນໂດຍບໍ່ຄໍານຶງເຖິງໂປໂຕຄອນຫນ່ວຍຄວາມຈໍາທີ່ທ່ານກໍາລັງຕັ້ງເປົ້າຫມາຍ.

1. ຢູ່ໃນປ່ອງຢ້ຽມ IP Catalog, ເລືອກ Intel Arria 10 External Memory Interfaces. (ຖ້າໜ້າຕ່າງ IP Catalog ບໍ່ເຫັນ, ເລືອກ View ➤ Utility Windows ➤ IP Catalog.)
2. ໃນຕົວແກ້ໄຂພາລາມິເຕີ IP, ໃຫ້ຊື່ນິຕິບຸກຄົນສໍາລັບ EMIF IP (ຊື່ທີ່ທ່ານໃຫ້ຢູ່ທີ່ນີ້ກາຍເປັນຊື່. file ຊື່ສໍາລັບ IP) ແລະລະບຸໄດເລກະທໍລີ. ກົດ ສ້າງ.
3. ຕົວແກ້ໄຂພາລາມິເຕີມີຫຼາຍແຖບທີ່ທ່ານຕ້ອງຕັ້ງຄ່າພາລາມິເຕີເພື່ອສະທ້ອນເຖິງການປະຕິບັດ EMIF ຂອງທ່ານ:

Intel Arria 10 EMIF Parameter Editor Guidelines

ຕາຕະລາງ 1. EMIF Parameter Editor Guidelines

ແຖບຕົວແກ້ໄຂພາລາມິເຕີ	ຂໍ້ແນະນຳ
ທົ່ວໄປ	ໃຫ້ແນ່ໃຈວ່າຕົວກໍານົດການຕໍ່ໄປນີ້ຖືກໃສ່ຢ່າງຖືກຕ້ອງ: • ລະດັບຄວາມໄວຂອງອຸປະກອນ. • ຄວາມຖີ່ໂມງໜ່ວຍຄວາມຈຳ. • ຄວາມຖີ່ໂມງອ້າງອີງ PLL.
ຄວາມຊົງຈໍາ	• ອ້າງອີງໃສ່ແຜ່ນຂໍ້ມູນສຳລັບອຸປະກອນຄວາມຈຳຂອງເຈົ້າເພື່ອໃສ່ພາລາມິເຕີໃສ່ ຄວາມຊົງຈໍາ ແຖບ. • ທ່ານຄວນໃສ່ສະຖານທີ່ສະເພາະສໍາລັບ ALERT# pin. (ນຳໃຊ້ກັບໂປຣໂຕຄໍຄວາມຈຳ DDR4 ເທົ່ານັ້ນ.)
ເມັມ I/O	• ສໍາລັບການສືບສວນໂຄງການເບື້ອງຕົ້ນ, ທ່ານອາດຈະໃຊ້ການຕັ້ງຄ່າເລີ່ມຕົ້ນໃນ Mem I/O ແຖບ. • ສໍາລັບການກວດສອບການອອກແບບຂັ້ນສູງ, ທ່ານຄວນປະຕິບັດການຈໍາລອງກະດານເພື່ອໃຫ້ໄດ້ການຕັ້ງຄ່າການຢຸດເຊົາທີ່ດີທີ່ສຸດ.
FPGA I/O	• ສໍາລັບການສືບສວນໂຄງການເບື້ອງຕົ້ນ, ທ່ານອາດຈະໃຊ້ການຕັ້ງຄ່າເລີ່ມຕົ້ນໃນ FPGA I/O ແຖບ. • ສໍາລັບການກວດສອບການອອກແບບຂັ້ນສູງ, ທ່ານຄວນປະຕິບັດການຈໍາລອງກະດານກັບຕົວແບບ IBIS ທີ່ກ່ຽວຂ້ອງເພື່ອເລືອກມາດຕະຖານ I/O ທີ່ເຫມາະສົມ.
Mem Timing	• ສໍາລັບການສືບສວນໂຄງການເບື້ອງຕົ້ນ, ທ່ານອາດຈະໃຊ້ການຕັ້ງຄ່າເລີ່ມຕົ້ນໃນ Mem Timing ແຖບ. • ສໍາລັບການກວດສອບການອອກແບບຂັ້ນສູງ, ທ່ານຄວນໃສ່ພາລາມິເຕີຕາມແຜ່ນຂໍ້ມູນຂອງອຸປະກອນຄວາມຈໍາຂອງທ່ານ.
ກະດານ	• ສໍາລັບການສືບສວນໂຄງການເບື້ອງຕົ້ນ, ທ່ານອາດຈະໃຊ້ການຕັ້ງຄ່າເລີ່ມຕົ້ນໃນ ກະດານ ແຖບ. • ສໍາລັບການກວດສອບການອອກແບບຂັ້ນສູງ ແລະການປິດເວລາທີ່ຖືກຕ້ອງ, ທ່ານຄວນປະຕິບັດການຈໍາລອງກະດານເພື່ອໃຫ້ໄດ້ຂໍ້ມູນ intersymbol intersymbol (ISI)/ crosstalk ແລະ board ແລະ package skew ທີ່ຖືກຕ້ອງ, ແລະໃສ່ມັນໃສ່ໃນ ກະດານ ແຖບ.
ຜູ້ຄວບຄຸມ	ກໍານົດຕົວກໍານົດການຄວບຄຸມຕາມການຕັ້ງຄ່າທີ່ຕ້ອງການແລະພຶດຕິກໍາສໍາລັບຕົວຄວບຄຸມຄວາມຈໍາຂອງທ່ານ.
ການວິນິດໄສ	ທ່ານສາມາດນໍາໃຊ້ຕົວກໍານົດການກ່ຽວກັບ ການວິນິດໄສ ແຖບເພື່ອຊ່ວຍເຫຼືອໃນການທົດສອບແລະ debugging ການໂຕ້ຕອບຫນ່ວຍຄວາມຈໍາຂອງທ່ານ.
Example ການອອກແບບ	ໄດ້ Example ການອອກແບບ ແຖບຊ່ວຍໃຫ້ທ່ານສ້າງການອອກແບບ examples ສໍາລັບການສັງເຄາະແລະສໍາລັບການຈໍາລອງ. ການອອກແບບທີ່ສ້າງຂຶ້ນ example ແມ່ນລະບົບ EMIF ທີ່ສົມບູນປະກອບດ້ວຍ EMIF IP ແລະໄດເວີທີ່ສ້າງການຈະລາຈອນແບບສຸ່ມເພື່ອກວດສອບສ່ວນຕິດຕໍ່ຂອງຫນ່ວຍຄວາມຈໍາ.

ສໍາລັບຂໍ້ມູນລະອຽດກ່ຽວກັບພາລາມິເຕີແຕ່ລະອັນ, ເບິ່ງບົດທີ່ເຫມາະສົມສໍາລັບໂປໂຕຄອນຫນ່ວຍຄວາມຈໍາຂອງທ່ານໃນຄູ່ມືຜູ້ໃຊ້ Intel Arria 10 External Memory Interfaces IP.

ການສ້າງ EMIF Design Example

ສໍາລັບຊຸດພັດທະນາ Intel Arria 10, ມີ presets ທີ່ກໍານົດຄ່າ EMIF IP ໂດຍອັດຕະໂນມັດແລະສ້າງ pinouts ສໍາລັບກະດານສະເພາະ.

1. ກວດ​ສອບ​ວ່າ​ປ່ອງ​ຢ້ຽມ Presets ແມ່ນ​ສັງ​ເກດ​ເຫັນ​. ຖ້າຫນ້າຕ່າງ Presets ບໍ່ເຫັນ, ສະແດງມັນໂດຍການເລືອກ View ➤ ຕັ້ງຄ່າໄວ້ລ່ວງໜ້າ.
2. ຢູ່ໃນປ່ອງຢ້ຽມ Presets, ເລືອກຊຸດການພັດທະນາທີ່ເຫມາະສົມແລະຄລິກສະຫມັກ.
3. ຕັ້ງຄ່າ EMIF IP ແລະຄລິກ Generate Example ອອກ​ແບບ​ໃນ​ແຈ​ເທິງ​ຂວາ​ຂອງ​ປ່ອງ​ຢ້ຽມ​.
4. ລະບຸໄດເລກະທໍລີສໍາລັບການອອກແບບ EMIF example ແລະກົດ OK. ການຜະລິດທີ່ປະສົບຜົນສໍາເລັດຂອງການອອກແບບ EMIF example ສ້າງດັ່ງຕໍ່ໄປນີ້ files ພາຍໃຕ້ໄດເລກະທໍລີ Wii.

ຮູບທີ 3. Generated Synthesizable Design Example File ໂຄງສ້າງ

ໝາຍເຫດ: ຖ້າທ່ານບໍ່ເລືອກກ່ອງໝາຍການຈຳລອງ ຫຼື ການສັງເຄາະ, ໄດເລກະທໍລີປາຍທາງຈະມີການອອກແບບແພລະຕະຟອມ files, ເຊິ່ງບໍ່ສາມາດລວບລວມໄດ້ໂດຍຊອບແວ Intel Quartus Prime ໂດຍກົງ, ແຕ່ສາມາດເປັນ viewed ຫຼືດັດແກ້ພາຍໃຕ້ Platform Designer. ໃນສະຖານະການນີ້, ທ່ານສາມາດດໍາເນີນການຄໍາສັ່ງຕໍ່ໄປນີ້ເພື່ອສ້າງການສັງເຄາະແລະການຈໍາລອງ file ຊຸດ.

• ເພື່ອສ້າງໂຄງການທີ່ສາມາດລວບລວມໄດ້, ທ່ານຕ້ອງແລ່ນສະຄິບ quartus_sh -t make_qii_design.tcl ໃນໄດເລກະທໍລີປາຍທາງ.
• ເພື່ອສ້າງໂຄງການຈໍາລອງ, ທ່ານຕ້ອງແລ່ນສະຄິບ quartus_sh -t make_sim_design.tcl ໃນໄດເລກະທໍລີປາຍທາງ.
• ແຖບ Select board pulldown ໃນພາກນີ້ໃຊ້ການມອບຫມາຍ pin kit ການພັດທະນາທີ່ເຫມາະສົມກັບ example ການອອກແບບ.
• ການຕັ້ງຄ່ານີ້ສາມາດໃຊ້ໄດ້ພຽງແຕ່ເມື່ອທ່ານເປີດກ່ອງໝາຍການສັງເຄາະຢູ່ໃນ Example ການອອກແບບ Fileພາກສ່ວນ.
• ການຕັ້ງຄ່ານີ້ຕ້ອງກົງກັບຊຸດການພັດທະນາທີ່ໃຊ້ແລ້ວ, ຖ້າບໍ່ດັ່ງນັ້ນ, ຂໍ້ຄວາມສະແດງຂໍ້ຜິດພາດຈະປາກົດຂຶ້ນ.
• ຖ້າຄ່າ None ປາກົດຢູ່ໃນ Select board pulldown, ມັນຊີ້ໃຫ້ເຫັນວ່າການເລືອກພາລາມິເຕີໃນປະຈຸບັນບໍ່ກົງກັບການຕັ້ງຄ່າຊຸດການພັດທະນາໃດໆ. ທ່ານອາດຈະນໍາໃຊ້ IP ສະເພາະຊຸດການພັດທະນາ ແລະການຕັ້ງຄ່າພາລາມິເຕີທີ່ກ່ຽວຂ້ອງໂດຍການເລືອກຫນຶ່ງຂອງ preset ຈາກຫ້ອງສະຫມຸດ preset ໄດ້. ເມື່ອທ່ານໃຊ້ການຕັ້ງຄ່າລ່ວງໜ້າ, IP ປະຈຸບັນ ແລະການຕັ້ງຄ່າພາລາມິເຕີອື່ນໆຖືກຕັ້ງໃຫ້ກົງກັບຄ່າທີ່ກໍານົດໄວ້ກ່ອນ. ຖ້າທ່ານຕ້ອງການບັນທຶກການຕັ້ງຄ່າປະຈຸບັນຂອງທ່ານ, ທ່ານຄວນເຮັດແນວນັ້ນກ່ອນທີ່ທ່ານຈະເລືອກການຕັ້ງຄ່າລ່ວງໜ້າ. ຖ້າ​ຫາກ​ທ່ານ​ເລືອກ​ຕັ້ງ​ໄວ້​ລ່ວງ​ຫນ້າ​ໂດຍ​ບໍ່​ມີ​ການ​ບັນ​ທຶກ​ການ​ຕັ້ງ​ຄ່າ​ກ່ອນ​ຫນ້າ​ນີ້​ຂອງ​ທ່ານ​, ທ່ານ​ສະ​ເຫມີ​ສາ​ມາດ​ບັນ​ທຶກ​ການ​ຕັ້ງ​ຄ່າ preset ໃຫມ່​ພາຍ​ໃຕ້​ຊື່​ທີ່​ແຕກ​ຕ່າງ​ກັນ​
• ຖ້າທ່ານຕ້ອງການສ້າງ example ການ​ອອກ​ແບບ​ສໍາ​ລັບ​ການ​ນໍາ​ໃຊ້​ໃນ​ຄະ​ນະ​ຂອງ​ທ່ານ​ເອງ​, ກໍາ​ນົດ​ເລືອກ​ຄະ​ນະ​ທີ່​ບໍ່​ມີ​, ສ້າງ ex ໄດ້​ample ການອອກແບບ, ແລະຫຼັງຈາກນັ້ນເພີ່ມຂໍ້ຈໍາກັດສະຖານທີ່ pin.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• ການສັງເຄາະ Example ການອອກແບບໃນຫນ້າ 17
• ລາຍລະອຽດພາຣາມິເຕີ IP ຂອງ Intel Arria 10 EMIF ສໍາລັບ DDR3
• ລາຍລະອຽດພາຣາມິເຕີ IP ຂອງ Intel Arria 10 EMIF ສໍາລັບ DDR4
• ຄຳອະທິບາຍພາຣາມິເຕີ IP ຂອງ Intel Arria 10 EMIF ສຳລັບ QDRII/II+/Xtreme
• ລາຍລະອຽດພາຣາມິເຕີ IP ຂອງ Intel Arria 10 EMIF ສໍາລັບ QDR-IV
• ຄຳອະທິບາຍພາຣາມິເຕີ IP ຂອງ Intel Arria 10 EMIF ສຳລັບ RLDRAM 3
• ລາຍລະອຽດພາຣາມິເຕີ IP ຂອງ Intel Arria 10 EMIF ສໍາລັບ LPDDR3

ການສ້າງ EMIF Design Example ສໍາລັບການຈໍາລອງ

ສໍາລັບຊຸດພັດທະນາ Intel Arria 10, ມີ presets ທີ່ກໍານົດຄ່າ EMIF IP ໂດຍອັດຕະໂນມັດແລະສ້າງ pinouts ສໍາລັບກະດານສະເພາະ.

1. ກວດ​ສອບ​ວ່າ​ປ່ອງ​ຢ້ຽມ Presets ແມ່ນ​ສັງ​ເກດ​ເຫັນ​. ຖ້າຫນ້າຕ່າງ Presets ບໍ່ເຫັນ, ສະແດງມັນໂດຍການເລືອກ View ➤ ຕັ້ງຄ່າໄວ້ລ່ວງໜ້າ.
2. ຢູ່ໃນປ່ອງຢ້ຽມ Presets, ເລືອກຊຸດການພັດທະນາທີ່ເຫມາະສົມແລະຄລິກສະຫມັກ.
3. ຕັ້ງຄ່າ EMIF IP ແລະຄລິກ Generate Example ອອກ​ແບບ​ໃນ​ແຈ​ເທິງ​ຂວາ​ຂອງ​ປ່ອງ​ຢ້ຽມ​.
4. ລະບຸໄດເລກະທໍລີສໍາລັບການອອກແບບ EMIF example ແລະກົດ OK.

ການຜະລິດທີ່ປະສົບຜົນສໍາເລັດຂອງການອອກແບບ EMIF example ສ້າງຫຼາຍ file ຊຸດສໍາລັບ simulators ສະຫນັບສະຫນູນຕ່າງໆ, ພາຍໃຕ້ບັນຊີລາຍຊື່ຂອງ sim/ed_sim.
ຮູບທີ 4. Generated Simulation Design Example File ໂຄງສ້າງ

ໝາຍເຫດ: ຖ້າທ່ານບໍ່ເລືອກກ່ອງໝາຍການຈຳລອງ ຫຼື ການສັງເຄາະ, ໄດເລກະທໍລີປາຍທາງຈະມີການອອກແບບ Platform Designer files, ເຊິ່ງບໍ່ສາມາດລວບລວມໄດ້ໂດຍຊອບແວ Intel Quartus Prime ໂດຍກົງ, ແຕ່ສາມາດເປັນ viewed ຫຼືດັດແກ້ພາຍໃຕ້ Platform Designer. ໃນສະຖານະການນີ້ທ່ານສາມາດດໍາເນີນການຄໍາສັ່ງຕໍ່ໄປນີ້ເພື່ອສ້າງການສັງເຄາະແລະການຈໍາລອງ file ຊຸດ.

• ເພື່ອສ້າງໂຄງການທີ່ສາມາດລວບລວມໄດ້, ທ່ານຕ້ອງແລ່ນສະຄິບ quartus_sh -t make_qii_design.tcl ໃນໄດເລກະທໍລີປາຍທາງ.
• ເພື່ອສ້າງໂຄງການຈໍາລອງ, ທ່ານຕ້ອງແລ່ນສະຄິບ quartus_sh -t make_sim_design.tcl ໃນໄດເລກະທໍລີປາຍທາງ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• ການຈຳລອງ Example ການອອກແບບໃນຫນ້າ 19
• Intel Arria 10 EMIF IP – Simulating Memory IP

ການຈຳລອງທຽບກັບການຈັດຕັ້ງປະຕິບັດຮາດແວ

ສໍາລັບການຈໍາລອງການໂຕ້ຕອບຂອງຫນ່ວຍຄວາມຈໍາພາຍນອກ, ທ່ານສາມາດເລືອກຂ້າມການປັບທຽບຫຼືການປັບເຕັມໃນແຖບການວິນິດໄສໃນລະຫວ່າງການສ້າງ IP.
ຮູບແບບຈຳລອງ EMIF
ຕາຕະລາງນີ້ປຽບທຽບລັກສະນະຂອງການປັບທຽບຂ້າມ ແລະຮູບແບບການປັບທຽບເຕັມ.
ຕາຕະລາງ 2. ຮູບແບບການຈຳລອງ EMIF: ຂ້າມການປັບທຽບກັບການປັບທຽບເຕັມ

ຂ້າມການປັບທຽບ	Calibration ເຕັມ
ການຈຳລອງລະດັບລະບົບທີ່ເນັ້ນໃສ່ເຫດຜົນຂອງຜູ້ໃຊ້.	ການຈໍາລອງການໂຕ້ຕອບຂອງຫນ່ວຍຄວາມຈໍາທີ່ສຸມໃສ່ການປັບທຽບ.
ບໍ່ໄດ້ບັນທຶກລາຍລະອຽດຂອງການປັບທຽບ.	ຈັບ​ທັງ​ຫມົດ stages ຂອງ calibration.
ສືບຕໍ່…

ຂ້າມການປັບທຽບ	Calibration ເຕັມ
ມີຄວາມສາມາດໃນການເກັບຮັກສາແລະດຶງຂໍ້ມູນ.	ລວມມີການປັບລະດັບ, ໂຕະຕໍ່ບິດ, ແລະອື່ນໆ.
ສະແດງໃຫ້ເຫັນເຖິງປະສິດທິພາບທີ່ຖືກຕ້ອງ.
ບໍ່ໄດ້ພິຈາລະນາ skew board.

ການຈຳລອງ RTL ທຽບກັບການຈັດຕັ້ງປະຕິບັດຮາດແວ
ຕາຕະລາງນີ້ຊີ້ໃຫ້ເຫັນຄວາມແຕກຕ່າງທີ່ສໍາຄັນລະຫວ່າງການຈໍາລອງ EMIF ແລະການຈັດຕັ້ງປະຕິບັດຮາດແວ.
ຕາຕະລາງ 3. ການຈຳລອງ EMIF RTL ທຽບກັບການຈັດຕັ້ງປະຕິບັດຮາດແວ

ການຈຳລອງ RTL	ການຈັດຕັ້ງປະຕິບັດຮາດແວ
Nios® ການເລີ່ມຕົ້ນ ແລະລະຫັດການປັບຕັ້ງປະຕິບັດແບບຂະໜານກັນ.	Nios ການເລີ່ມຕົ້ນແລະການປັບລະຫັດປະຕິບັດຕາມລໍາດັບ.
ການໂຕ້ຕອບຢືນຢັນສັນຍານສັນຍານ cal_done ພ້ອມໆກັນໃນການຈໍາລອງ.	ການປະຕິບັດການ Fitter ກໍານົດລໍາດັບຂອງການປັບທຽບ, ແລະການໂຕ້ຕອບບໍ່ໄດ້ຢືນຢັນ cal_done ພ້ອມກັນ.

ທ່ານຄວນດໍາເນີນການຈໍາລອງ RTL ໂດຍອີງໃສ່ຮູບແບບການຈະລາຈອນສໍາລັບຄໍາຮ້ອງສະຫມັກຂອງການອອກແບບຂອງທ່ານ. ໃຫ້ສັງເກດວ່າການຈໍາລອງ RTL ບໍ່ໄດ້ສ້າງແບບຈໍາລອງການຊັກຊ້າການຕິດຕາມ PCB ເຊິ່ງອາດຈະເຮັດໃຫ້ເກີດຄວາມແຕກຕ່າງກັນໃນ latency ລະຫວ່າງການຈໍາລອງ RTL ແລະການຈັດຕັ້ງປະຕິບັດຮາດແວ.

ການຈໍາລອງ IP ການໂຕ້ຕອບຂອງຫນ່ວຍຄວາມຈໍາພາຍນອກກັບ ModelSim

ຂັ້ນຕອນນີ້ສະແດງໃຫ້ເຫັນວິທີການຈໍາລອງການອອກແບບ EMIF exampເລ.

1. ເປີດໃຊ້ຊອບແວ Mentor Graphics* ModelSim ແລະເລືອກ File ➤ ປ່ຽນ Directory. ທ່ອງໄປຫາ sim/ed_sim/mentor directory ພາຍໃນການອອກແບບທີ່ສ້າງຂຶ້ນ example folder.
2. ກວດສອບວ່າໜ້າຈໍການຖອດຂໍ້ຄວາມຖືກສະແດງຢູ່ລຸ່ມສຸດຂອງໜ້າຈໍ. ຖ້າປ່ອງຢ້ຽມຖອດຂໍ້ຄວາມບໍ່ປາກົດ, ສະແດງມັນໂດຍການຄລິກ View ➤ ການຖອດຂໍ້ຄວາມ.
3. ຢູ່ໃນປ່ອງຢ້ຽມການຖອດຂໍ້ຄວາມ, ແລ່ນແຫຼ່ງ msim_setup.tcl.
4. ຫຼັງຈາກແຫຼ່ງ msim_setup.tcl ສໍາເລັດການແລ່ນ, ດໍາເນີນການ ld_debug ໃນປ່ອງຢ້ຽມການຖອດຂໍ້ຄວາມ.
5. ຫຼັງຈາກ ld_debug ເຮັດວຽກສໍາເລັດ, ກວດສອບວ່າປ່ອງຢ້ຽມ Objects ໄດ້ຖືກສະແດງ. ຖ້າປ່ອງຢ້ຽມ Objects ບໍ່ເຫັນ, ສະແດງມັນໂດຍການຄລິກ View ➤ ວັດຖຸ.
6. ຢູ່ໃນປ່ອງຢ້ຽມ Objects, ເລືອກສັນຍານທີ່ທ່ານຕ້ອງການທີ່ຈະຈໍາລອງໂດຍການຄລິກຂວາແລະເລືອກ Add Wave.
7. ຫຼັງ​ຈາກ​ທີ່​ທ່ານ​ສໍາ​ເລັດ​ການ​ເລືອກ​ສັນ​ຍານ​ສໍາ​ລັບ​ການ​ຈໍາ​ລອງ​, ການ​ດໍາ​ເນີນ​ການ​ທັງ​ຫມົດ​ໃນ​ປ່ອງ​ຢ້ຽມ​ການ​ຖອດ​ລະ​ຫັດ​. ການຈໍາລອງດໍາເນີນການຈົນກ່ວາມັນສໍາເລັດ.
8. ຖ້າການຈໍາລອງແມ່ນບໍ່ເຫັນ, ຄລິກ View ➤ ຄື້ນ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

Intel Arria 10 EMIF IP – Simulating Memory IP

ການຈັດວາງ PIN ສໍາລັບ Intel Arria 10 EMIF IP

ຫົວຂໍ້ນີ້ໃຫ້ຄໍາແນະນໍາສໍາລັບການວາງ pin.

ເກີນview

Intel Arria 10 FPGAs ມີໂຄງສ້າງດັ່ງຕໍ່ໄປນີ້:

• ແຕ່ລະອຸປະກອນມີ 2 ຖັນ I/O.
• ແຕ່ລະຖັນ I/O ມີເຖິງ 8 ທະນາຄານ I/O.
• ແຕ່ລະທະນາຄານ I/O ມີ 4 ເລນ.
• ແຕ່ລະເລນມີ 12 pin I/O (GPIO) ຈຸດປະສົງທົ່ວໄປ.

ຄໍາແນະນໍາທົ່ວໄປ Pin

ຈຸດຕໍ່ໄປນີ້ໃຫ້ຄໍາແນະນໍາທົ່ວໄປ pin:

• ໃຫ້ແນ່ໃຈວ່າ pins ສໍາລັບການໂຕ້ຕອບຫນ່ວຍຄວາມຈໍາພາຍນອກທີ່ໃຫ້ຢູ່ໃນຖັນ I/O ດຽວ.
• ການໂຕ້ຕອບທີ່ກວມເອົາຫຼາຍທະນາຄານຕ້ອງຕອບສະຫນອງຄວາມຕ້ອງການດັ່ງຕໍ່ໄປນີ້:
  • ທະນາຄານຕ້ອງຢູ່ຕິດກັນ. ສໍາລັບຂໍ້ມູນກ່ຽວກັບທະນາຄານທີ່ຢູ່ໃກ້ຄຽງ, ເບິ່ງຄູ່ມືຜູ້ໃຊ້ Intel Arria 10 External Memory Interfaces IP.
  • ທະນາຄານທີ່ຢູ່ແລະຄໍາສັ່ງຕ້ອງຢູ່ໃນທະນາຄານກາງເພື່ອຫຼຸດຜ່ອນເວລາ latency. ຖ້າສ່ວນຕິດຕໍ່ຂອງຫນ່ວຍຄວາມຈໍາໃຊ້ທະນາຄານຈໍານວນຄູ່, ທີ່ຢູ່ ແລະທະນາຄານຄໍາສັ່ງອາດຈະຢູ່ໃນທັງສອງທະນາຄານກາງ.
• ປັກໝຸດທີ່ບໍ່ໄດ້ໃຊ້ສາມາດໃຊ້ເປັນເຂັມ I/O ທີ່ໃຊ້ທົ່ວໄປໄດ້.
• ທີ່ຢູ່ ແລະຄໍາສັ່ງທັງຫມົດແລະ pins ທີ່ກ່ຽວຂ້ອງຕ້ອງຢູ່ໃນທະນາຄານດຽວ.
• ທີ່ຢູ່ ແລະຄໍາສັ່ງແລະຂໍ້ມູນ pins ສາມາດແບ່ງປັນທະນາຄານພາຍໃຕ້ເງື່ອນໄຂດັ່ງຕໍ່ໄປນີ້:
  • ທີ່ຢູ່ ແລະຄໍາສັ່ງ ແລະ PIN ຂໍ້ມູນບໍ່ສາມາດແບ່ງປັນເສັ້ນທາງ I/O ໄດ້.
  • ມີພຽງເລນ I/O ທີ່ບໍ່ໄດ້ໃຊ້ຢູ່ໃນທີ່ຢູ່ ແລະທະນາຄານຄຳສັ່ງເທົ່ານັ້ນທີ່ສາມາດນຳໃຊ້ສຳລັບປັກໝຸດຂໍ້ມູນໄດ້.

ຕາຕະລາງ 4. ຂໍ້ຈໍາກັດທົ່ວໄປຂອງ Pin

ປະເພດສັນຍານ	ຂໍ້ຈຳກັດ
ຂໍ້ມູນ Strobe	ສັນຍານທັງໝົດທີ່ເປັນຂອງກຸ່ມ DQ ຕ້ອງຢູ່ໃນເລນ I/O ດຽວກັນ.
ຂໍ້ມູນ	ເຂັມ DQ ທີ່ກ່ຽວຂ້ອງຕ້ອງຢູ່ໃນເລນ I/O ດຽວກັນ. ເຂັມ DM/DBI ຕ້ອງຖືກຈັບຄູ່ກັບ PIN DQ ສໍາລັບການເຮັດວຽກທີ່ເຫມາະສົມ. ສໍາລັບໂປຣໂຕຄໍທີ່ບໍ່ຮອງຮັບເສັ້ນຂໍ້ມູນແບບສອງທິດທາງ, ສັນຍານການອ່ານຄວນຈະຖືກຈັດກຸ່ມແຍກຕ່າງຫາກຈາກສັນຍານການຂຽນ.
ທີ່ຢູ່ ແລະຄໍາສັ່ງ	ທີ່ຢູ່ ແລະເຂັມຄໍາສັ່ງຕ້ອງຢູ່ໃນສະຖານທີ່ທີ່ກໍານົດໄວ້ກ່ອນພາຍໃນທະນາຄານ I/O.

ການມອບ ໝາຍ Pin
ຖ້າເຈົ້ານຳໃຊ້ຊຸດການພັດທະນາທີ່ຕັ້ງໄວ້ລ່ວງໜ້າໃນລະຫວ່າງການສ້າງ IP, ການກຳນົດ PIN ທັງໝົດສຳລັບຊຸດພັດທະນາແມ່ນຈະຖືກສ້າງຂຶ້ນໂດຍອັດຕະໂນມັດ ແລະສາມາດກວດສອບໄດ້ໃນ .qsf. file ທີ່ຖືກສ້າງຂຶ້ນດ້ວຍການອອກແບບ exampເລ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• Intel Arria 10 EMIF IP DDR3
• Intel Arria 10 EMIF IP ສໍາລັບ DDR4
• Intel Arria 10 EMIF IP ສໍາລັບ QDRII/II+/Xtreme
• Intel Arria 10 EMIF IP ສໍາລັບ QDR-IV
• Intel Arria 10 EMIF IP ສໍາລັບ RLDRAM 3
• Intel Arria 10 EMIF IP ສໍາລັບ LPDDR3

ການລວບລວມແລະການຂຽນໂປລແກລມ Intel Arria 10 EMIF Design Example

ຫຼັງ​ຈາກ​ທີ່​ທ່ານ​ໄດ້​ເຮັດ​ໃຫ້​ການ​ມອບ​ຫມາຍ pin ທີ່​ຈໍາ​ເປັນ​ໃນ .qsf file, ທ່ານສາມາດລວບລວມການອອກແບບ example ໃນຊອບແວ Intel Quartus Prime.

1. ທ່ອງໄປຫາໂຟນເດີ Intel Quartus Prime ທີ່ມີການອອກແບບ example directory.
2. ເປີດໂຄງການ Intel Quartus Prime file, (.qpf).
3. ເພື່ອເລີ່ມຕົ້ນການລວບລວມຂໍ້ມູນ, ຄລິກ ການປະມວນຜົນ ➤ ເລີ່ມການລວບລວມຂໍ້ມູນ. ຜົນສໍາເລັດຂອງການລວບລວມຂໍ້ມູນສ້າງ .sof file, ເຊິ່ງເຮັດໃຫ້ການອອກແບບສາມາດດໍາເນີນການໃນຮາດແວ.
4. ເພື່ອຂຽນໂປລແກລມອຸປະກອນຂອງທ່ານດ້ວຍການອອກແບບທີ່ຮວບຮວມ, ໃຫ້ເປີດໂປຣແກຣມເມີໂດຍການຄລິກ Tools ➤ Programmer.
5. ໃນໂປລແກລມ, ຄລິກ Auto Detect ເພື່ອກວດຫາອຸປະກອນທີ່ຮອງຮັບ.
6. ເລືອກອຸປະກອນ Intel Arria 10 ແລະຫຼັງຈາກນັ້ນເລືອກການປ່ຽນແປງ File.
7. ທ່ອງໄປຫາ ed_synth.sof ທີ່ສ້າງຂຶ້ນ file ແລະເລືອກ Open.
8. ຄລິກທີ່ Start ເພື່ອເລີ່ມຕົ້ນການຂຽນໂປຣແກຣມອຸປະກອນ Intel Arria 10. ເມື່ອ​ອຸ​ປະ​ກອນ​ຖືກ​ຕັ້ງ​ໂຄງ​ການ​ສຳ​ເລັດ​ຜົນ, ແຖບ​ຄວາມ​ຄືບ​ໜ້າ​ຢູ່​ເທິງ​ຂວາ​ມື​ຂອງ​ໜ້າ​ຕ່າງ​ຄວນ​ຊີ້​ໃຫ້​ເຫັນ 100% (ສຳ​ເລັດ).

ການດີບັກ Intel Arria 10 EMIF Design Example

EMIF Debug Toolkit ແມ່ນມີໄວ້ເພື່ອຊ່ວຍໃນການດີບັກການອອກແບບສ່ວນຕິດຕໍ່ຂອງຫນ່ວຍຄວາມຈໍາພາຍນອກ. ຊຸດເຄື່ອງມືອະນຸຍາດໃຫ້ທ່ານສະແດງຂອບການອ່ານ ແລະຂຽນ ແລະສ້າງແຜນວາດຕາ. ຫຼັງຈາກທີ່ທ່ານໄດ້ຕັ້ງໂຄງການຊຸດພັດທະນາ Intel Arria 10, ທ່ານສາມາດກວດສອບການເຮັດວຽກຂອງມັນໂດຍໃຊ້ EMIF Debug Toolkit.

1. ເພື່ອເປີດໃຊ້ EMIF Debug Toolkit, ໃຫ້ໄປທີ່ Tools ➤ System Debugging Tools ➤ External Memory Interface Toolkit.
2. ກົດ Initialize Connections.
3. ຄລິກໂຄງການເຊື່ອມຕໍ່ຫາອຸປະກອນ. ປ່ອງຢ້ຽມປາກົດ; ກວດ​ສອບ​ວ່າ​ອຸ​ປະ​ກອນ​ທີ່​ຖືກ​ຕ້ອງ​ໄດ້​ຖືກ​ຄັດ​ເລືອກ​ແລະ​ທີ່​ຖືກ​ຕ້ອງ .sof​ file ຖືກເລືອກ.
4. ກົດ ສ້າງ ການ ເຊື່ອມ ຕໍ່ ໃນ ການ ເຊື່ອມ ຕໍ່ ຄວາມ ຈໍາ. ຍອມຮັບການຕັ້ງຄ່າເລີ່ມຕົ້ນໂດຍການຄລິກ OK.
5. ຊຸດພັດທະນາ Intel Arria 10 ດຽວນີ້ຖືກຕັ້ງໃຫ້ເຮັດວຽກກັບ EMIF Debug Toolkit, ແລະທ່ານສາມາດສ້າງບົດລາຍງານຕໍ່ໄປນີ້ໂດຍການຄລິກສອງຄັ້ງໃສ່ຕົວເລືອກທີ່ສອດຄ້ອງກັນ:

• ແລ່ນການປັບທຽບຄືນ. ຜະລິດບົດລາຍງານການປັບທຽບໂດຍສະຫຼຸບສະຖານະການປັບທຽບຕໍ່ກຸ່ມ DQ/DQS ພ້ອມກັບຂອບຂອງແຕ່ລະ DQ/DQS pin.
• Driver Margining. ຜະລິດບົດລາຍງານສະຫຼຸບການອ່ານ ແລະຂຽນຂອບຕໍ່ I/O pin. ອັນນີ້ແຕກຕ່າງຈາກການປັບຂອບການປັບທຽບເນື່ອງຈາກຂອບຂອງໄດເວີຖືກຈັບໃນລະຫວ່າງການຈະລາຈອນຂອງໂໝດຜູ້ໃຊ້ຫຼາຍກວ່າໃນລະຫວ່າງການປັບທຽບ
• ສ້າງແຜນວາດຕາ. ສ້າງແຜນວາດຕາອ່ານ ແລະຂຽນສຳລັບແຕ່ລະເຂັມ DQ ໂດຍອີງໃສ່ຮູບແບບຂໍ້ມູນການປັບທຽບ.
• Calibrate ການຢຸດເຊົາ. ກວາດມູນຄ່າການສິ້ນສຸດທີ່ແຕກຕ່າງກັນແລະລາຍງານຂອບທີ່ແຕ່ລະມູນຄ່າການຢຸດເຊົາໃຫ້. ໃຊ້ຄຸນສົມບັດນີ້ເພື່ອຊ່ວຍເລືອກການສິ້ນສຸດທີ່ດີທີ່ສຸດສໍາລັບການໂຕ້ຕອບຫນ່ວຍຄວາມຈໍາ.

ການອອກແບບ Example ຄໍາອະທິບາຍສໍາລັບ External Memory Interfaces Intel Arria 10 FPGA IP

ເມື່ອທ່ານກໍານົດແລະສ້າງ IP EMIF ຂອງທ່ານ, ທ່ານສາມາດກໍານົດວ່າລະບົບສ້າງໄດເລກະທໍລີສໍາລັບການຈໍາລອງແລະການສັງເຄາະ. file ຊຸດ, ແລະສ້າງ file ຕັ້ງ​ອັດ​ຕະ​ໂນ​ມັດ​. ຖ້າທ່ານເລືອກ Simulation ຫຼື Synthesis ພາຍໃຕ້ Example ການອອກແບບ Files ສຸດ Example ແຖບການອອກແບບ, ລະບົບສ້າງການຈໍາລອງທີ່ສົມບູນ file ກໍານົດຫຼືການສັງເຄາະທີ່ສົມບູນ file ຕັ້ງ, ສອດຄ່ອງກັບການເລືອກຂອງທ່ານ.

ການສັງເຄາະ Example ການອອກແບບ

ການສັງເຄາະ example ການອອກແບບປະກອບດ້ວຍທ່ອນໄມ້ທີ່ສໍາຄັນທີ່ສະແດງຢູ່ໃນຮູບຂ້າງລຸ່ມນີ້.

• ເຄື່ອງກໍາເນີດການຈະລາຈອນ, ເຊິ່ງແມ່ນ Avalon®-MM ex ທີ່ສາມາດສັງເຄາະໄດ້ample ໄດເວີທີ່ປະຕິບັດຮູບແບບ pseudo-random ຂອງການອ່ານແລະຂຽນເປັນຈໍານວນຕົວກໍານົດການຂອງທີ່ຢູ່. ຜູ້ຜະລິດການຈະລາຈອນຍັງຕິດຕາມຂໍ້ມູນທີ່ອ່ານຈາກຫນ່ວຍຄວາມຈໍາເພື່ອຮັບປະກັນວ່າມັນກົງກັບຂໍ້ມູນທີ່ຂຽນແລະຢືນຢັນຄວາມລົ້ມເຫລວຖ້າບໍ່ດັ່ງນັ້ນ.
• ຕົວຢ່າງຂອງການໂຕ້ຕອບຫນ່ວຍຄວາມຈໍາ, ເຊິ່ງປະກອບມີ:
  • ຕົວຄວບຄຸມຄວາມຊົງຈໍາທີ່ປານກາງລະຫວ່າງການໂຕ້ຕອບ Avalon-MM ແລະການໂຕ້ຕອບ AFI.
  • PHY, ເຊິ່ງເຮັດໜ້າທີ່ເປັນສ່ວນຕິດຕໍ່ລະຫວ່າງຕົວຄວບຄຸມຄວາມຈຳ ແລະອຸປະກອນໜ່ວຍຄວາມຈຳພາຍນອກເພື່ອປະຕິບັດການອ່ານ ແລະຂຽນ.

ຮູບທີ 5. ການສັງເຄາະ Example ການອອກແບບ

ຖ້າທ່ານກໍາລັງໃຊ້ຄຸນສົມບັດ Ping Pong PHY, ການສັງເຄາະ example ການອອກແບບປະກອບມີສອງເຄື່ອງກໍາເນີດການຈະລາຈອນທີ່ອອກຄໍາສັ່ງໃຫ້ສອງອຸປະກອນຫນ່ວຍຄວາມຈໍາເອກະລາດໂດຍຜ່ານສອງຕົວຄວບຄຸມເອກະລາດແລະ PHY ທົ່ວໄປ, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບຕໍ່ໄປນີ້.

ຮູບທີ 6. ການສັງເຄາະ Example Design for Ping Pong PHY

ຖ້າທ່ານກໍາລັງໃຊ້ RLDRAM 3, ຕົວສ້າງການຈະລາຈອນໃນການສັງເຄາະ example ການອອກແບບຕິດຕໍ່ສື່ສານໂດຍກົງກັບ PHY ໂດຍໃຊ້ AFI, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບຕໍ່ໄປນີ້.
ຮູບທີ 7. ການສັງເຄາະ Example ການອອກແບບສໍາລັບ RLDRAM 3 ການໂຕ້ຕອບ

ໝາຍເຫດ: ຖ້າຫນຶ່ງຫຼືຫຼາຍຂອງ PLL Sharing Mode, DLL Sharing Mode, ຫຼື OCT Sharing Mode parameters are set to any value other than No Sharing, the synthesis example ການອອກແບບຈະມີສອງຕົວສ້າງການຈະລາຈອນ / ການໂຕ້ຕອບຫນ່ວຍຄວາມຈໍາ. ສອງຕົວສ້າງການຈະລາຈອນ / ການໂຕ້ຕອບຫນ່ວຍຄວາມຈໍາແມ່ນກ່ຽວຂ້ອງພຽງແຕ່ການເຊື່ອມຕໍ່ PLL / DLL / OCT ທີ່ແບ່ງປັນຕາມທີ່ກໍານົດໂດຍການຕັ້ງຄ່າພາລາມິເຕີ. ຕົວສ້າງການຈະລາຈອນ / ການໂຕ້ຕອບຫນ່ວຍຄວາມຈໍາສະແດງໃຫ້ເຫັນວິທີທີ່ທ່ານສາມາດສ້າງການເຊື່ອມຕໍ່ດັ່ງກ່າວໃນການອອກແບບຂອງທ່ານເອງ.

ໝາຍເຫດ: ກະແສການສັງເຄາະພາກສ່ວນທີສາມຕາມທີ່ໄດ້ອະທິບາຍໄວ້ໃນຄູ່ມືຜູ້ໃຊ້ Intel Quartus Prime Standard Edition: ການສັງເຄາະພາກສ່ວນທີສາມບໍ່ແມ່ນກະແສທີ່ຮອງຮັບສຳລັບ EMIF IP.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
ການສ້າງ EMIF Design Example ຢູ່ໃນ ໜ້າ 7

ການຈຳລອງ Example ການອອກແບບ

ການຈໍາລອງ example ການອອກແບບປະກອບດ້ວຍທ່ອນໄມ້ທີ່ສໍາຄັນທີ່ສະແດງຢູ່ໃນຮູບຕໍ່ໄປນີ້.

• ຕົວຢ່າງຂອງການສັງເຄາະ example ການອອກແບບ. ດັ່ງທີ່ໄດ້ອະທິບາຍໄວ້ໃນພາກກ່ອນ, ການສັງເຄາະ example ການອອກແບບປະກອບດ້ວຍເຄື່ອງກໍາເນີດການຈະລາຈອນແລະຕົວຢ່າງຂອງການໂຕ້ຕອບຫນ່ວຍຄວາມຈໍາ. ບລັອກເຫຼົ່ານີ້ໄວ້ໃນຕອນຕົ້ນຂອງແບບຈໍາລອງແບບບໍ່ມີຕົວຕົນທີ່ເໝາະສົມກັບການຈໍາລອງໄວ.
• ຮູບແບບຄວາມຈຳ, ເຊິ່ງເຮັດໜ້າທີ່ເປັນຕົວແບບທົ່ວໄປທີ່ປະຕິບັດຕາມຂໍ້ສະເພາະຂອງໂປຣໂຕຄໍໜ່ວຍຄວາມຈຳ. ເລື້ອຍໆ, ຜູ້ຂາຍຫນ່ວຍຄວາມຈໍາສະຫນອງຕົວແບບຈໍາລອງສໍາລັບອົງປະກອບຫນ່ວຍຄວາມຈໍາສະເພາະຂອງພວກເຂົາທີ່ທ່ານສາມາດດາວໂຫລດໄດ້ຈາກພວກມັນ webສະຖານທີ່.
• ຕົວກວດສອບສະຖານະ, ເຊິ່ງຕິດຕາມສັນຍານສະຖານະຈາກ IP ຂອງຕົວເຊື່ອມຕໍ່ຄວາມຈຳພາຍນອກ ແລະເຄື່ອງສ້າງການສັນຈອນ, ເພື່ອສົ່ງສັນຍານເຖິງສະພາບລວມ ຫຼື ລົ້ມເຫລວ.

ຮູບ 8. ການຈໍາລອງ Example ການອອກແບບ

ຖ້າທ່ານກໍາລັງໃຊ້ຄຸນສົມບັດ Ping Pong PHY, simulation example ການອອກແບບປະກອບມີສອງເຄື່ອງກໍາເນີດການຈະລາຈອນທີ່ອອກຄໍາສັ່ງໃຫ້ສອງອຸປະກອນຫນ່ວຍຄວາມຈໍາເອກະລາດໂດຍຜ່ານສອງຕົວຄວບຄຸມເອກະລາດແລະ PHY ທົ່ວໄປ, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບຕໍ່ໄປນີ້.

ຮູບ 9. ການຈໍາລອງ Example Design for Ping Pong PHY

ຖ້າທ່ານກໍາລັງໃຊ້ RLDRAM 3, ຕົວສ້າງການຈະລາຈອນໃນ simulation example ການອອກແບບຕິດຕໍ່ສື່ສານໂດຍກົງກັບ PHY ໂດຍໃຊ້ AFI, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບຕໍ່ໄປນີ້.

ຮູບ 10. ການຈໍາລອງ Example ການອອກແບບສໍາລັບ RLDRAM 3 ການໂຕ້ຕອບ

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
ການສ້າງ EMIF Design Example ສໍາລັບການຈໍາລອງໃນຫນ້າ 10

Example Designs Interface Tab

ຕົວແກ້ໄຂພາລາມິເຕີປະກອບມີ Example ແຖບການອອກແບບທີ່ອະນຸຍາດໃຫ້ທ່ານເພື່ອກໍານົດຕົວກໍານົດການແລະສ້າງອະດີດຂອງທ່ານample designs.l

ຮູບ 11. ຕົວຢ່າງample Designs Tab ໃນ External Memory Interfaces Parameter Editor

ສາມາດໃຊ້ໄດ້ Example ພາກສ່ວນການອອກແບບ
ການ ເລືອກ ການ ອອກ ແບບ pulldown ອະ ນຸ ຍາດ ໃຫ້ ທ່ານ ເພື່ອ ເລືອກ ເອົາ ex ທີ່ ຕ້ອງ ການample ການອອກແບບ. ໃນປັດຈຸບັນ, EMIF Example ການອອກແບບແມ່ນທາງເລືອກດຽວທີ່ມີ, ແລະຖືກເລືອກໂດຍຄ່າເລີ່ມຕົ້ນ.

ປະຫວັດການແກ້ໄຂເອກະສານສຳລັບສ່ວນຕິດຕໍ່ຄວາມຈຳພາຍນອກ Intel Arria 10 FPGA IP Design Example ຄູ່ມືຜູ້ໃຊ້

ສະບັບເອກະສານ	ລຸ້ນ Intel Quartus Prime	ການປ່ຽນແປງ
2021.03.29	21.1	• ໃນ Example ການ​ອອກ​ແບບ Quick Start ບົດ, ເອົາການອ້າງອີງເຖິງ NCSim* simulator.
2018.09.24	18.1	• ອັບເດດຕົວເລກໃນ ການສ້າງ EMIF Design Example ແລະ ການສ້າງ EMIF Design Example ສໍາລັບການຈໍາລອງ ຫົວຂໍ້.
2018.05.07	18.0	• ປ່ຽນຊື່ເອກະສານຈາກ Intel Arria 10 External Memory Interfaces IP Design Example ຄູ່ມືຜູ້ໃຊ້ ກັບ External Memory Interfaces Intel Arria 10 FPGA IP Design Example ຄູ່ມືຜູ້ໃຊ້. • ແກ້ໄຂຈຸດ bullet ໃນ ເກີນview ພາກສ່ວນຂອງ ການຈັດວາງ PIN ສໍາລັບ Intel Arria 10 EMIF IP ຫົວຂໍ້.

ວັນທີ	ຮຸ່ນ	ການປ່ຽນແປງ
ເດືອນພະຈິກ 2017	2017.11.06	ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ.

ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນໂດຍສອດຄ່ອງກັບການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ໄດ້ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ.

• ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.

ເອກະສານ / ຊັບພະຍາກອນ

intel UG-20118 External Memory Interfaces Arria 10 FPGA IP Design Example [pdf] ຄູ່ມືຜູ້ໃຊ້ UG-20118 External Memory Interfaces Arria 10 FPGA IP Design Example, UG-20118, External Memory Interfaces Arria 10 FPGA IP Design Example, Interfaces Arria 10 FPGA IP Design Example, 10 FPGA IP Design Example

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້