intel UG-20118 Διεπαφές εξωτερικής μνήμης Arria 10 FPGA IP Design Example

Design Example Οδηγός γρήγορης εκκίνησης για διεπαφές εξωτερικής μνήμης Intel® Arria® 10 FPGA IP

Μια νέα διεπαφή και πιο αυτοματοποιημένη σχεδίαση π.χampΤο le flow είναι διαθέσιμο για διεπαφές εξωτερικής μνήμης Intel® Arria® 10.
Το Example Η καρτέλα Σχέδια στον επεξεργαστή παραμέτρων σάς επιτρέπει να καθορίσετε τη δημιουργία σύνθεσης και προσομοίωσης file σύνολα που μπορείτε να χρησιμοποιήσετε για να επικυρώσετε το EMIF IP σας.
Μπορείτε να δημιουργήσετε ένα πρώηνampσχεδιάστε ειδικά για ένα κιτ ανάπτυξης Intel FPGA ή για οποιαδήποτε IP EMIF που δημιουργείτε.

Εικόνα 1. Γενικός Σχεδιασμός Εξample Ροές εργασιών

Design Example

Εικόνα 2. Δημιουργία EMIF ExampΣχεδιασμός με κιτ ανάπτυξης Intel Arria 10

Intel Corporation. Με την επιφύλαξη παντός δικαιώματος. Η ονομασία Intel, το λογότυπο Intel και άλλα σήματα Intel είναι εμπορικά σήματα της Intel Corporation ή των θυγατρικών της. Η Intel εγγυάται την απόδοση των προϊόντων FPGA και ημιαγωγών της σύμφωνα με τις τρέχουσες προδιαγραφές σύμφωνα με την τυπική εγγύηση της Intel, αλλά διατηρεί το δικαίωμα να κάνει αλλαγές σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση. Η Intel δεν αναλαμβάνει καμία ευθύνη ή ευθύνη που απορρέει από την εφαρμογή ή τη χρήση οποιασδήποτε πληροφορίας, προϊόντος ή υπηρεσίας που περιγράφεται στο παρόν, εκτός εάν συμφωνηθεί ρητά εγγράφως από την Intel. Συνιστάται στους πελάτες της Intel να λαμβάνουν την πιο πρόσφατη έκδοση των προδιαγραφών της συσκευής προτού βασιστούν σε οποιεσδήποτε δημοσιευμένες πληροφορίες και προτού υποβάλουν παραγγελίες για προϊόντα ή υπηρεσίες.

• Άλλα ονόματα και επωνυμίες μπορούν να διεκδικηθούν ως ιδιοκτησία άλλων.

Δημιουργία έργου EMIF

Για την έκδοση λογισμικού Intel Quartus® Prime 17.1 και μεταγενέστερη, πρέπει να δημιουργήσετε ένα έργο Intel Quartus Prime πριν δημιουργήσετε την IP EMIF και το σχέδιο example.

1. Εκκινήστε το λογισμικό Intel Quartus Prime και επιλέξτε File ➤ New Project Wizard. Κάντε κλικ στο Επόμενο.
2. Καθορίστε έναν κατάλογο και ένα όνομα για το έργο που θέλετε να δημιουργήσετε. Κάντε κλικ στο Επόμενο.
3. Βεβαιωθείτε ότι είναι επιλεγμένο το Empty Project. Κάντε κλικ στο Επόμενο δύο φορές.
4. Κάτω από το φίλτρο ονόματος, πληκτρολογήστε τον αριθμό εξαρτήματος της συσκευής.
5. Στην περιοχή Διαθέσιμες συσκευές, επιλέξτε την κατάλληλη συσκευή.
6. Κάντε κλικ στο Finish.

Δημιουργία και διαμόρφωση της IP EMIF

Τα παρακάτω βήματα δείχνουν τον τρόπο δημιουργίας και διαμόρφωσης της IP EMIF. Τα βήματα είναι παρόμοια ανεξάρτητα από το πρωτόκολλο μνήμης που στοχεύετε.

1. Στο παράθυρο IP Catalog, επιλέξτε Intel Arria 10 External Memory Interfaces. (Εάν το παράθυρο IP Catalog δεν είναι ορατό, επιλέξτε View ➤ Βοηθητικό πρόγραμμα Windows ➤ Κατάλογος IP.)
2. Στο πρόγραμμα επεξεργασίας παραμέτρων IP, δώστε ένα όνομα οντότητας για την IP EMIF (το όνομα που παρέχετε εδώ γίνεται το file όνομα για την IP) και καθορίστε έναν κατάλογο. Κάντε κλικ στο Create.
3. Το πρόγραμμα επεξεργασίας παραμέτρων έχει πολλές καρτέλες όπου πρέπει να διαμορφώσετε παραμέτρους ώστε να αντικατοπτρίζουν την υλοποίηση του EMIF:

Οδηγίες επεξεργασίας παραμέτρων Intel Arria 10 EMIF

Πίνακας 1. Οδηγίες επεξεργασίας παραμέτρων EMIF

Καρτέλα επεξεργασίας παραμέτρων	κατευθυντήριες γραμμές
Γενικός	Βεβαιωθείτε ότι οι ακόλουθες παράμετροι έχουν εισαχθεί σωστά: • Ο βαθμός ταχύτητας για τη συσκευή. • Η συχνότητα ρολογιού μνήμης. • Η συχνότητα ρολογιού αναφοράς PLL.
Μνήμη	• Ανατρέξτε στο φύλλο δεδομένων της συσκευής μνήμης σας για να εισαγάγετε τις παραμέτρους στο Μνήμη αυτί. • Θα πρέπει επίσης να εισαγάγετε μια συγκεκριμένη θέση για την καρφίτσα ALERT#. (Ισχύει μόνο για το πρωτόκολλο μνήμης DDR4.)
Μεμ I/O	• Για αρχικές έρευνες έργου, μπορείτε να χρησιμοποιήσετε τις προεπιλεγμένες ρυθμίσεις στο Mem I/O αυτί. • Για προηγμένη επικύρωση σχεδιασμού, θα πρέπει να εκτελέσετε προσομοίωση πλακέτας για να εξαγάγετε τις βέλτιστες ρυθμίσεις τερματισμού.
FPGA I/O	• Για αρχικές έρευνες έργου, μπορείτε να χρησιμοποιήσετε τις προεπιλεγμένες ρυθμίσεις στο FPGA I/O αυτί. • Για προηγμένη επικύρωση σχεδιασμού, θα πρέπει να εκτελέσετε προσομοίωση πλακέτας με συσχετισμένα μοντέλα IBIS για να επιλέξετε τα κατάλληλα πρότυπα I/O.
Mem timing	• Για αρχικές έρευνες έργου, μπορείτε να χρησιμοποιήσετε τις προεπιλεγμένες ρυθμίσεις στο Mem timing αυτί. • Για προηγμένη επικύρωση σχεδίασης, θα πρέπει να εισαγάγετε παραμέτρους σύμφωνα με το φύλλο δεδομένων της συσκευής μνήμης σας.
Επιτροπή	• Για αρχικές έρευνες έργου, μπορείτε να χρησιμοποιήσετε τις προεπιλεγμένες ρυθμίσεις στο Επιτροπή αυτί. • Για προηγμένη επικύρωση σχεδίασης και ακριβές κλείσιμο χρονισμού, θα πρέπει να εκτελέσετε προσομοίωση πλακέτας για να εξαγάγετε ακριβείς πληροφορίες παρεμβολών μεταξύ συμβόλων (ISI)/ διασταύρωσης και λοξής πλακέτας και συσκευασίας και να τις εισαγάγετε στο Επιτροπή αυτί.
Ελεγκτής	Ρυθμίστε τις παραμέτρους του ελεγκτή σύμφωνα με την επιθυμητή διαμόρφωση και συμπεριφορά για τον ελεγκτή μνήμης σας.
Διαγνωστικά	Μπορείτε να χρησιμοποιήσετε τις παραμέτρους στο Διαγνωστικά καρτέλα για να βοηθήσετε στη δοκιμή και τον εντοπισμό σφαλμάτων της διεπαφής μνήμης σας.
Example Σχέδια	Ο Example Σχέδια Η καρτέλα σάς επιτρέπει να δημιουργήσετε σχέδιο π.χamples για σύνθεση και για προσομοίωση. Το παραγόμενο σχέδιο π.χampΤο le είναι ένα πλήρες σύστημα EMIF που αποτελείται από το EMIF IP και ένα πρόγραμμα οδήγησης που δημιουργεί τυχαία κίνηση για την επικύρωση της διεπαφής μνήμης.

Για λεπτομερείς πληροφορίες σχετικά με τις μεμονωμένες παραμέτρους, ανατρέξτε στο κατάλληλο κεφάλαιο για το πρωτόκολλο μνήμης στον Οδηγό χρήστη Intel Arria 10 External Memory Interfaces IP.

Δημιουργία του συνθετικού σχεδίου EMIF Example

Για τα κιτ ανάπτυξης Intel Arria 10, υπάρχουν προεπιλογές που παραμετροποιούν αυτόματα την IP EMIF και δημιουργούν pinouts για τη συγκεκριμένη πλακέτα.

1. Βεβαιωθείτε ότι το παράθυρο Presets είναι ορατό. Εάν το παράθυρο Προεπιλογές δεν είναι ορατό, εμφανίστε το επιλέγοντας View ➤ Προεπιλογές.
2. Στο παράθυρο Presets, επιλέξτε την κατάλληλη προεπιλογή κιτ ανάπτυξης και κάντε κλικ στο Apply.
3. Διαμορφώστε το EMIF IP και κάντε κλικ στο Generate Example Σχεδίαση στην επάνω δεξιά γωνία του παραθύρου.
4. Καθορίστε έναν κατάλογο για το σχέδιο EMIF π.χample και κάντε κλικ στο OK. Επιτυχής παραγωγή του σχεδιασμού EMIF π.χample δημιουργεί το εξής fileείναι κάτω από έναν κατάλογο Wii.

Σχήμα 3. Δημιουργημένος συνθετικός σχεδιασμός Π.χample File Δομή

Σημείωμα: Εάν δεν επιλέξετε το πλαίσιο ελέγχου Προσομοίωση ή Σύνθεση, ο κατάλογος προορισμού θα περιέχει σχεδιασμό Platform Designer files, τα οποία δεν είναι απευθείας μεταγλωττίσιμα από το λογισμικό Intel Quartus Prime, αλλά μπορούν να είναι viewεπιμελήθηκε ή υποβλήθηκε σε επεξεργασία κάτω από το Platform Designer. Σε αυτήν την περίπτωση, μπορείτε να εκτελέσετε τις ακόλουθες εντολές για να δημιουργήσετε σύνθεση και προσομοίωση file σκηνικά.

• Για να δημιουργήσετε ένα μεταγλωττιζόμενο έργο, πρέπει να εκτελέσετε το σενάριο quartus_sh -t make_qii_design.tcl στον κατάλογο προορισμού.
• Για να δημιουργήσετε ένα έργο προσομοίωσης, πρέπει να εκτελέσετε το σενάριο quartus_sh -t make_sim_design.tcl στον κατάλογο προορισμού.
• Το αναπτυσσόμενο μενού "Επιλογή πίνακα" σε αυτήν την ενότητα εφαρμόζει τις κατάλληλες εκχωρήσεις ακίδων του κιτ ανάπτυξης στο π.χampσχέδιο.
• Αυτή η ρύθμιση είναι διαθέσιμη μόνο όταν ενεργοποιείτε το πλαίσιο ελέγχου Σύνθεση στο Example Σχεδιασμός Fileενότητα s.
• Αυτή η ρύθμιση πρέπει να ταιριάζει με το εφαρμοσμένο κιτ ανάπτυξης που υπάρχει, διαφορετικά θα εμφανιστεί ένα μήνυμα σφάλματος.
• Εάν η τιμή Κανένα εμφανίζεται στο αναπτυσσόμενο μενού Επιλογή πίνακα, υποδεικνύει ότι οι τρέχουσες επιλογές παραμέτρων δεν ταιριάζουν με καμία διαμόρφωση του κιτ ανάπτυξης. Μπορείτε να εφαρμόσετε μια συγκεκριμένη IP για κιτ ανάπτυξης και σχετικές ρυθμίσεις παραμέτρων επιλέγοντας μία από τις προκαθορισμένες ρυθμίσεις από την προκαθορισμένη βιβλιοθήκη. Όταν εφαρμόζετε μια προεπιλογή, η τρέχουσα IP και άλλες ρυθμίσεις παραμέτρων ρυθμίζονται ώστε να ταιριάζουν με την επιλεγμένη προεπιλογή. Εάν θέλετε να αποθηκεύσετε τις τρέχουσες ρυθμίσεις σας, θα πρέπει να το κάνετε πριν επιλέξετε μια προεπιλογή. Εάν επιλέξετε μια προεπιλογή χωρίς να αποθηκεύσετε τις προηγούμενες ρυθμίσεις σας, μπορείτε πάντα να αποθηκεύσετε τις νέες προκαθορισμένες ρυθμίσεις με διαφορετικό όνομα
• Εάν θέλετε να δημιουργήσετε το πρώηνampΣχεδιάστε για χρήση στον δικό σας πίνακα, ορίστε τον πίνακα Επιλογή σε Κανένα, δημιουργήστε το π.χample design και, στη συνέχεια, προσθέστε περιορισμούς θέσης καρφιτσών.

Σχετικές Πληροφορίες

• Σύνθεση Εξample Σχεδίαση στη σελίδα 17
• Περιγραφές παραμέτρων IP Intel Arria 10 EMIF για DDR3
• Περιγραφές παραμέτρων IP Intel Arria 10 EMIF για DDR4
• Περιγραφές παραμέτρων IP Intel Arria 10 EMIF για QDRII/II+/Xtreme
• Περιγραφές παραμέτρων IP Intel Arria 10 EMIF για QDR-IV
• Περιγραφές παραμέτρων IP Intel Arria 10 EMIF για RLDRAM 3
• Περιγραφές παραμέτρων IP Intel Arria 10 EMIF για LPDDR3

Δημιουργία του EMIF Design Example για Προσομοίωση

Για τα κιτ ανάπτυξης Intel Arria 10, υπάρχουν προεπιλογές που παραμετροποιούν αυτόματα την IP EMIF και δημιουργούν pinouts για τη συγκεκριμένη πλακέτα.

1. Βεβαιωθείτε ότι το παράθυρο Presets είναι ορατό. Εάν το παράθυρο Προεπιλογές δεν είναι ορατό, εμφανίστε το επιλέγοντας View ➤ Προεπιλογές.
2. Στο παράθυρο Presets, επιλέξτε την κατάλληλη προεπιλογή κιτ ανάπτυξης και κάντε κλικ στο Apply.
3. Διαμορφώστε το EMIF IP και κάντε κλικ στο Generate Example Σχεδίαση στην επάνω δεξιά γωνία του παραθύρου.
4. Καθορίστε έναν κατάλογο για το σχέδιο EMIF π.χample και κάντε κλικ στο OK.

Επιτυχής παραγωγή του σχεδιασμού EMIF π.χample δημιουργεί πολλαπλά file σύνολα για διάφορους υποστηριζόμενους προσομοιωτές, κάτω από έναν κατάλογο sim/ed_sim.
Σχήμα 4. Σχεδιασμός Παραγωγής Προσομοίωσης Π.χample File Δομή

Σημείωση: Εάν δεν επιλέξετε το πλαίσιο ελέγχου Προσομοίωση ή Σύνθεση, ο κατάλογος προορισμού θα περιέχει σχέδιο σχεδίασης πλατφόρμας files, τα οποία δεν είναι απευθείας μεταγλωττίσιμα από το λογισμικό Intel Quartus Prime, αλλά μπορούν να είναι viewεπιμελήθηκε ή υποβλήθηκε σε επεξεργασία κάτω από το Platform Designer. Σε αυτήν την περίπτωση, μπορείτε να εκτελέσετε τις ακόλουθες εντολές για να δημιουργήσετε σύνθεση και προσομοίωση file σκηνικά.

• Για να δημιουργήσετε ένα μεταγλωττιζόμενο έργο, πρέπει να εκτελέσετε το σενάριο quartus_sh -t make_qii_design.tcl στον κατάλογο προορισμού.
• Για να δημιουργήσετε ένα έργο προσομοίωσης, πρέπει να εκτελέσετε το σενάριο quartus_sh -t make_sim_design.tcl στον κατάλογο προορισμού.

Σχετικές Πληροφορίες

• Προσομοίωση Πχample Σχεδίαση στη σελίδα 19
• Intel Arria 10 EMIF IP – Προσομοίωση IP μνήμης

Προσομοίωση έναντι υλοποίησης υλικού

Για προσομοίωση διεπαφής εξωτερικής μνήμης, μπορείτε να επιλέξετε είτε παράλειψη βαθμονόμησης είτε πλήρη βαθμονόμηση στην καρτέλα Διαγνωστικά κατά τη δημιουργία IP.
Μοντέλα προσομοίωσης EMIF
Αυτός ο πίνακας συγκρίνει τα χαρακτηριστικά των μοντέλων βαθμονόμησης παράλειψης και πλήρους βαθμονόμησης.
Πίνακας 2. Μοντέλα προσομοίωσης EMIF: Παράλειψη βαθμονόμησης έναντι πλήρους βαθμονόμησης

Παράλειψη βαθμονόμησης	Πλήρης βαθμονόμηση
Προσομοίωση σε επίπεδο συστήματος με επίκεντρο τη λογική του χρήστη.	Προσομοίωση διεπαφής μνήμης με επίκεντρο τη βαθμονόμηση.
Οι λεπτομέρειες της βαθμονόμησης δεν καταγράφονται.	Καταγράφει όλα τα stages της βαθμονόμησης.
συνέχισε…

Παράλειψη βαθμονόμησης	Πλήρης βαθμονόμηση
Έχει δυνατότητα αποθήκευσης και ανάκτησης δεδομένων.	Περιλαμβάνει ισοπέδωση, ανά bit deskew κ.λπ.
Αντιπροσωπεύει ακριβή αποτελεσματικότητα.
Δεν θεωρεί λοξή σανίδα.

RTL Simulation Versus Hardware Implementation
Αυτός ο πίνακας υπογραμμίζει τις βασικές διαφορές μεταξύ της προσομοίωσης EMIF και της υλοποίησης υλικού.
Πίνακας 3. Προσομοίωση EMIF RTL έναντι υλοποίησης υλικού

Προσομοίωση RTL	Υλοποίηση Υλικού
Ο κώδικας αρχικοποίησης και βαθμονόμησης Nios® εκτελούνται παράλληλα.	Ο κώδικας αρχικοποίησης και βαθμονόμησης Nios εκτελούνται διαδοχικά.
Οι διεπαφές διεκδικούν σήμα σήματος cal_done ταυτόχρονα στην προσομοίωση.	Οι λειτουργίες προσαρμογής καθορίζουν τη σειρά βαθμονόμησης και οι διεπαφές δεν επιβεβαιώνουν το cal_done ταυτόχρονα.

Θα πρέπει να εκτελέσετε προσομοιώσεις RTL με βάση τα μοτίβα κυκλοφορίας για την εφαρμογή του σχεδίου σας. Σημειώστε ότι η προσομοίωση RTL δεν μοντελοποιεί καθυστερήσεις ανίχνευσης PCB που μπορεί να προκαλέσουν ασυμφωνία στην καθυστέρηση μεταξύ της προσομοίωσης RTL και της υλοποίησης υλικού.

Προσομοίωση διεπαφής IP εξωτερικής μνήμης με ModelSim

Αυτή η διαδικασία δείχνει πώς να προσομοιώσετε το σχέδιο EMIF π.χample.

1. Εκκινήστε το λογισμικό Mentor Graphics* ModelSim και επιλέξτε File ➤ Αλλαγή καταλόγου. Πλοηγηθείτε στον κατάλογο sim/ed_sim/mentor εντός του παραγόμενου σχεδίου π.χampφάκελο le.
2. Βεβαιωθείτε ότι το παράθυρο Μεταγραφή εμφανίζεται στο κάτω μέρος της οθόνης. Εάν το παράθυρο Μεταγραφή δεν είναι ορατό, εμφανίστε το κάνοντας κλικ View ➤ Μεταγραφή.
3. Στο παράθυρο Μεταγραφή, εκτελέστε την πηγή msim_setup.tcl.
4. Αφού ολοκληρωθεί η εκτέλεση της πηγής msim_setup.tcl, εκτελέστε το ld_debug στο παράθυρο Transcript.
5. Αφού ολοκληρωθεί η εκτέλεση του ld_debug, βεβαιωθείτε ότι εμφανίζεται το παράθυρο Objects. Εάν το παράθυρο Αντικείμενα δεν είναι ορατό, εμφανίστε το κάνοντας κλικ View ➤ Αντικείμενα.
6. Στο παράθυρο Αντικείμενα, επιλέξτε τα σήματα που θέλετε να προσομοιώσετε κάνοντας δεξί κλικ και επιλέγοντας Προσθήκη κύματος.
7. Αφού ολοκληρώσετε την επιλογή των σημάτων για προσομοίωση, εκτελέστε το run -all στο παράθυρο Transcript. Η προσομοίωση εκτελείται μέχρι να ολοκληρωθεί.
8. Εάν η προσομοίωση δεν είναι ορατή, κάντε κλικ View ➤ Κύμα.

Σχετικές Πληροφορίες

Intel Arria 10 EMIF IP – Προσομοίωση IP μνήμης

Τοποθέτηση καρφιτσών για Intel Arria 10 EMIF IP

Αυτό το θέμα παρέχει οδηγίες για την τοποθέτηση καρφίτσας.

Υπερview

Τα FPGA της Intel Arria 10 έχουν την ακόλουθη δομή:

• Κάθε συσκευή περιέχει 2 στήλες I/O.
• Κάθε στήλη I/O περιέχει έως και 8 τράπεζες I/O.
• Κάθε τράπεζα I/O περιέχει 4 λωρίδες.
• Κάθε λωρίδα περιέχει 12 ακίδες I/O (GPIO) γενικής χρήσης.

Γενικές οδηγίες καρφίτσας

Τα ακόλουθα σημεία παρέχουν γενικές οδηγίες καρφίτσας:

• Βεβαιωθείτε ότι οι ακίδες για μια δεδομένη διεπαφή εξωτερικής μνήμης βρίσκονται σε μια στήλη I/O.
• Οι διεπαφές που εκτείνονται σε πολλές τράπεζες πρέπει να πληρούν τις ακόλουθες απαιτήσεις:
  • Οι τράπεζες πρέπει να είναι γειτονικές η μία με την άλλη. Για πληροφορίες σχετικά με τις παρακείμενες τράπεζες, ανατρέξτε στον Οδηγό χρήσης IP Intel Arria 10 External Memory Interfaces IP.
  • Η τράπεζα διευθύνσεων και εντολών πρέπει να βρίσκεται σε μια κεντρική τράπεζα για να ελαχιστοποιηθεί η καθυστέρηση. Εάν η διεπαφή μνήμης χρησιμοποιεί ζυγό αριθμό τραπεζών, η τράπεζα διευθύνσεων και εντολών μπορεί να βρίσκεται σε οποιαδήποτε από τις δύο κεντρικές τράπεζες.
• Οι αχρησιμοποίητες ακίδες μπορούν να χρησιμοποιηθούν ως ακροδέκτες I/O γενικής χρήσης.
• Όλες οι διευθύνσεις και οι εντολές και οι συσχετισμένες πινέζες πρέπει να βρίσκονται σε μία μόνο τράπεζα.
• Οι καρφίτσες διεύθυνσης και εντολών και δεδομένων μπορούν να μοιράζονται μια τράπεζα υπό τις ακόλουθες συνθήκες:
  • Οι ακίδες διεύθυνσης και εντολών και δεδομένων δεν μπορούν να μοιράζονται μια λωρίδα εισόδου/εξόδου.
  • Μόνο μια αχρησιμοποίητη λωρίδα εισόδου/εξόδου στην τράπεζα διευθύνσεων και εντολών μπορεί να χρησιμοποιηθεί για καρφίτσες δεδομένων.

Πίνακας 4. Γενικοί περιορισμοί καρφίτσας

Τύπος σήματος	Περιορισμός
Data Strobe	Όλα τα σήματα που ανήκουν σε μια ομάδα DQ πρέπει να βρίσκονται στην ίδια λωρίδα εισόδου/εξόδου.
Δεδομένα	Οι σχετικές ακίδες DQ πρέπει να βρίσκονται στην ίδια λωρίδα εισόδου/εξόδου. Οι ακίδες DM/DBI πρέπει να αντιστοιχιστούν με μια ακίδα DQ για σωστή λειτουργία. Για πρωτόκολλα που δεν υποστηρίζουν αμφίδρομες γραμμές δεδομένων, τα σήματα ανάγνωσης θα πρέπει να ομαδοποιούνται χωριστά από τα σήματα εγγραφής.
Διεύθυνση και εντολή	Οι ακίδες διεύθυνσης και εντολών πρέπει να βρίσκονται σε προκαθορισμένες τοποθεσίες μέσα σε μια τράπεζα I/O.

Καρφίτσωμα
Εάν εφαρμόσατε ένα προκαθορισμένο κιτ ανάπτυξης κατά τη δημιουργία IP, όλες οι εκχωρήσεις pin για το κιτ ανάπτυξης δημιουργούνται αυτόματα και μπορούν να επαληθευτούν στο .qsf file που δημιουργείται με το σχέδιο π.χample.

Σχετικές Πληροφορίες

• Intel Arria 10 EMIF IP DDR3
• Intel Arria 10 EMIF IP για DDR4
• Intel Arria 10 EMIF IP για QDRII/II+/Xtreme
• Intel Arria 10 EMIF IP για QDR-IV
• Intel Arria 10 EMIF IP για RLDRAM 3
• Intel Arria 10 EMIF IP για LPDDR3

Μεταγλώττιση και προγραμματισμός του Intel Arria 10 EMIF Design Example

Αφού κάνετε τις απαραίτητες αντιστοιχίσεις pin στο .qsf file, μπορείτε να συντάξετε το σχέδιο π.χample στο λογισμικό Intel Quartus Prime.

1. Μεταβείτε στο φάκελο Intel Quartus Prime που περιέχει το σχέδιο π.χample κατάλογο.
2. Ανοίξτε το έργο Intel Quartus Prime file, (.qpf).
3. Για να ξεκινήσετε τη μεταγλώττιση, κάντε κλικ στο Επεξεργασία ➤ Έναρξη μεταγλώττισης. Η επιτυχής ολοκλήρωση της μεταγλώττισης δημιουργεί ένα .sof file, το οποίο επιτρέπει στη σχεδίαση να εκτελείται σε υλικό.
4. Για να προγραμματίσετε τη συσκευή σας με το μεταγλωττισμένο σχέδιο, ανοίξτε τον προγραμματιστή κάνοντας κλικ στην επιλογή Εργαλεία ➤ Προγραμματιστής.
5. Στον προγραμματιστή, κάντε κλικ στην Αυτόματη ανίχνευση για να εντοπίσετε υποστηριζόμενες συσκευές.
6. Επιλέξτε τη συσκευή Intel Arria 10 και, στη συνέχεια, επιλέξτε Αλλαγή File.
7. Πλοηγηθείτε στο δημιουργημένο ed_synth.sof file και επιλέξτε Άνοιγμα.
8. Κάντε κλικ στο κουμπί Έναρξη για να ξεκινήσετε τον προγραμματισμό της συσκευής Intel Arria 10. Όταν η συσκευή προγραμματιστεί με επιτυχία, η γραμμή προόδου στην επάνω δεξιά γωνία του παραθύρου θα πρέπει να δείχνει 100% (Επιτυχής).

Εντοπισμός σφαλμάτων του Intel Arria 10 EMIF Design Example

Το EMIF Debug Toolkit είναι διαθέσιμο για να βοηθήσει στον εντοπισμό σφαλμάτων των σχεδίων διεπαφής εξωτερικής μνήμης. Η εργαλειοθήκη σάς επιτρέπει να εμφανίζετε περιθώρια ανάγνωσης και εγγραφής και να δημιουργείτε διαγράμματα ματιών. Αφού προγραμματίσετε το κιτ ανάπτυξης Intel Arria 10, μπορείτε να επαληθεύσετε τη λειτουργία του χρησιμοποιώντας το EMIF Debug Toolkit.

1. Για να εκκινήσετε το EMIF Debug Toolkit, μεταβείτε στα Εργαλεία ➤ Εργαλεία εντοπισμού σφαλμάτων συστήματος ➤ Εργαλειοθήκη διεπαφής εξωτερικής μνήμης.
2. Κάντε κλικ στην επιλογή Αρχικοποίηση συνδέσεων.
3. Κάντε κλικ στην επιλογή Σύνδεση έργου στη συσκευή. Εμφανίζεται ένα παράθυρο. βεβαιωθείτε ότι έχει επιλεγεί η σωστή συσκευή και ότι το σωστό .sof file επιλέγεται.
4. Κάντε κλικ στην επιλογή Δημιουργία σύνδεσης διεπαφής μνήμης. Αποδεχτείτε τις προεπιλεγμένες ρυθμίσεις κάνοντας κλικ στο OK.
5. Το κιτ ανάπτυξης Intel Arria 10 έχει πλέον ρυθμιστεί για να λειτουργεί με το EMIF Debug Toolkit και μπορείτε να δημιουργήσετε οποιαδήποτε από τις ακόλουθες αναφορές κάνοντας διπλό κλικ στην αντίστοιχη επιλογή:

• Επανάληψη βαθμονόμησης. Παράγει μια αναφορά βαθμονόμησης που συνοψίζει την κατάσταση βαθμονόμησης ανά ομάδα DQ/DQS μαζί με τα περιθώρια για κάθε pin DQ/DQS.
• Περιθώριο οδηγού. Παράγει μια αναφορά που συνοψίζει τα περιθώρια ανάγνωσης και εγγραφής ανά pin I/O. Αυτό διαφέρει από το περιθώριο βαθμονόμησης επειδή το περιθώριο του προγράμματος οδήγησης καταγράφεται κατά τη διάρκεια της κυκλοφορίας σε λειτουργία χρήστη και όχι κατά τη βαθμονόμηση
• Δημιουργία διαγράμματος ματιών. Δημιουργεί διαγράμματα ματιών ανάγνωσης και εγγραφής για κάθε ακροδέκτη DQ με βάση τα μοτίβα δεδομένων βαθμονόμησης.
• Βαθμονόμηση τερματισμού. Σαρώνει διαφορετικές τιμές τερματισμού και αναφέρει τα περιθώρια που παρέχει κάθε τιμή τερματισμού. Χρησιμοποιήστε αυτή τη δυνατότητα για να επιλέξετε τον βέλτιστο τερματισμό για τη διεπαφή μνήμης.

Design ExampΠεριγραφή για διεπαφές εξωτερικής μνήμης Intel Arria 10 FPGA IP

Όταν παραμετροποιείτε και δημιουργείτε το EMIF IP σας, μπορείτε να καθορίσετε ότι το σύστημα δημιουργεί καταλόγους για προσομοίωση και σύνθεση file θέτει και δημιουργεί το file ρυθμίζεται αυτόματα. Εάν επιλέξετε Προσομοίωση ή Σύνθεση στο Π.χample Σχεδιασμός Files στην ExampΣτην καρτέλα Σχέδια, το σύστημα δημιουργεί μια πλήρη προσομοίωση file σετ ή μια πλήρη σύνθεση file σετ, σύμφωνα με την επιλογή σας.

Σύνθεση Εξample Σχεδιασμός

Η σύνθεση π.χampΤο le design περιέχει τα κύρια μπλοκ που φαίνονται στο παρακάτω σχήμα.

• Μια γεννήτρια κίνησης, η οποία είναι ένα συνθετικό Avalon®-MM example πρόγραμμα οδήγησης που υλοποιεί ένα ψευδοτυχαίο μοτίβο αναγνώσεων και εγγραφών σε έναν παραμετροποιημένο αριθμό διευθύνσεων. Η γεννήτρια κίνησης παρακολουθεί επίσης τα δεδομένα που διαβάζονται από τη μνήμη για να διασφαλίσει ότι ταιριάζουν με τα γραπτά δεδομένα και να επιβεβαιώσει μια αποτυχία διαφορετικά.
• Ένα στιγμιότυπο της διεπαφής μνήμης, το οποίο περιλαμβάνει:
  • Ένας ελεγκτής μνήμης που μεσολαβεί μεταξύ της διεπαφής Avalon-MM και της διεπαφής AFI.
  • Το PHY, το οποίο χρησιμεύει ως διεπαφή μεταξύ του ελεγκτή μνήμης και των εξωτερικών συσκευών μνήμης για την εκτέλεση λειτουργιών ανάγνωσης και εγγραφής.

Εικόνα 5. Σύνθεση Εξample Σχεδιασμός

Εάν χρησιμοποιείτε τη δυνατότητα Ping Pong PHY, η σύνθεση π.χampΟ σχεδιασμός περιλαμβάνει δύο γεννήτριες κυκλοφορίας που εκδίδουν εντολές σε δύο ανεξάρτητες συσκευές μνήμης μέσω δύο ανεξάρτητων ελεγκτών και ενός κοινού PHY, όπως φαίνεται στο παρακάτω σχήμα.

Εικόνα 6. Σύνθεση Εξample Design for Ping Pong PHY

Εάν χρησιμοποιείτε το RLDRAM 3, η γεννήτρια κυκλοφορίας στη σύνθεση π.χampΤο le design επικοινωνεί απευθείας με το PHY χρησιμοποιώντας AFI, όπως φαίνεται στο παρακάτω σχήμα.
Εικόνα 7. Σύνθεση Εξample Σχεδίαση για διεπαφές RLDRAM 3

Σημείωμα: Εάν μία ή περισσότερες από τις παραμέτρους Λειτουργία κοινής χρήσης PLL, Λειτουργία κοινής χρήσης DLL ή Λειτουργία κοινής χρήσης OCT έχουν ρυθμιστεί σε οποιαδήποτε τιμή εκτός από την επιλογή Χωρίς κοινή χρήση, η σύνθεση π.χ.ampΗ σχεδίαση θα περιέχει δύο περιπτώσεις δημιουργίας κίνησης/διασύνδεσης μνήμης. Οι δύο παρουσίες δημιουργίας κίνησης/διασύνδεσης μνήμης σχετίζονται μόνο με κοινόχρηστες συνδέσεις PLL/DLL/OCT όπως ορίζονται από τις ρυθμίσεις παραμέτρων. Οι περιπτώσεις δημιουργίας κίνησης/διασύνδεσης μνήμης δείχνουν πώς μπορείτε να κάνετε τέτοιες συνδέσεις στα δικά σας σχέδια.

Σημείωμα: Ροή σύνθεσης τρίτου κατασκευαστή, όπως περιγράφεται στον Οδηγό χρήστη Intel Quartus Prime Standard Edition: Η σύνθεση τρίτου κατασκευαστή δεν υποστηρίζεται ροή για EMIF IP.
Σχετικές Πληροφορίες
Δημιουργία του συνθετικού σχεδίου EMIF Exampστη σελίδα 7

Προσομοίωση Πχample Σχεδιασμός

Η προσομοίωση π.χampΤο σχέδιο περιέχει τα κύρια μπλοκ που φαίνονται στο παρακάτω σχήμα.

• Ένα παράδειγμα της σύνθεσης π.χample design. Όπως περιγράφηκε στην προηγούμενη ενότητα, η σύνθεση π.χampΤο le design περιέχει μια γεννήτρια κίνησης και μια παρουσία της διεπαφής μνήμης. Αυτά τα μπλοκ προεπιλογή για αφηρημένα μοντέλα προσομοίωσης όπου είναι απαραίτητο για γρήγορη προσομοίωση.
• Ένα μοντέλο μνήμης, το οποίο λειτουργεί ως ένα γενικό μοντέλο που συμμορφώνεται με τις προδιαγραφές του πρωτοκόλλου μνήμης. Συχνά, οι προμηθευτές μνήμης παρέχουν μοντέλα προσομοίωσης για τα συγκεκριμένα στοιχεία μνήμης που μπορείτε να κάνετε λήψη από τους webτοποθεσίες.
• Ένας έλεγχος κατάστασης, ο οποίος παρακολουθεί τα σήματα κατάστασης από την IP διεπαφής εξωτερικής μνήμης και τη γεννήτρια κυκλοφορίας, για να σηματοδοτήσει μια συνολική κατάσταση επιτυχίας ή αποτυχίας.

Εικόνα 8. Προσομοίωση Εξample Σχεδιασμός

Εάν χρησιμοποιείτε τη δυνατότητα Ping Pong PHY, η προσομοίωση π.χampΟ σχεδιασμός περιλαμβάνει δύο γεννήτριες κυκλοφορίας που εκδίδουν εντολές σε δύο ανεξάρτητες συσκευές μνήμης μέσω δύο ανεξάρτητων ελεγκτών και ενός κοινού PHY, όπως φαίνεται στο παρακάτω σχήμα.

Εικόνα 9. Προσομοίωση Εξample Design for Ping Pong PHY

Εάν χρησιμοποιείτε το RLDRAM 3, η γεννήτρια κυκλοφορίας στην προσομοίωση π.χampΤο le design επικοινωνεί απευθείας με το PHY χρησιμοποιώντας AFI, όπως φαίνεται στο παρακάτω σχήμα.

Εικόνα 10. Προσομοίωση Εξample Σχεδίαση για διεπαφές RLDRAM 3

Σχετικές Πληροφορίες
Δημιουργία του EMIF Design Example για Προσομοίωση στη σελίδα 10

Exampκαρτέλα Διασύνδεση σχεδίων

Ο επεξεργαστής παραμέτρων περιλαμβάνει ένα Example Σχέδια καρτέλα που σας επιτρέπει να παραμετροποιήσετε και να δημιουργήσετε τον πρώην σαςample designs.λ

Εικόνα 11. Πρample Καρτέλα Σχέδια στον Επεξεργαστή παραμέτρων διεπαφές εξωτερικής μνήμης

Διαθέσιμο π.χample Τμήματος Σχεδίων
Το αναπτυσσόμενο μενού Επιλογή σχεδίασης σάς επιτρέπει να επιλέξετε το επιθυμητό π.χample design. Επί του παρόντος, το EMIF ExampΤο le Design είναι η μόνη διαθέσιμη επιλογή και επιλέγεται από προεπιλογή.

Ιστορικό αναθεώρησης εγγράφων για διεπαφές εξωτερικής μνήμης Intel Arria 10 FPGA IP Design Example Οδηγός χρήσης

Έκδοση εγγράφου	Έκδοση Intel Quartus Prime	Αλλαγές
2021.03.29	21.1	• Στο Example Design Quick Start κεφάλαιο, αφαίρεσε τις αναφορές στον προσομοιωτή NCSim*.
2018.09.24	18.1	• Ενημερωμένα στοιχεία στο Δημιουργία του συνθετικού σχεδίου EMIF Example και Δημιουργία του EMIF Design Example για Προσομοίωση θέματα.
2018.05.07	18.0	• Άλλαξε ο τίτλος του εγγράφου από Intel Arria 10 διεπαφές εξωτερικής μνήμης Σχεδιασμός IP Example Οδηγός χρήσης να Διεπαφές εξωτερικής μνήμης Intel Arria 10 FPGA IP Design Example Οδηγός χρήσης. • Διορθώθηκαν κουκκίδες στο Υπερview τμήμα του Τοποθέτηση καρφιτσών για Intel Arria 10 EMIF IP θέμα.

Ημερομηνία	Εκδοχή	Αλλαγές
Νοέμβριος 2017	2017.11.06	Αρχική έκδοση.

Intel Corporation. Ολα τα δικαιώματα διατηρούνται. Η ονομασία Intel, το λογότυπο Intel και άλλα σήματα Intel είναι εμπορικά σήματα της Intel Corporation ή των θυγατρικών της. Η Intel εγγυάται την απόδοση των προϊόντων FPGA και ημιαγωγών της σύμφωνα με τις τρέχουσες προδιαγραφές σύμφωνα με την τυπική εγγύηση της Intel, αλλά διατηρεί το δικαίωμα να κάνει αλλαγές σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση. Η Intel δεν αναλαμβάνει καμία ευθύνη ή ευθύνη που απορρέει από την εφαρμογή ή τη χρήση οποιασδήποτε πληροφορίας, προϊόντος ή υπηρεσίας που περιγράφεται στο παρόν, εκτός εάν συμφωνηθεί ρητά εγγράφως από την Intel. Συνιστάται στους πελάτες της Intel να λαμβάνουν την πιο πρόσφατη έκδοση των προδιαγραφών της συσκευής προτού βασιστούν σε οποιεσδήποτε δημοσιευμένες πληροφορίες και προτού υποβάλουν παραγγελίες για προϊόντα ή υπηρεσίες.

• Άλλα ονόματα και επωνυμίες μπορούν να διεκδικηθούν ως ιδιοκτησία άλλων.

Έγγραφα / Πόροι

intel UG-20118 Διεπαφές εξωτερικής μνήμης Arria 10 FPGA IP Design Example [pdf] Οδηγός χρήστη UG-20118 Διεπαφές εξωτερικής μνήμης Arria 10 FPGA IP Design Example, UG-20118, Διεπαφές εξωτερικής μνήμης Arria 10 FPGA IP Design Example, Διεπαφές Arria 10 FPGA IP Design Example, 10 FPGA IP Design Example

Αναφορές

• Εγχειρίδιο χρήστη