intel UG-20118 Արտաքին հիշողության միջերեսներ Arria 10 FPGA IP Design Example

Դիզայն ExampԱրագ մեկնարկի ուղեցույց արտաքին հիշողության միջերեսների համար Intel® Arria® 10 FPGA IP

Նոր ինտերֆեյս և ավելի ավտոմատացված դիզայն, օրինակample flow-ը հասանելի է Intel® Arria® 10 արտաքին հիշողության միջերեսների համար:
The Example Designs ներդիրը պարամետրերի խմբագրիչում թույլ է տալիս նշել սինթեզի և սիմուլյացիայի ստեղծումը file հավաքածուներ, որոնք կարող եք օգտագործել ձեր EMIF IP-ն հաստատելու համար:
Դուք կարող եք առաջացնել նախկինampՆախագծեք հատուկ Intel FPGA-ի մշակման հավաքածուի կամ ձեր ստեղծած ցանկացած EMIF IP-ի համար:

Նկար 1. Ընդհանուր նախագծում Օրինակample Workflows

Դիզայն Example

Նկար 2. EMIF-ի գեներացում ՕրինակampԴիզայն Intel Arria 10 զարգացման հավաքածուով

Intel կորպորացիա. Բոլոր իրավունքները պաշտպանված են: Intel-ը, Intel-ի պատկերանշանը և Intel այլ նշանները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքանիշերն են: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերին համապատասխան՝ Intel-ի ստանդարտ երաշխիքին համապատասխան, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը:

• Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:

EMIF նախագծի ստեղծում

Intel Quartus® Prime ծրագրային ապահովման 17.1 և ավելի նոր տարբերակի համար դուք պետք է ստեղծեք Intel Quartus Prime նախագիծ, նախքան EMIF IP-ն և դիզայնը ստեղծելը:ampլե.

1. Գործարկեք Intel Quartus Prime ծրագիրը և ընտրեք File ➤ Նոր նախագծի հրաշագործ: Սեղմեք Հաջորդը:
2. Նշեք գրացուցակ և անունը այն նախագծի համար, որը ցանկանում եք ստեղծել: Սեղմեք Հաջորդը:
3. Ստուգեք, որ Դատարկ նախագիծն ընտրված է: Երկու անգամ սեղմեք Հաջորդը:
4. Անունի ֆիլտրի տակ մուտքագրեք սարքի մասի համարը:
5. «Հասանելի սարքեր» բաժնում ընտրեք համապատասխան սարքը:
6. Սեղմեք Ավարտել:

EMIF IP-ի ստեղծում և կարգավորում

Հետևյալ քայլերը ցույց են տալիս, թե ինչպես ստեղծել և կարգավորել EMIF IP-ն: Քայլերը նման են՝ անկախ ձեր թիրախավորված հիշողության արձանագրությունից:

1. IP կատալոգի պատուհանում ընտրեք Intel Arria 10 արտաքին հիշողության միջերեսներ: (Եթե IP Կատալոգի պատուհանը տեսանելի չէ, ընտրեք View ➤ Կոմունալ Windows ➤ IP կատալոգ:)
2. IP-ի պարամետրի խմբագրիչում տրամադրեք կազմակերպության անուն EMIF IP-ի համար (այստեղ ձեր տրամադրած անունը դառնում է file անունը IP-ի համար) և նշեք գրացուցակը: Սեղմեք Ստեղծել:
3. Պարամետրերի խմբագիրն ունի բազմաթիվ ներդիրներ, որտեղ դուք պետք է կարգավորեք պարամետրերը՝ արտացոլելու ձեր EMIF իրականացումը.

Intel Arria 10 EMIF պարամետրերի խմբագրման ուղեցույցներ

Աղյուսակ 1. EMIF պարամետրերի խմբագրման ուղեցույցներ

Պարամետրերի խմբագրիչի ներդիր	Ուղեցույցներ
Գեներալ	Համոզվեք, որ հետևյալ պարամետրերը ճիշտ են մուտքագրվել. • Սարքի արագության աստիճանը: • Հիշողության ժամացույցի հաճախականությունը: • PLL հղման ժամացույցի հաճախականությունը:
Հիշողություն	• Տե՛ս ձեր հիշողության սարքի տվյալների աղյուսակը՝ դրա վրա պարամետրերը մուտքագրելու համար Հիշողություն ներդիր. • Դուք նաև պետք է մուտքագրեք որոշակի տեղ ALERT# փին-ի համար: (Կիրառվում է միայն DDR4 հիշողության արձանագրության վրա):
Մեմ I/O	• Նախագծի նախնական ուսումնասիրությունների համար կարող եք օգտագործել լռելյայն կարգավորումները Mem I/O ներդիր. • Նախագծման առաջադեմ վավերացման համար դուք պետք է կատարեք տախտակի սիմուլյացիա՝ ավարտման օպտիմալ կարգավորումները ստանալու համար:
FPGA I/O	• Նախագծի նախնական ուսումնասիրությունների համար կարող եք օգտագործել լռելյայն կարգավորումները FPGA I/O ներդիր. • Նախագծման առաջադեմ վավերացման համար դուք պետք է կատարեք տախտակի սիմուլյացիա՝ կապված IBIS մոդելների հետ՝ համապատասխան I/O ստանդարտներ ընտրելու համար:
Mem Timeming	• Նախագծի նախնական ուսումնասիրությունների համար կարող եք օգտագործել լռելյայն կարգավորումները Mem Timeming ներդիր. • Դիզայնի առաջադեմ վավերացման համար դուք պետք է մուտքագրեք պարամետրեր՝ ըստ ձեր հիշողության սարքի տվյալների թերթիկի:
Վարչություն	• Նախագծի նախնական ուսումնասիրությունների համար կարող եք օգտագործել լռելյայն կարգավորումները Վարչություն ներդիր. • Դիզայնի առաջադեմ վավերացման և ճշգրիտ ժամանակի փակման համար դուք պետք է կատարեք տախտակի սիմուլյացիա՝ ճշգրիտ միջխորհրդանշական միջամտության (ISI)/խոսակցությունների և տախտակի ու փաթեթի թեքության մասին տեղեկություններ ստանալու համար և մուտքագրեք այն Վարչություն ներդիր.
Վերահսկիչ	Սահմանեք կարգավորիչի պարամետրերը ձեր հիշողության կարգավորիչի համար ցանկալի կազմաձևման և վարքագծի համաձայն:
Ախտորոշում	Դուք կարող եք օգտագործել պարամետրերը Ախտորոշում ներդիր՝ օգնելու փորձարկել և կարգաբերել ձեր հիշողության միջերեսը:
ExampԴիզայններ	Այն ExampԴիզայններ ներդիրը թույլ է տալիս ստեղծել դիզայն նախկինումamples սինթեզի և մոդելավորման համար: Ստեղծված դիզայնը նախկինample-ն ամբողջական EMIF համակարգ է, որը բաղկացած է EMIF IP-ից և դրայվերից, որը ստեղծում է պատահական տրաֆիկ՝ հիշողության միջերեսը վավերացնելու համար:

Առանձին պարամետրերի վերաբերյալ մանրամասն տեղեկությունների համար տե՛ս Intel Arria 10 արտաքին հիշողության ինտերֆեյսների IP օգտագործողի ուղեցույցի ձեր հիշողության արձանագրության համապատասխան գլուխը:

Սինթեզվող EMIF դիզայնի ստեղծում, օրինակample

Intel Arria 10-ի մշակման փաթեթների համար կան նախադրյալներ, որոնք ավտոմատ կերպով կարգավորում են EMIF IP-ն և ստեղծում են մատնահետքեր կոնկրետ տախտակի համար:

1. Ստուգեք, որ Presets պատուհանը տեսանելի է: Եթե ​​Presets պատուհանը տեսանելի չէ, ցուցադրեք այն՝ ընտրելով View ➤ Նախադրված:
2. Նախադրված պատուհանում ընտրեք համապատասխան զարգացման փաթեթի նախադրյալը և սեղմեք Դիմել:
3. Կարգավորեք EMIF IP-ն և կտտացրեք «Ստեղծել օրինակ»:ampԴիզայն պատուհանի վերին աջ անկյունում:
4. Նշեք տեղեկատու EMIF դիզայնի համար, օրինակample և սեղմեք OK: EMIF դիզայնի հաջող սերունդ, օրինակample ստեղծում է հետևյալը files Wii գրացուցակի տակ:

Նկար 3. Գեներացված սինթեզվող դիզայն Example File Կառուցվածք

Նշում. Եթե ​​չընտրեք «Սիմուլյացիա» կամ «Սինթեզ» վանդակը, ապա նպատակային գրացուցակը կպարունակի «Platform Designer» դիզայնը files, որոնք ուղղակիորեն կոմպիլյացիոն չեն Intel Quartus Prime ծրագրաշարի կողմից, բայց կարող են լինել viewխմբագրվել կամ խմբագրվել է Պլատֆորմի դիզայների ներքո: Այս իրավիճակում կարող եք գործարկել հետևյալ հրամանները՝ սինթեզ և սիմուլյացիա ստեղծելու համար file հավաքածուներ.

• Կոմպիլյատիվ նախագիծ ստեղծելու համար դուք պետք է գործարկեք quartus_sh -t make_qii_design.tcl սկրիպտը նպատակակետ գրացուցակում:
• Մոդելավորման նախագիծ ստեղծելու համար դուք պետք է գործարկեք quartus_sh -t make_sim_design.tcl սկրիպտը նպատակակետ գրացուցակում:
• Այս բաժնում Ընտրել տախտակի բացվող ցանկը կիրառում է համապատասխան մշակման հավաքածուի փին հանձնարարությունները նախկինումampդիզայն.
• Այս պարամետրը հասանելի է միայն այն դեպքում, երբ դուք միացնեք «Սինթեզ» վանդակը Նախample Դիզայն Files բաժին:
• Այս պարամետրը պետք է համապատասխանի կիրառական զարգացման հավաքածուին, այլապես սխալի հաղորդագրություն կհայտնվի:
• Եթե ​​«Ոչ մի» արժեքը հայտնվում է «Ընտրել տախտակի» բացվող ցանկում, դա ցույց է տալիս, որ ընթացիկ պարամետրերի ընտրանքները չեն համընկնում մշակման հավաքածուի որևէ կազմաձևերի հետ: Դուք կարող եք կիրառել մշակման փաթեթին հատուկ IP և հարակից պարամետրերի կարգավորումներ՝ ընտրելով նախադրված գրադարանից որևէ մեկը: Երբ դուք նախադրված եք կիրառում, ընթացիկ IP-ն և այլ պարամետրերի կարգավորումները սահմանված են այնպես, որ համապատասխանեն ընտրված նախադրյալին: Եթե ​​ցանկանում եք պահպանել ձեր ընթացիկ կարգավորումները, դուք պետք է դա անեք նախքան նախադրյալ ընտրելը: Եթե ​​դուք ընտրում եք նախադրված առանց ձեր նախորդ կարգավորումները պահելու, դուք միշտ կարող եք պահպանել նոր նախադրված կարգավորումները այլ անունով
• Եթե ​​ցանկանում եք ստեղծել նախկինampՆախագծեք ձեր սեփական տախտակի վրա օգտագործելու համար, դրեք «Ընտրել տախտակ» «Ոչ մի», ստեղծեք նախկինըample design, այնուհետև ավելացրեք փին տեղադրության սահմանափակումները:

Առնչվող տեղեկատվություն

• Սինթեզ ExampԴիզայն 17-րդ էջում
• Intel Arria 10 EMIF IP պարամետրի նկարագրություններ DDR3-ի համար
• Intel Arria 10 EMIF IP պարամետրի նկարագրություններ DDR4-ի համար
• Intel Arria 10 EMIF IP պարամետրի նկարագրություններ QDRII/II+/Xtreme-ի համար
• Intel Arria 10 EMIF IP պարամետրի նկարագրություններ QDR-IV-ի համար
• Intel Arria 10 EMIF IP պարամետրի նկարագրություններ RLDRAM 3-ի համար
• Intel Arria 10 EMIF IP պարամետրի նկարագրությունները LPDDR3-ի համար

Արտադրելով EMIF Design Example մոդելավորման համար

Intel Arria 10-ի մշակման փաթեթների համար կան նախադրյալներ, որոնք ավտոմատ կերպով կարգավորում են EMIF IP-ն և ստեղծում են մատնահետքեր կոնկրետ տախտակի համար:

1. Ստուգեք, որ Presets պատուհանը տեսանելի է: Եթե ​​Presets պատուհանը տեսանելի չէ, ցուցադրեք այն՝ ընտրելով View ➤ Նախադրված:
2. Նախադրված պատուհանում ընտրեք համապատասխան զարգացման փաթեթի նախադրյալը և սեղմեք Դիմել:
3. Կարգավորեք EMIF IP-ն և կտտացրեք «Ստեղծել օրինակ»:ampԴիզայն պատուհանի վերին աջ անկյունում:
4. Նշեք տեղեկատու EMIF դիզայնի համար, օրինակample և սեղմեք OK:

EMIF դիզայնի հաջող սերունդ, օրինակample ստեղծում է բազմակի file հավաքածուներ տարբեր աջակցվող սիմուլյատորների համար՝ sim/ed_sim գրացուցակի տակ:
Գծապատկեր 4. Գեներացված սիմուլյացիոն դիզայն Example File Կառուցվածք

Նշում․ Եթե չընտրեք «Սիմուլյացիա» կամ «Սինթեզ» վանդակը, ապա նպատակային գրացուցակը կպարունակի «Platform Designer» դիզայնը։ files, որոնք ուղղակիորեն կոմպիլյացիոն չեն Intel Quartus Prime ծրագրաշարի կողմից, բայց կարող են լինել viewխմբագրվել կամ խմբագրվել է Պլատֆորմի դիզայների ներքո: Այս իրավիճակում կարող եք գործարկել հետևյալ հրամանները՝ սինթեզ և սիմուլյացիա ստեղծելու համար file հավաքածուներ.

• Կոմպիլյատիվ նախագիծ ստեղծելու համար դուք պետք է գործարկեք quartus_sh -t make_qii_design.tcl սկրիպտը նպատակակետ գրացուցակում:
• Մոդելավորման նախագիծ ստեղծելու համար դուք պետք է գործարկեք quartus_sh -t make_sim_design.tcl սկրիպտը նպատակակետ գրացուցակում:

Առնչվող տեղեկատվություն

• Մոդելավորում ExampԴիզայն 19-րդ էջում
• Intel Arria 10 EMIF IP – հիշողության IP մոդելավորում

Մոդելավորում ընդդեմ ապարատային ներդրման

Արտաքին հիշողության ինտերֆեյսի մոդելավորման համար IP-ի ստեղծման ժամանակ կարող եք ընտրել կամ բաց թողնել տրամաչափումը կամ ամբողջական չափաբերումը Ախտորոշման ներդիրում:
EMIF մոդելավորման մոդելներ
Այս աղյուսակը համեմատում է բաց թողնման և ամբողջական տրամաչափման մոդելների բնութագրերը:
Աղյուսակ 2. EMIF սիմուլյացիայի մոդելներ. Բաց թողնման աստիճանավորումն ընդդեմ ամբողջական չափորոշման

Բաց թողնել տրամաչափումը	Ամբողջական աստիճանավորում
Համակարգի մակարդակի մոդելավորում՝ կենտրոնանալով օգտագործողի տրամաբանության վրա:	Հիշողության ինտերֆեյսի մոդելավորում՝ կենտրոնանալով տրամաչափման վրա:
Կալիբրացիայի մանրամասները չեն ֆիքսվում:	Գրավում է բոլոր սtagչափաբերման էս.
շարունակել…

Բաց թողնել տրամաչափումը	Ամբողջական աստիճանավորում
Ունի տվյալների պահպանման և առբերման հնարավորություն:	Ներառում է հարթեցում, մեկ բիթային շերտաձև և այլն:
Ներկայացնում է ճշգրիտ արդյունավետությունը:
Չի համարում տախտակի թեքություն:

RTL սիմուլյացիա ընդդեմ ապարատային ներդրման
Այս աղյուսակը ընդգծում է հիմնական տարբերությունները EMIF մոդելավորման և ապարատային ներդրման միջև:
Աղյուսակ 3. EMIF RTL մոդելավորում ընդդեմ ապարատային ներդրման

RTL մոդելավորում	Սարքավորումների ներդրում
Nios® սկզբնավորման և տրամաչափման կոդը կատարվում են զուգահեռ:	Nios-ի սկզբնավորումը և չափաբերման կոդը կատարվում են հաջորդաբար:
Ինտերֆեյսները սիմուլյացիայի ժամանակ միաժամանակ հաստատում են cal_done ազդանշանի ազդանշանը:	Հարմարեցման գործողությունները որոշում են տրամաչափման կարգը, և միջերեսները միաժամանակ չեն հաստատում cal_done-ը:

Դուք պետք է գործարկեք RTL սիմուլյացիաներ՝ հիմնված երթևեկության օրինաչափությունների վրա ձեր դիզայնի կիրառման համար: Նկատի ունեցեք, որ RTL մոդելավորումը չի մոդելավորում PCB-ի հետագծման ուշացումները, որոնք կարող են առաջացնել RTL մոդելավորման և ապարատային ներդրման միջև ուշացման անհամապատասխանություն:

Արտաքին հիշողության ինտերֆեյսի IP մոդելավորում ModelSim-ով

Այս ընթացակարգը ցույց է տալիս, թե ինչպես կարելի է մոդելավորել EMIF դիզայնը նախկինումampլե.

1. Գործարկեք Mentor Graphics* ModelSim ծրագիրը և ընտրեք File ➤ Փոխել գրացուցակը: Նավարկեք sim/ed_sim/mentor գրացուցակը ստեղծված դիզայնի նախկինումample թղթապանակ.
2. Համոզվեք, որ «Տառագրություն» պատուհանը ցուցադրվում է էկրանի ներքևում: Եթե ​​Transcript պատուհանը տեսանելի չէ, ցուցադրեք այն սեղմելով View ➤ Ձայնագրություն.
3. Transcript պատուհանում գործարկեք աղբյուրը msim_setup.tcl:
4. Աղբյուրի msim_setup.tcl-ն ավարտելուց հետո գործարկեք ld_debug-ը Transcript պատուհանում:
5. Այն բանից հետո, երբ ld_debug-ն ավարտի գործարկումը, ստուգեք, որ ցուցադրված է Objects պատուհանը: Եթե ​​օբյեկտների պատուհանը տեսանելի չէ, ցուցադրեք այն սեղմելով View ➤ Օբյեկտներ.
6. Օբյեկտների պատուհանում ընտրեք այն ազդանշանները, որոնք ցանկանում եք մոդելավորել՝ աջ սեղմելով և ընտրելով Ավելացնել ալիք:
7. Մոդելավորման համար ազդանշանների ընտրությունն ավարտելուց հետո «Transcript» պատուհանում կատարեք «run -all»: Սիմուլյացիան գործում է մինչև այն ավարտվի:
8. Եթե ​​սիմուլյացիան տեսանելի չէ, սեղմեք View ➤ Ալիք.

Առնչվող տեղեկատվություն

Intel Arria 10 EMIF IP – հիշողության IP մոդելավորում

Pin-ի տեղադրում Intel Arria 10 EMIF IP-ի համար

Այս թեման ուղեցույցներ է տալիս քորոցների տեղադրման համար:

Ավարտվել էview

Intel Arria 10 FPGA-ներն ունեն հետևյալ կառուցվածքը.

• Յուրաքանչյուր սարք պարունակում է 2 I/O սյունակ:
• Յուրաքանչյուր I/O սյունակ պարունակում է մինչև 8 I/O բանկ:
• Յուրաքանչյուր I/O բանկ պարունակում է 4 գոտի:
• Յուրաքանչյուր գիծ պարունակում է 12 ընդհանուր նշանակության I/O (GPIO) կապում:

Ընդհանուր փին ուղեցույցներ

Հետևյալ կետերը տրամադրում են ընդհանուր ուղեցույցներ.

• Համոզվեք, որ տվյալ արտաքին հիշողության ինտերֆեյսի քորոցները գտնվում են մեկ I/O սյունակում:
• Ինտերֆեյսները, որոնք ընդգրկում են բազմաթիվ բանկեր, պետք է համապատասխանեն հետևյալ պահանջներին.
  • Բանկերը պետք է հարակից լինեն միմյանց. Հարակից բանկերի մասին տեղեկությունների համար տե՛ս Intel Arria 10 արտաքին հիշողության միջերեսների IP օգտագործողի ուղեցույցը:
  • Հասցեի և հրամանների բանկը պետք է գտնվի կենտրոնական բանկում՝ նվազագույնի հասցնելու ուշացումը: Եթե ​​հիշողության միջերեսն օգտագործում է զույգ թվով բանկեր, հասցեների և հրամանների բանկը կարող է լինել երկու կենտրոնական բանկերից որևէ մեկում:
• Չօգտագործված քորոցները կարող են օգտագործվել որպես ընդհանուր նշանակության I/O կապիչներ:
• Բոլոր հասցեները, հրամանները և հարակից փիները պետք է գտնվեն մեկ բանկի ներսում:
• Հասցեի և հրամանների և տվյալների քորոցները կարող են համօգտագործել բանկը հետևյալ պայմաններով.
  • Հասցեների և հրամանների և տվյալների փիները չեն կարող կիսել I/O գիծը:
  • Հասցեների և հրամանների բանկում միայն չօգտագործված մուտքի/ելքի գիծը կարող է օգտագործվել տվյալների քորոցների համար:

Աղյուսակ 4. Ընդհանուր կապի սահմանափակումներ

Ազդանշանի տեսակը	Սահմանափակում
Data Strobe	DQ խմբին պատկանող բոլոր ազդանշանները պետք է գտնվեն նույն I/O գոտում:
Տվյալներ	Կապակցված DQ կապանքները պետք է գտնվեն նույն I/O գծում: DM/DBI կապումները պետք է զուգակցվեն DQ կապի հետ՝ ճիշտ աշխատանքի համար: Արձանագրությունների համար, որոնք չեն աջակցում երկկողմանի տվյալների գծեր, կարդալու ազդանշանները պետք է խմբավորվեն գրելու ազդանշաններից առանձին:
Հասցե և հրաման	Հասցեի և Հրամանի փիները պետք է գտնվեն I/O բանկի նախապես սահմանված վայրերում:

Քորոցների առաջադրանքներ
Եթե ​​IP-ի ստեղծման ժամանակ կիրառել եք զարգացման փաթեթի նախադրյալներ, ապա մշակման փաթեթի բոլոր փին հանձնարարությունները ավտոմատ կերպով ստեղծվում են և կարող են ստուգվել .qsf-ում: file որը ստեղծվում է դիզայնով, օրինակampլե.

Առնչվող տեղեկատվություն

• Intel Arria 10 EMIF IP DDR3
• Intel Arria 10 EMIF IP DDR4-ի համար
• Intel Arria 10 EMIF IP QDRII/II+/Xtreme-ի համար
• Intel Arria 10 EMIF IP QDR-IV-ի համար
• Intel Arria 10 EMIF IP RLDRAM 3-ի համար
• Intel Arria 10 EMIF IP LPDDR3-ի համար

Կազմել և ծրագրավորել Intel Arria 10 EMIF Design Example

Այն բանից հետո, երբ դուք կատարել եք անհրաժեշտ փին հանձնարարությունները .qsf-ում file, դիզայնը կարող եք կազմել նախկինample Intel Quartus Prime ծրագրաշարում:

1. Նավարկեք դեպի Intel Quartus Prime թղթապանակ, որը պարունակում է դիզայնի օրինակampտեղեկատու.
2. Բացեք Intel Quartus Prime նախագիծը file, (.qpf).
3. Կազմումը սկսելու համար սեղմեք Processing ➤ Start Compilation: Կազմման հաջող ավարտը առաջացնում է .sof file, ինչը հնարավորություն է տալիս դիզայնին աշխատել սարքաշարի վրա:
4. Ձեր սարքը կազմված դիզայնով ծրագրավորելու համար բացեք ծրագրավորողը սեղմելով Գործիքներ ➤ Ծրագրավորող:
5. Ծրագրավորողում սեղմեք Auto Detect՝ աջակցվող սարքերը հայտնաբերելու համար:
6. Ընտրեք Intel Arria 10 սարքը և ընտրեք Փոխել File.
7. Նավարկեք ստեղծած ed_synth.sof file և ընտրեք Բացել:
8. Սեղմեք Սկսել՝ Intel Arria 10 սարքի ծրագրավորումը սկսելու համար: Երբ սարքը հաջողությամբ ծրագրավորվում է, պատուհանի վերևի աջ մասում առաջընթացի սանդղակը պետք է ցույց տա 100% (Հաջողված է):

Intel Arria 10 EMIF Design Example

EMIF վրիպազերծման գործիքակազմը հասանելի է արտաքին հիշողության ինտերֆեյսի դիզայնը վրիպազերծելու համար: Գործիքների հավաքածուն թույլ է տալիս ցուցադրել կարդալու և գրելու լուսանցքները և ստեղծել աչքի դիագրամներ: Intel Arria 10 մշակման փաթեթը ծրագրավորելուց հետո կարող եք ստուգել դրա աշխատանքը՝ օգտագործելով EMIF Debug Toolkit-ը:

1. EMIF Debug Toolkit-ը գործարկելու համար անցեք Գործիքներ ➤ Համակարգի վրիպազերծման գործիքներ ➤ Արտաքին հիշողության միջերեսի գործիքակազմ:
2. Սեղմեք Նախնականացնել կապերը:
3. Սեղմեք Կապել նախագիծը սարքին: Պատուհան է հայտնվում; ստուգեք, որ ճիշտ սարքը ընտրված է և որ ճիշտ .sof file ընտրված է։
4. Սեղմեք Ստեղծել հիշողության ինտերֆեյսի միացում: Ընդունեք լռելյայն կարգավորումները՝ սեղմելով OK:
5. Intel Arria 10 մշակման հավաքածուն այժմ ստեղծվել է EMIF Debug Toolkit-ի հետ գործելու համար, և դուք կարող եք ստեղծել հետևյալ հաշվետվություններից որևէ մեկը՝ կրկնակի սեղմելով համապատասխան տարբերակի վրա.

• Կրկնել տրամաչափումը: Պատրաստում է տրամաչափման հաշվետվություն, որն ամփոփում է տրամաչափման կարգավիճակը յուրաքանչյուր DQ/DQS խմբի և յուրաքանչյուր DQ/DQS փին սահմանների հետ միասին:
• Վարորդի մարգինացիա. Կազմում է զեկույց, որն ամփոփում է կարդալու և գրելու լուսանցքները մեկ մուտքի/ելքի փինով: Սա տարբերվում է տրամաչափման լուսանցքից, քանի որ վարորդի լուսանցքները ֆիքսվում են օգտագործողի ռեժիմի երթևեկության ժամանակ, այլ ոչ թե տրամաչափման ժամանակ:
• Ստեղծեք աչքի դիագրամ: Ստեղծում է կարդալու և գրելու աչքի դիագրամներ յուրաքանչյուր DQ փին-ի համար՝ հիմնված տրամաչափման տվյալների օրինաչափությունների վրա:
• Կալիբրացիայի դադարեցում: Մաքրում է ավարտման տարբեր արժեքներ և հայտնում այն ​​մարժաները, որոնք ապահովում է ավարտման յուրաքանչյուր արժեք: Օգտագործեք այս հատկությունը՝ օգնելու ընտրել հիշողության ինտերֆեյսի օպտիմալ ավարտը:

Դիզայն ExampԱրտաքին հիշողության միջերեսների նկարագրություն Intel Arria 10 FPGA IP

Երբ պարամետրավորում և գեներացնում եք ձեր EMIF IP-ն, կարող եք նշել, որ համակարգը ստեղծի դիրեկտորիաներ մոդելավորման և սինթեզի համար file սահմանում և առաջացնում է file ավտոմատ կերպով սահմանվում է: Եթե ​​ընտրում եք «Սիմուլյացիա» կամ «Սինթեզ»՝ «Example Դիզայն Files վրա նախկինample Designs ներդիրում, համակարգը ստեղծում է ամբողջական սիմուլյացիա file հավաքածու կամ ամբողջական սինթեզ file հավաքածու՝ ձեր ընտրությամբ:

Սինթեզ Example Դիզայն

Սինթեզը նախկինampԴիզայնը պարունակում է ստորև նկարում ներկայացված հիմնական բլոկները:

• Երթևեկության գեներատոր, որը սինթեզվող Avalon®-MM է նախկինումampվարորդ, որն իրականացնում է ընթերցումների և գրելու կեղծ-պատահական օրինաչափություն պարամետրացված թվով հասցեների վրա: Երթևեկության գեներատորը նաև վերահսկում է հիշողությունից կարդացվող տվյալները՝ համոզվելու համար, որ դրանք համընկնում են գրված տվյալների հետ և հակառակ դեպքում հաստատում են ձախողում:
• Հիշողության ինտերֆեյսի օրինակ, որը ներառում է.
  • Հիշողության կարգավորիչ, որը չափավորվում է Avalon-MM ինտերֆեյսի և AFI միջերեսի միջև:
  • PHY, որը ծառայում է որպես ինտերֆեյս հիշողության կարգավորիչի և արտաքին հիշողության սարքերի միջև՝ կարդալու և գրելու գործողություններ կատարելու համար:

Նկար 5. Սինթեզ Example Դիզայն

Եթե ​​դուք օգտագործում եք Ping Pong PHY ֆունկցիան, ապա սինթեզը նախկինampԴիզայնը ներառում է երկու երթևեկության գեներատորներ, որոնք հրամաններ են տալիս երկու անկախ հիշողության սարքերին երկու անկախ կարգավորիչների և ընդհանուր PHY-ի միջոցով, ինչպես ցույց է տրված հետևյալ նկարում:

Նկար 6. Սինթեզ ExampԴիզայն Ping Pong PHY-ի համար

Եթե ​​դուք օգտագործում եք RLDRAM 3, սինթեզի երթևեկության գեներատորը, օրինակampԴիզայնը ուղղակիորեն շփվում է PHY-ի հետ՝ օգտագործելով AFI, ինչպես ցույց է տրված հետևյալ նկարում:
Նկար 7. Սինթեզ ExampԴիզայն RLDRAM 3 միջերեսների համար

Նշում. Եթե ​​PLL Sharing Mode-ի, DLL Sharing Mode-ի կամ OCT Sharing Mode-ի մեկ կամ մի քանի պարամետր դրված է որևէ արժեքի, քան No Sharing-ը, ապա սինթեզը նախկին.ampԴիզայնը կպարունակի երկու երթևեկության գեներատոր/հիշողության միջերես: Երթևեկության գեներատորի/հիշողության ինտերֆեյսի երկու օրինակները կապված են միայն ընդհանուր PLL/DLL/OCT կապերով, ինչպես սահմանված է պարամետրի կարգավորումներով: Երթևեկության գեներատորի/հիշողության ինտերֆեյսի օրինակները ցույց են տալիս, թե ինչպես կարող եք նման միացումներ կատարել ձեր սեփական նախագծերում:

Նշում. Երրորդ կողմի սինթեզի հոսքը, ինչպես նկարագրված է Intel Quartus Prime Standard Edition-ի Օգտագործողի ուղեցույցում. Երրորդ կողմի սինթեզը EMIF IP-ի համար աջակցվող հոսք չէ:
Առնչվող տեղեկատվություն
Սինթեզվող EMIF դիզայնի ստեղծում, օրինակample էջ 7

Մոդելավորում Example Դիզայն

Սիմուլյացիան նախկինampԴիզայնը պարունակում է հիմնական բլոկները, որոնք ներկայացված են հետևյալ նկարում:

• Սինթեզի օրինակ, օրինակampդիզայն. Ինչպես նկարագրված է նախորդ բաժնում, սինթեզը նախկինampԴիզայնը պարունակում է երթևեկության գեներատոր և հիշողության միջերեսի օրինակ: Այս բլոկները լռելյայն օգտագործում են վերացական մոդելավորման մոդելներ, որտեղ հարմար է արագ սիմուլյացիայի համար:
• Հիշողության մոդել, որը գործում է որպես ընդհանուր մոդել, որը հավատարիմ է հիշողության արձանագրության բնութագրերին: Հաճախ, հիշողության վաճառողները տրամադրում են մոդելավորման մոդելներ իրենց հատուկ հիշողության բաղադրիչների համար, որոնք կարող եք ներբեռնել նրանցից webկայքեր.
• Կարգավիճակի ստուգիչ, որը վերահսկում է կարգավիճակի ազդանշանները արտաքին հիշողության ինտերֆեյսի IP-ից և երթևեկության գեներատորից՝ ազդարարելու ընդհանուր անցման կամ ձախողման վիճակը:

Նկար 8. Մոդելավորում Example Դիզայն

Եթե ​​դուք օգտագործում եք Ping Pong PHY հատկությունը, մոդելավորումը նախկինampԴիզայնը ներառում է երկու երթևեկության գեներատորներ, որոնք հրամաններ են տալիս երկու անկախ հիշողության սարքերին երկու անկախ կարգավորիչների և ընդհանուր PHY-ի միջոցով, ինչպես ցույց է տրված հետևյալ նկարում:

Նկար 9. Մոդելավորում ExampԴիզայն Ping Pong PHY-ի համար

Եթե ​​դուք օգտագործում եք RLDRAM 3-ը, սիմուլյացիայի մեջ տրաֆիկի գեներատորը նախկինումampԴիզայնը ուղղակիորեն շփվում է PHY-ի հետ՝ օգտագործելով AFI, ինչպես ցույց է տրված հետևյալ նկարում:

Նկար 10. Մոդելավորում ExampԴիզայն RLDRAM 3 միջերեսների համար

Առնչվող տեղեկատվություն
Արտադրելով EMIF Design Example Simulation-ի համար էջ 10

ExampԴիզայնի ինտերֆեյսի ներդիր

Պարամետրերի խմբագրիչը ներառում է Example Designs ներդիրը, որը թույլ է տալիս պարամետրացնել և ստեղծել ձեր նախկինըample designs.l

Նկար 11. ՆախampԴիզայնների ներդիրը Արտաքին հիշողության միջերեսների պարամետրերի խմբագրիչում

Հասանելի է ՆախampԴիզայնների բաժին
Ընտրել դիզայնի բացվող ցանկը թույլ է տալիս ընտրել ցանկալի նախկինըampդիզայն. Ներկայումս EMIF Example Design-ը միակ հասանելի ընտրությունն է և ընտրված է լռելյայն:

Արտաքին հիշողության միջերեսների փաստաթղթերի վերանայման պատմություն Intel Arria 10 FPGA IP Design ExampՕգտագործողի ուղեցույց

Փաստաթղթի տարբերակը	Intel Quartus Prime տարբերակը	Փոփոխություններ
2021.03.29	21.1	• Ի ExampԴիզայնի արագ մեկնարկ գլուխ, հեռացրեց հղումները NCSim* սիմուլյատորին:
2018.09.24	18.1	• Թարմացված թվերը Սինթեզվող EMIF դիզայնի ստեղծում, օրինակample և Արտադրելով EMIF Design Example մոդելավորման համար թեմաներ.
2018.05.07	18.0	• Փաստաթղթի անվանումը փոխվել է Intel Arria 10 արտաքին հիշողության ինտերֆեյսերի IP դիզայն ExampՕգտագործողի ուղեցույց դեպի Արտաքին հիշողության միջերեսներ Intel Arria 10 FPGA IP դիզայն ExampՕգտագործողի ուղեցույց. • շտկված կետերում Ավարտվել էview -ի հատվածը Pin-ի տեղադրում Intel Arria 10 EMIF IP-ի համար թեմա.

Ամսաթիվ	Տարբերակ	Փոփոխություններ
նոյեմբեր 2017	2017.11.06	Նախնական թողարկում.

Intel կորպորացիա. Բոլոր իրավունքները պաշտպանված են. Intel-ը, Intel-ի պատկերանշանը և Intel այլ նշանները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքանիշերն են: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը:

• Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:

Փաստաթղթեր / ռեսուրսներ

intel UG-20118 Արտաքին հիշողության միջերեսներ Arria 10 FPGA IP Design Example [pdf] Օգտագործողի ուղեցույց UG-20118 Արտաքին հիշողության միջերեսներ Arria 10 FPGA IP դիզայն Example, UG-20118, Արտաքին հիշողության միջերեսներ Arria 10 FPGA IP Design Example, Ինտերֆեյսեր Arria 10 FPGA IP դիզայն Example, 10 FPGA IP դիզայն Example

Հղումներ

• Օգտագործողի ձեռնարկ