Intel UG-20118 बाहरी मेमोरी इंटरफेसेस Arria 10 FPGA IP Design Example

डिजाइन पूर्वampबाहरी मेमोरी इंटरफेस Intel® Arria® 10 FPGA IP के लिए क्विक स्टार्ट गाइड

एक नया इंटरफ़ेस और अधिक स्वचालित डिज़ाइन पूर्वample प्रवाह Intel® Arria® 10 बाह्य मेमोरी इंटरफ़ेस के लिए उपलब्ध है।
भूतपूर्वampपैरामीटर संपादक में ले डिज़ाइन टैब आपको संश्लेषण और अनुकरण के निर्माण को निर्दिष्ट करने की अनुमति देता है file सेट जिनका उपयोग आप अपने EMIF IP को मान्य करने के लिए कर सकते हैं।
आप एक पूर्व उत्पन्न कर सकते हैंampविशेष रूप से Intel FPGA विकास किट के लिए, या आपके द्वारा जनरेट किए गए किसी EMIF IP के लिए डिज़ाइन करें।

चित्र 1. सामान्य डिज़ाइन पूर्वampले वर्कफ़्लोज़

डिजाइन पूर्वample

चित्र 2. EMIF Ex उत्पन्न करनाample डिज़ाइन एक Intel Arria 10 डेवलपमेंट किट के साथ

इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या इसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है लेकिन किसी भी समय बिना सूचना के किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल द्वारा लिखित रूप में स्पष्ट रूप से सहमति के अलावा, यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या उत्तरदायित्व नहीं लेता है। इंटेल ग्राहकों को सलाह दी जाती है कि वे किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें।

• अन्य नामों और ब्रांडों पर दूसरों की संपत्ति होने का दावा किया जा सकता है।

EMIF प्रोजेक्ट बनाना

Intel Quartus® Prime सॉफ़्टवेयर संस्करण 17.1 और बाद के संस्करण के लिए, आपको EMIF IP और डिज़ाइन पूर्व जनरेट करने से पहले Intel Quartus Prime प्रोजेक्ट बनाना होगाampले.

1. इंटेल क्वार्टस प्राइम सॉफ्टवेयर लॉन्च करें और चुनें File ➤ नई परियोजना जादूगर। अगला पर क्लिक करें।
2. उस प्रोजेक्ट के लिए एक निर्देशिका और नाम निर्दिष्ट करें जिसे आप बनाना चाहते हैं। अगला पर क्लिक करें।
3. सत्यापित करें कि खाली परियोजना का चयन किया गया है। अगला दो बार क्लिक करें।
4. नाम फ़िल्टर के अंतर्गत, डिवाइस भाग संख्या टाइप करें।
5. उपलब्ध डिवाइस के तहत, उपयुक्त डिवाइस का चयन करें।
6. समाप्त पर क्लिक करें.

EMIF IP बनाना और कॉन्फ़िगर करना

निम्नलिखित चरण बताते हैं कि EMIF IP को कैसे जनरेट और कॉन्फ़िगर किया जाए। आपके द्वारा लक्षित मेमोरी प्रोटोकॉल पर ध्यान दिए बिना चरण समान हैं।

1. आईपी ​​​​कैटलॉग विंडो में, इंटेल एरिया 10 बाहरी मेमोरी इंटरफेस का चयन करें। (यदि आईपी कैटलॉग विंडो दिखाई नहीं दे रही है, तो चयन करें View ➤ यूटिलिटी विंडोज ➤ आईपी कैटलॉग।)
2. IP पैरामीटर संपादक में, EMIF IP के लिए एक निकाय नाम प्रदान करें (आपके द्वारा यहां प्रदान किया गया नाम file IP के लिए नाम) और एक निर्देशिका निर्दिष्ट करें। क्रिएट पर क्लिक करें।
3. पैरामीटर संपादक में कई टैब होते हैं जहां आपको अपने EMIF कार्यान्वयन को दर्शाने के लिए पैरामीटर को कॉन्फ़िगर करना होगा:

Intel Arria 10 EMIF पैरामीटर संपादक दिशानिर्देश

तालिका 1. ईएमआईएफ पैरामीटर संपादक दिशानिर्देश

पैरामीटर संपादक टैब	दिशा-निर्देश
सामान्य	सुनिश्चित करें कि निम्नलिखित पैरामीटर सही ढंग से दर्ज किए गए हैं: • डिवाइस के लिए स्पीड ग्रेड। • स्मृति घड़ी आवृत्ति। • पीएलएल संदर्भ घड़ी आवृत्ति।
याद	• पर मापदंडों को दर्ज करने के लिए अपने मेमोरी डिवाइस के लिए डेटाशीट का संदर्भ लें याद टैब. • आपको ALERT# पिन के लिए एक विशिष्ट स्थान भी दर्ज करना चाहिए। (केवल DDR4 मेमोरी प्रोटोकॉल पर लागू होता है।)
मेम आई/ओ	• प्रारंभिक परियोजना जांच के लिए, आप पर डिफ़ॉल्ट सेटिंग्स का उपयोग कर सकते हैं मेम आई/ओ टैब. • उन्नत डिजाइन सत्यापन के लिए, आपको इष्टतम समापन सेटिंग्स प्राप्त करने के लिए बोर्ड अनुकरण करना चाहिए।
एफपीजीए आई/ओ	• प्रारंभिक परियोजना जांच के लिए, आप पर डिफ़ॉल्ट सेटिंग्स का उपयोग कर सकते हैं एफपीजीए आई/ओ टैब. • उन्नत डिजाइन सत्यापन के लिए, आपको उपयुक्त I/O मानकों का चयन करने के लिए संबंधित IBIS मॉडल के साथ बोर्ड सिमुलेशन करना चाहिए।
मेम समय	• प्रारंभिक परियोजना जांच के लिए, आप पर डिफ़ॉल्ट सेटिंग्स का उपयोग कर सकते हैं मेम समय टैब. • उन्नत डिज़ाइन सत्यापन के लिए, आपको अपने मेमोरी डिवाइस की डेटाशीट के अनुसार पैरामीटर दर्ज करने चाहिए।
तख़्ता	• प्रारंभिक परियोजना जांच के लिए, आप पर डिफ़ॉल्ट सेटिंग्स का उपयोग कर सकते हैं तख़्ता टैब. • उन्नत डिजाइन सत्यापन और सटीक समय बंद करने के लिए, आपको सटीक इंटरसिंबल इंटरफेरेंस (ISI)/क्रॉसस्टॉक और बोर्ड और पैकेज तिरछी जानकारी प्राप्त करने के लिए बोर्ड सिमुलेशन करना चाहिए, और इसे पर दर्ज करना चाहिए तख़्ता टैब.
नियंत्रक	अपने मेमोरी कंट्रोलर के लिए वांछित कॉन्फ़िगरेशन और व्यवहार के अनुसार कंट्रोलर पैरामीटर सेट करें।
निदान	आप पर पैरामीटर का उपयोग कर सकते हैं निदान आपके मेमोरी इंटरफ़ेस के परीक्षण और डिबगिंग में सहायता के लिए टैब।
Exampले डिजाइन	द Exampले डिजाइन टैब आपको डिज़ाइन पूर्व उत्पन्न करने देता हैampलेस संश्लेषण के लिए और अनुकरण के लिए। उत्पन्न डिजाइन उदाample एक पूर्ण EMIF सिस्टम है जिसमें EMIF IP और एक ड्राइवर शामिल है जो मेमोरी इंटरफ़ेस को मान्य करने के लिए यादृच्छिक ट्रैफ़िक उत्पन्न करता है।

अलग-अलग मापदंडों पर विस्तृत जानकारी के लिए, Intel Arria 10 बाहरी मेमोरी इंटरफेस IP उपयोगकर्ता गाइड में अपने मेमोरी प्रोटोकॉल के लिए उपयुक्त अध्याय देखें।

सिंथेसाइज़ेबल EMIF डिज़ाइन जनरेट करना Example

Intel Arria 10 डेवलपमेंट किट के लिए, ऐसे प्रीसेट हैं जो स्वचालित रूप से EMIF IP को पैरामीटराइज़ करते हैं और विशिष्ट बोर्ड के लिए पिनआउट उत्पन्न करते हैं।

1. सत्यापित करें कि प्रीसेट विंडो दिखाई दे रही है। यदि प्रीसेट विंडो दिखाई नहीं दे रही है, तो इसे चुनकर प्रदर्शित करें View ➤ प्रीसेट।
2. प्रीसेट विंडो में, उपयुक्त डेवलपमेंट किट प्रीसेट चुनें और अप्लाई पर क्लिक करें।
3. EMIF IP को कॉन्फ़िगर करें और Generate Ex पर क्लिक करेंample डिजाइन खिड़की के ऊपरी-दाएँ कोने में।
4. EMIF डिज़ाइन के लिए एक डायरेक्टरी निर्दिष्ट करें, उदाampले और ओके पर क्लिक करें। EMIF डिज़ाइन का सफल निर्माण, उदाampले निम्नलिखित बनाता है fileएक Wii निर्देशिका के तहत।

चित्रा 3. उत्पन्न संश्लेषण योग्य डिजाइन पूर्वample File संरचना

टिप्पणी: यदि आप सिमुलेशन या सिंथेसिस चेकबॉक्स का चयन नहीं करते हैं, तो गंतव्य निर्देशिका में प्लेटफ़ॉर्म डिज़ाइनर डिज़ाइन होगा files, जो सीधे Intel Quartus Prime सॉफ़्टवेयर द्वारा संकलित नहीं किए जा सकते हैं, लेकिन हो सकते हैं viewप्लेटफ़ॉर्म डिज़ाइनर के तहत संपादित या संपादित। इस स्थिति में, आप संश्लेषण और अनुकरण उत्पन्न करने के लिए निम्न आदेश चला सकते हैं file सेट.

• संकलित करने योग्य प्रोजेक्ट बनाने के लिए, आपको गंतव्य निर्देशिका में quartus_sh -t make_qii_design.tcl स्क्रिप्ट चलानी होगी।
• सिमुलेशन प्रोजेक्ट बनाने के लिए, आपको गंतव्य निर्देशिका में quartus_sh -t make_sim_design.tcl स्क्रिप्ट चलानी होगी।
• इस अनुभाग में सेलेक्ट बोर्ड पुलडाउन पूर्व के लिए उपयुक्त विकास किट पिन असाइनमेंट लागू करता हैampले डिजाइन।
• यह सेटिंग तभी उपलब्ध होती है जब आप Ex में सिंथेसिस चेकबॉक्स चालू करते हैंampले डिजाइन Fileएस खंड।
• यह सेटिंग मौजूद एप्लाइड डेवलपमेंट किट से मेल खाना चाहिए, अन्यथा एक त्रुटि संदेश दिखाई देता है।
• यदि मान कोई नहीं चयन बोर्ड पुलडाउन में दिखाई देता है, तो यह इंगित करता है कि वर्तमान पैरामीटर चयन किसी भी विकास किट कॉन्फ़िगरेशन से मेल नहीं खाते हैं। आप प्रीसेट लाइब्रेरी से प्रीसेट में से किसी एक को चुनकर डेवलपमेंट किट-विशिष्ट आईपी और संबंधित पैरामीटर सेटिंग्स लागू कर सकते हैं। जब आप प्रीसेट लागू करते हैं, तो वर्तमान आईपी और अन्य पैरामीटर सेटिंग्स चयनित प्रीसेट से मेल खाने के लिए सेट की जाती हैं। यदि आप अपनी वर्तमान सेटिंग्स को सहेजना चाहते हैं, तो आपको प्रीसेट चुनने से पहले ऐसा करना चाहिए। यदि आप अपनी पूर्व सेटिंग्स को सहेजे बिना एक प्रीसेट का चयन करते हैं, तो आप हमेशा नई प्रीसेट सेटिंग्स को एक अलग नाम के तहत सहेज सकते हैं
• यदि आप पूर्व उत्पन्न करना चाहते हैंampअपने स्वयं के बोर्ड पर उपयोग के लिए डिज़ाइन करें, चयन बोर्ड को कोई नहीं पर सेट करें, पूर्व उत्पन्न करेंampले डिजाइन, और फिर पिन स्थान की कमी जोड़ें।

संबंधित जानकारी

• संश्लेषण पूर्वampपृष्ठ 17 पर ले डिजाइन
• DDR10 के लिए Intel Arria 3 EMIF IP पैरामीटर विवरण
• DDR10 के लिए Intel Arria 4 EMIF IP पैरामीटर विवरण
• QDRII/II+/Xtreme के लिए Intel Arria 10 EMIF IP पैरामीटर विवरण
• QDR-IV के लिए Intel Arria 10 EMIF IP पैरामीटर विवरण
• RLDRAM 10 के लिए Intel Arria 3 EMIF IP पैरामीटर विवरण
• LPDDR10 के लिए Intel Arria 3 EMIF IP पैरामीटर विवरण

EMIF डिज़ाइन Ex बनानाampसिमुलेशन के लिए ले

Intel Arria 10 डेवलपमेंट किट के लिए, ऐसे प्रीसेट हैं जो स्वचालित रूप से EMIF IP को पैरामीटराइज़ करते हैं और विशिष्ट बोर्ड के लिए पिनआउट उत्पन्न करते हैं।

1. सत्यापित करें कि प्रीसेट विंडो दिखाई दे रही है। यदि प्रीसेट विंडो दिखाई नहीं दे रही है, तो इसे चुनकर प्रदर्शित करें View ➤ प्रीसेट।
2. प्रीसेट विंडो में, उपयुक्त डेवलपमेंट किट प्रीसेट चुनें और अप्लाई पर क्लिक करें।
3. EMIF IP को कॉन्फ़िगर करें और Generate Ex पर क्लिक करेंample डिजाइन खिड़की के ऊपरी-दाएँ कोने में।
4. EMIF डिज़ाइन के लिए एक डायरेक्टरी निर्दिष्ट करें, उदाampले और ओके पर क्लिक करें।

EMIF डिज़ाइन का सफल निर्माण, उदाample एकाधिक बनाता है file सिम/ed_sim निर्देशिका के अंतर्गत विभिन्न समर्थित सिमुलेटरों के लिए सेट।
चित्रा 4. उत्पन्न सिमुलेशन डिजाइन पूर्वample File संरचना

नोट: यदि आप सिमुलेशन या सिंथेसिस चेकबॉक्स का चयन नहीं करते हैं, तो गंतव्य निर्देशिका में प्लेटफ़ॉर्म डिज़ाइनर डिज़ाइन होगा files, जो सीधे Intel Quartus Prime सॉफ़्टवेयर द्वारा संकलित नहीं किए जा सकते हैं, लेकिन हो सकते हैं viewप्लेटफ़ॉर्म डिज़ाइनर के तहत संपादित या संपादित। इस स्थिति में आप संश्लेषण और अनुकरण उत्पन्न करने के लिए निम्न आदेश चला सकते हैं file सेट.

• संकलित करने योग्य प्रोजेक्ट बनाने के लिए, आपको गंतव्य निर्देशिका में quartus_sh -t make_qii_design.tcl स्क्रिप्ट चलानी होगी।
• सिमुलेशन प्रोजेक्ट बनाने के लिए, आपको गंतव्य निर्देशिका में quartus_sh -t make_sim_design.tcl स्क्रिप्ट चलानी होगी।

संबंधित जानकारी

• सिमुलेशन पूर्वampपृष्ठ 19 पर ले डिजाइन
• Intel Arria 10 EMIF IP - सिमुलेटिंग मेमोरी IP

सिमुलेशन बनाम हार्डवेयर कार्यान्वयन

बाहरी मेमोरी इंटरफ़ेस सिमुलेशन के लिए, आप आईपी जनरेशन के दौरान डायग्नोस्टिक्स टैब पर कैलिब्रेशन छोड़ें या पूर्ण कैलिब्रेशन का चयन कर सकते हैं।
ईएमआईएफ सिमुलेशन मॉडल
यह तालिका स्किप कैलिब्रेशन और पूर्ण कैलिब्रेशन मॉडल की विशेषताओं की तुलना करती है।
तालिका 2. EMIF सिमुलेशन मॉडल: स्किप कैलिब्रेशन बनाम फुल कैलिब्रेशन

अंशांकन छोड़ें	पूर्ण अंशांकन
उपयोगकर्ता तर्क पर ध्यान केंद्रित करते हुए सिस्टम-स्तरीय सिमुलेशन।	मेमोरी इंटरफ़ेस सिमुलेशन अंशांकन पर ध्यान केंद्रित कर रहा है।
अंशांकन का विवरण कैप्चर नहीं किया गया है।	सभी एस पर कब्जा कर लेता हैtagअंशांकन के।
जारी…

अंशांकन छोड़ें	पूर्ण अंशांकन
डेटा को स्टोर और पुनर्प्राप्त करने की क्षमता है।	लेवलिंग, प्रति-बिट डेस्क्यू आदि शामिल हैं।
सटीक दक्षता का प्रतिनिधित्व करता है।
बोर्ड तिरछा नहीं मानता।

RTL सिमुलेशन बनाम हार्डवेयर कार्यान्वयन
यह तालिका EMIF सिम्युलेशन और हार्डवेयर कार्यान्वयन के बीच प्रमुख अंतरों को हाइलाइट करती है।
तालिका 3. ईएमआईएफ आरटीएल सिमुलेशन बनाम हार्डवेयर कार्यान्वयन

आरटीएल सिमुलेशन	हार्डवेयर कार्यान्वयन
Nios® आरंभीकरण और अंशांकन कोड समानांतर में निष्पादित होते हैं।	Nios आरंभीकरण और अंशांकन कोड क्रमिक रूप से निष्पादित होते हैं।
इंटरफेस सिमुलेशन में एक साथ cal_done सिग्नल सिग्नल पर जोर देते हैं।	फिटर ऑपरेशन अंशांकन के क्रम को निर्धारित करते हैं, और इंटरफेस एक साथ cal_done को मुखर नहीं करते हैं।

आपको अपने डिज़ाइन के अनुप्रयोग के लिए ट्रैफ़िक पैटर्न के आधार पर RTL सिमुलेशन चलाना चाहिए। ध्यान दें कि आरटीएल सिमुलेशन पीसीबी ट्रेस देरी का मॉडल नहीं करता है जो आरटीएल सिमुलेशन और हार्डवेयर कार्यान्वयन के बीच विलंबता में विसंगति का कारण बन सकता है।

ModelSim के साथ बाहरी मेमोरी इंटरफ़ेस IP सिमुलेट करना

यह प्रक्रिया दर्शाती है कि EMIF डिज़ाइन का अनुकरण कैसे किया जाता है, उदाहरण के लिएampले.

1. Mentor ग्राफ़िक्स* ModelSim सॉफ़्टवेयर लॉन्च करें और चुनें File ➤ निर्देशिका बदलें। उत्पन्न डिज़ाइन के भीतर sim/ed_sim/mentor निर्देशिका पर नेविगेट करेंampले फ़ोल्डर।
2. सत्यापित करें कि ट्रांसक्रिप्ट विंडो स्क्रीन के नीचे प्रदर्शित होती है। यदि ट्रांसक्रिप्ट विंडो दिखाई नहीं दे रही है, तो उसे क्लिक करके प्रदर्शित करें View ➤ प्रतिलेख।
3. ट्रांसक्रिप्ट विंडो में, स्रोत msim_setup.tcl चलाएँ।
4. स्रोत msim_setup.tcl के चलने के बाद, ट्रांसक्रिप्ट विंडो में ld_debug चलाएँ।
5. Ld_debug का चलना समाप्त होने के बाद, सत्यापित करें कि ऑब्जेक्ट विंडो प्रदर्शित है। यदि ऑब्जेक्ट विंडो दिखाई नहीं दे रही है, तो उसे क्लिक करके प्रदर्शित करें View ➤ वस्तुएँ।
6. ऑब्जेक्ट विंडो में, उन संकेतों का चयन करें जिन्हें आप राइट-क्लिक करके और वेव जोड़ें का चयन करके अनुकरण करना चाहते हैं।
7. अनुकरण के लिए संकेतों का चयन समाप्त करने के बाद, ट्रांसक्रिप्ट विंडो में रन-ऑल निष्पादित करें। सिम्युलेशन पूरा होने तक चलता है।
8. यदि अनुकरण दिखाई नहीं दे रहा है, तो क्लिक करें View ➤ लहर।

संबंधित जानकारी

Intel Arria 10 EMIF IP - सिमुलेटिंग मेमोरी IP

Intel Arria 10 EMIF IP के लिए पिन प्लेसमेंट

यह विषय पिन लगाने के लिए दिशानिर्देश प्रदान करता है।

ऊपरview

Intel Arria 10 FPGAs की निम्नलिखित संरचना है:

• प्रत्येक डिवाइस में 2 I/O कॉलम होते हैं।
• प्रत्येक I/O कॉलम में अधिकतम 8 I/O बैंक होते हैं।
• प्रत्येक I/O बैंक में 4 लेन हैं।
• प्रत्येक लेन में 12 सामान्य-उद्देश्य I/O (GPIO) पिन होते हैं।

सामान्य पिन दिशानिर्देश

निम्नलिखित बिंदु सामान्य पिन दिशानिर्देश प्रदान करते हैं:

• सुनिश्चित करें कि किसी दिए गए बाहरी मेमोरी इंटरफ़ेस के लिए पिन एक I/O कॉलम में रहते हैं।
• कई बैंकों तक फैले इंटरफेस को निम्नलिखित आवश्यकताओं को पूरा करना चाहिए:
  • बैंकों को एक दूसरे से सटे होना चाहिए। निकटवर्ती बैंकों के बारे में जानकारी के लिए, Intel Arria 10 बाहरी मेमोरी इंटरफ़ेस IP उपयोगकर्ता मार्गदर्शिका देखें।
  • विलंबता को कम करने के लिए पता और आदेश बैंक को केंद्रीय बैंक में होना चाहिए। यदि मेमोरी इंटरफ़ेस बैंकों की एक समान संख्या का उपयोग करता है, तो पता और कमांड बैंक दो केंद्रीय बैंकों में से किसी एक में स्थित हो सकता है।
• अप्रयुक्त पिनों का उपयोग सामान्य-उद्देश्य I/O पिन के रूप में किया जा सकता है।
• सभी पते और आदेश और संबद्ध पिन एक ही बैंक में होने चाहिए।
• एड्रेस और कमांड और डेटा पिन निम्नलिखित शर्तों के तहत एक बैंक साझा कर सकते हैं:
  • पता और आदेश और डेटा पिन I/O लेन साझा नहीं कर सकते।
  • एड्रेस और कमांड बैंक में केवल एक अप्रयुक्त I/O लेन का उपयोग डेटा पिन के लिए किया जा सकता है।

तालिका 4. सामान्य पिन प्रतिबंध

सिग्नल प्रकार	बाधा
डेटा स्ट्रोब	DQ समूह से संबंधित सभी सिग्नल एक ही I/O लेन में होने चाहिए।
डेटा	संबंधित DQ पिन समान I/O लेन में होने चाहिए। उचित संचालन के लिए DM/DBI पिन को DQ पिन के साथ जोड़ा जाना चाहिए। उन प्रोटोकॉल के लिए जो द्विदिश डेटा लाइनों का समर्थन नहीं करते हैं, पढ़ने के संकेतों को लिखने के संकेतों से अलग समूहीकृत किया जाना चाहिए।
पता और कमान	पता और कमांड पिन I/O बैंक के भीतर पूर्वनिर्धारित स्थानों में होने चाहिए।

पिन असाइनमेंट
यदि आपने IP जनरेशन के दौरान एक डेवलपमेंट किट प्रीसेट लागू किया है, तो डेवलपमेंट किट के लिए सभी पिन असाइनमेंट स्वचालित रूप से जनरेट होते हैं और .qsf में सत्यापित किए जा सकते हैं। file जो डिजाइन पूर्व के साथ उत्पन्न होता हैampले.

संबंधित जानकारी

• इंटेल अररिया 10 ईएमआईएफ आईपी डीडीआर3
• DDR10 के लिए Intel Arria 4 EMIF IP
• QDRII/II+/Xtreme के लिए Intel Arria 10 EMIF IP
• QDR-IV के लिए Intel Arria 10 EMIF IP
• RLDRAM 10 के लिए Intel Arria 3 EMIF IP
• LPDDR10 के लिए Intel Arria 3 EMIF IP

Intel Arria 10 EMIF Design Ex का संकलन और प्रोग्रामिंगample

आपके द्वारा .qsf में आवश्यक पिन असाइनमेंट करने के बाद file, आप डिज़ाइन पूर्व को संकलित कर सकते हैंample इंटेल क्वार्टस प्राइम सॉफ्टवेयर में।

1. डिज़ाइन पूर्व वाले Intel क्वार्टस प्राइम फ़ोल्डर पर नेविगेट करेंampले निर्देशिका।
2. इंटेल क्वार्टस प्राइम प्रोजेक्ट खोलें file, (.क्यूपीएफ)।
3. कंपाइलेशन शुरू करने के लिए, प्रोसेसिंग ➤ कंपाइलेशन शुरू करें पर क्लिक करें। संकलन के सफल समापन से एक .sof उत्पन्न होता है file, जो डिज़ाइन को हार्डवेयर पर चलाने में सक्षम बनाता है।
4. संकलित डिज़ाइन के साथ अपने डिवाइस को प्रोग्राम करने के लिए, टूल्स ➤ प्रोग्रामर पर क्लिक करके प्रोग्रामर खोलें।
5. प्रोग्रामर में, समर्थित उपकरणों का पता लगाने के लिए ऑटो डिटेक्ट पर क्लिक करें।
6. Intel Arria 10 डिवाइस चुनें और फिर बदलें चुनें File.
7. जेनरेट किए गए ed_synth.sof पर नेविगेट करें file और खोलें का चयन करें.
8. Intel Arria 10 डिवाइस की प्रोग्रामिंग शुरू करने के लिए स्टार्ट पर क्लिक करें। जब डिवाइस सफलतापूर्वक प्रोग्राम किया जाता है, तो विंडो के शीर्ष-दाईं ओर प्रगति बार को 100% (सफल) इंगित करना चाहिए।

Intel Arria 10 EMIF Design Ex को डिबग करनाample

EMIF डिबग टूलकिट बाह्य मेमोरी इंटरफ़ेस डिज़ाइन डीबग करने में सहायता के लिए उपलब्ध है। टूलकिट आपको पढ़ने और लिखने के मार्जिन को प्रदर्शित करने और आंखों के आरेख बनाने की अनुमति देता है। आपके द्वारा Intel Arria 10 विकास किट को प्रोग्राम करने के बाद, आप EMIF डीबग टूलकिट का उपयोग करके इसके संचालन को सत्यापित कर सकते हैं।

1. EMIF डीबग टूलकिट लॉन्च करने के लिए, टूल्स ➤ सिस्टम डिबगिंग टूल्स ➤ एक्सटर्नल मेमोरी इंटरफेस टूलकिट पर नेविगेट करें।
2. इनिशियलाइज़ कनेक्शंस पर क्लिक करें।
3. लिंक प्रोजेक्ट को डिवाइस पर क्लिक करें। एक खिड़की दिखाई देती है; सत्यापित करें कि सही डिवाइस का चयन किया गया है और सही .sof file चयनित है।
4. मेमोरी इंटरफ़ेस कनेक्शन बनाएँ पर क्लिक करें। ओके पर क्लिक करके डिफ़ॉल्ट सेटिंग्स को स्वीकार करें।
5. Intel Arria 10 डेवलपमेंट किट अब EMIF डीबग टूलकिट के साथ कार्य करने के लिए सेट है, और आप संबंधित विकल्प पर डबल-क्लिक करके निम्न में से कोई भी रिपोर्ट तैयार कर सकते हैं:

• अंशांकन फिर से चलाएँ। प्रत्येक DQ/DQS पिन के मार्जिन के साथ प्रति DQ/DQS समूह अंशांकन स्थिति का सारांश देते हुए एक अंशांकन रिपोर्ट तैयार करता है।
• ड्राइवर मार्जिनिंग। प्रति I/O पिन पर पढ़ने और लिखने के मार्जिन को सारांशित करने वाली एक रिपोर्ट तैयार करता है। यह कैलिब्रेशन मार्जिनिंग से अलग है क्योंकि ड्राइवर मार्जिनिंग को कैलिब्रेशन के बजाय यूजर मोड ट्रैफिक के दौरान कैप्चर किया जाता है
• नेत्र आरेख उत्पन्न करें। कैलिब्रेशन डेटा पैटर्न के आधार पर प्रत्येक DQ पिन के लिए पढ़ने और लिखने के आरेख बनाता है।
• कैलिब्रेट टर्मिनेशन। अलग-अलग समाप्ति मूल्यों को स्वीप करता है और मार्जिन की रिपोर्ट करता है जो प्रत्येक समाप्ति मूल्य प्रदान करता है। मेमोरी इंटरफ़ेस के लिए इष्टतम समाप्ति का चयन करने में सहायता के लिए इस सुविधा का उपयोग करें।

डिजाइन पूर्वampबाहरी मेमोरी इंटरफेस इंटेल एरिया 10 एफपीजीए आईपी के लिए विवरण

जब आप अपने EMIF IP को पैरामीटराइज़ और जनरेट करते हैं, तो आप निर्दिष्ट कर सकते हैं कि सिस्टम सिमुलेशन और संश्लेषण के लिए निर्देशिका बनाता है file सेट करता है, और उत्पन्न करता है file स्वचालित रूप से सेट करता है। यदि आप पूर्व के तहत सिमुलेशन या संश्लेषण का चयन करते हैंampले डिजाइन Fileपूर्व पर एसampले डिज़ाइन टैब, सिस्टम एक पूर्ण सिमुलेशन बनाता है file सेट या पूर्ण संश्लेषण file सेट, आपके चयन के अनुसार।

संश्लेषण पूर्वampले डिजाइन

संश्लेषण पूर्वampले डिज़ाइन में नीचे दिए गए चित्र में दिखाए गए प्रमुख ब्लॉक शामिल हैं।

• एक यातायात जनरेटर, जो एक संश्लेषण योग्य एवलॉन®-एमएम पूर्व हैample ड्राइवर जो पतों की एक पैरामिट्रीकृत संख्या को पढ़ता और लिखता है, के एक छद्म-यादृच्छिक पैटर्न को लागू करता है। ट्रैफ़िक जनरेटर मेमोरी से पढ़े गए डेटा पर नज़र रखता है ताकि यह सुनिश्चित हो सके कि यह लिखित डेटा से मेल खाता है और अन्यथा विफलता का दावा करता है।
• मेमोरी इंटरफ़ेस का एक उदाहरण, जिसमें शामिल हैं:
  • एक मेमोरी कंट्रोलर जो एवलॉन-एमएम इंटरफेस और एएफआई इंटरफेस के बीच मॉडरेट करता है।
  • PHY, जो पढ़ने और लिखने के संचालन के लिए मेमोरी कंट्रोलर और बाहरी मेमोरी डिवाइस के बीच एक इंटरफेस के रूप में कार्य करता है।

चित्रा 5. संश्लेषण पूर्वampले डिजाइन

यदि आप पिंग पोंग PHY सुविधा का उपयोग कर रहे हैं, तो संश्लेषण पूर्वampले डिजाइन में दो ट्रैफिक जनरेटर शामिल हैं जो दो स्वतंत्र नियंत्रकों और एक सामान्य PHY के माध्यम से दो स्वतंत्र मेमोरी डिवाइसों को कमांड जारी करते हैं, जैसा कि निम्नलिखित आंकड़े में दिखाया गया है।

चित्रा 6. संश्लेषण पूर्वampले पिंग पोंग PHY के लिए डिजाइन

यदि आप RLDRAM 3 का उपयोग कर रहे हैं, तो सिंथेसिस पूर्व में ट्रैफिक जनरेटरampले डिजाइन एएफआई का उपयोग करके सीधे पीएचवाई के साथ संचार करता है, जैसा कि निम्नलिखित आंकड़े में दिखाया गया है।
चित्रा 7. संश्लेषण पूर्वampआरएलडीआरएएम 3 इंटरफेस के लिए डिजाइन

टिप्पणी: यदि एक या अधिक PLL शेयरिंग मोड, DLL शेयरिंग मोड, या OCT शेयरिंग मोड पैरामीटर नो शेयरिंग के अलावा किसी अन्य मान पर सेट हैं, तो सिंथेसिस एक्सampले डिज़ाइन में दो ट्रैफ़िक जनरेटर/मेमोरी इंटरफ़ेस उदाहरण होंगे। दो ट्रैफ़िक जनरेटर/मेमोरी इंटरफ़ेस उदाहरण केवल साझा PLL/DLL/OCT कनेक्शन द्वारा संबंधित हैं, जैसा कि पैरामीटर सेटिंग्स द्वारा परिभाषित किया गया है। ट्रैफ़िक जनरेटर/मेमोरी इंटरफ़ेस उदाहरण प्रदर्शित करते हैं कि आप अपने स्वयं के डिज़ाइन में ऐसे कनेक्शन कैसे बना सकते हैं।

टिप्पणी: Intel Quartus Prime Standard Edition उपयोगकर्ता मार्गदर्शिका में वर्णित तृतीय-पक्ष संश्लेषण प्रवाह: तृतीय-पक्ष संश्लेषण EMIF IP के लिए समर्थित प्रवाह नहीं है।
संबंधित जानकारी
सिंथेसाइज़ेबल EMIF डिज़ाइन जनरेट करना Exampले पेज 7 पर

सिमुलेशन पूर्वampले डिजाइन

सिमुलेशन पूर्वampले डिज़ाइन में निम्नलिखित आकृति में दिखाए गए प्रमुख ब्लॉक शामिल हैं।

• संश्लेषण पूर्व का एक उदाहरणampले डिजाइन। जैसा कि पिछले खंड में वर्णित है, संश्लेषण पूर्वampडिजाइन में ट्रैफिक जनरेटर और मेमोरी इंटरफेस का एक उदाहरण शामिल है। ये ब्लॉक एब्स्ट्रैक्ट सिमुलेशन मॉडल के लिए डिफ़ॉल्ट हैं जहां तेजी से सिमुलेशन के लिए उपयुक्त हैं।
• एक मेमोरी मॉडल, जो एक सामान्य मॉडल के रूप में कार्य करता है जो मेमोरी प्रोटोकॉल विनिर्देशों का पालन करता है। अक्सर, मेमोरी विक्रेता अपने विशिष्ट मेमोरी घटकों के लिए सिमुलेशन मॉडल प्रदान करते हैं जिन्हें आप उनके webसाइटें.
• एक स्टेटस चेकर, जो एक समग्र पास या असफल स्थिति को संकेत देने के लिए बाहरी मेमोरी इंटरफ़ेस आईपी और ट्रैफ़िक जनरेटर से स्थिति संकेतों की निगरानी करता है।

चित्रा 8. सिमुलेशन पूर्वampले डिजाइन

यदि आप पिंग पोंग PHY फीचर का उपयोग कर रहे हैं, तो सिमुलेशन पूर्वampले डिजाइन में दो ट्रैफिक जनरेटर शामिल हैं जो दो स्वतंत्र नियंत्रकों और एक सामान्य PHY के माध्यम से दो स्वतंत्र मेमोरी डिवाइसों को कमांड जारी करते हैं, जैसा कि निम्नलिखित आंकड़े में दिखाया गया है।

चित्रा 9. सिमुलेशन पूर्वampले पिंग पोंग PHY के लिए डिजाइन

यदि आप RLDRAM 3 का उपयोग कर रहे हैं, सिमुलेशन पूर्व में यातायात जनरेटरampले डिजाइन एएफआई का उपयोग करके सीधे पीएचवाई के साथ संचार करता है, जैसा कि निम्नलिखित आंकड़े में दिखाया गया है।

चित्रा 10. सिमुलेशन पूर्वampआरएलडीआरएएम 3 इंटरफेस के लिए डिजाइन

संबंधित जानकारी
EMIF डिज़ाइन Ex बनानाampपृष्ठ 10 पर सिमुलेशन के लिए ले

Exampले डिजाइन इंटरफ़ेस टैब

पैरामीटर संपादक में एक पूर्व शामिल हैampले डिज़ाइन टैब जो आपको पैरामीटर बनाने और अपने पूर्व को उत्पन्न करने की अनुमति देता हैampले डिजाइन.एल

चित्रा 11. पूर्वampबाहरी मेमोरी इंटरफेस पैरामीटर संपादक में डिज़ाइन टैब

उपलब्ध पूर्वampले डिजाइन अनुभाग
डिज़ाइन चुनें पुलडाउन आपको वांछित पूर्व का चयन करने की अनुमति देता हैampले डिजाइन। वर्तमान में, ईएमआईएफ पूर्वampले डिज़ाइन एकमात्र उपलब्ध विकल्प है, और डिफ़ॉल्ट रूप से चुना जाता है।

बाहरी मेमोरी इंटरफेस के लिए दस्तावेज़ संशोधन इतिहास Intel Arria 10 FPGA IP Design Exampले उपयोगकर्ता गाइड

दस्तावेज़ संस्करण	इंटेल क्वार्टस प्राइम संस्करण	परिवर्तन
2021.03.29	21.1	• में Exampले डिजाइन त्वरित प्रारंभ अध्याय, NCSim* सिम्युलेटर के संदर्भ हटा दिए गए हैं।
2018.09.24	18.1	• में अद्यतन आंकड़े सिंथेसाइज़ेबल EMIF डिज़ाइन जनरेट करना Example और EMIF डिज़ाइन Ex बनानाampसिमुलेशन के लिए ले विषय.
2018.05.07	18.0	• दस्तावेज़ का शीर्षक इससे बदला गया है Intel Arria 10 बाहरी मेमोरी इंटरफ़ेस IP डिज़ाइन Exampले उपयोगकर्ता गाइड को बाहरी मेमोरी इंटरफेस इंटेल एरिया 10 एफपीजीए आईपी डिजाइन एक्सampले उपयोगकर्ता गाइड. • सही गोली अंक में ऊपरview का अनुभाग Intel Arria 10 EMIF IP के लिए पिन प्लेसमेंट विषय।

तारीख	संस्करण	परिवर्तन
नवंबर 2017	2017.11.06	प्रारंभिक रिहाई।

इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या इसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है, लेकिन बिना सूचना के किसी भी समय किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल द्वारा लिखित रूप में स्पष्ट रूप से सहमति के अलावा, यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या उत्तरदायित्व नहीं लेता है। इंटेल ग्राहकों को सलाह दी जाती है कि वे किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें।

• अन्य नामों और ब्रांडों पर दूसरों की संपत्ति होने का दावा किया जा सकता है।

दस्तावेज़ / संसाधन

Intel UG-20118 बाहरी मेमोरी इंटरफेसेस Arria 10 FPGA IP Design Example [पीडीएफ] उपयोगकर्ता गाइड UG-20118 बाहरी मेमोरी इंटरफेस अररिया 10 FPGA IP डिज़ाइन Example, UG-20118, एक्सटर्नल मेमोरी इंटरफेसेस एरिया 10 FPGA IP डिज़ाइन Exampले, इंटरफेसेस अररिया 10 एफपीजीए आईपी डिजाइन एक्सampले, 10 एफपीजीए आईपी डिजाइन एक्सample

संदर्भ

• उपयोगकर्ता पुस्तिका