intel UG-20118 Сыртқы жад интерфейстері Arria 10 FPGA IP Design Example

Дизайн Example Сыртқы жад интерфейстеріне арналған жылдам бастау нұсқаулығы Intel® Arria® 10 FPGA IP

Жаңа интерфейс және автоматтандырылған дизайн, мысалыample ағыны Intel® Arria® 10 сыртқы жад интерфейстері үшін қол жетімді.
Эксample Параметрлер өңдегішіндегі Дизайндар қойындысы синтез мен модельдеуді құруды көрсетуге мүмкіндік береді file EMIF IP мекенжайын тексеру үшін пайдалануға болатын жиындар.
Сіз бұрынғыны жасай аласызampIntel FPGA әзірлеу жинағы немесе сіз жасайтын кез келген EMIF IP үшін арнайы дизайн.

Сурет 1. Жалпы дизайн Example Жұмыс процестері

Дизайн Example

Сурет 2. EMIF құру ExampIntel Arria 10 әзірлеу жинағы бар дизайн

Intel корпорациясы. Барлық құқықтар сақталған. Intel, Intel логотипі және басқа Intel белгілері Intel корпорациясының немесе оның еншілес компанияларының сауда белгілері болып табылады. Intel өзінің FPGA және жартылай өткізгіш өнімдерінің Intel стандартты кепілдігіне сәйкес ағымдағы техникалық сипаттамаларға сәйкестігіне кепілдік береді, бірақ кез келген уақытта ескертусіз кез келген өнімдер мен қызметтерге өзгертулер енгізу құқығын өзіне қалдырады. Intel жазбаша түрде тікелей келіскен жағдайларды қоспағанда, Intel компаниясы осы құжатта сипатталған кез келген ақпаратты, өнімді немесе қызметті қолданудан немесе пайдаланудан туындайтын жауапкершілікті немесе жауапкершілікті өз мойнына алмайды. Intel тұтынушыларына кез келген жарияланған ақпаратқа сенбес бұрын және өнімдерге немесе қызметтерге тапсырыс бермес бұрын құрылғы сипаттамаларының соңғы нұсқасын алу ұсынылады.

• Басқа атаулар мен брендтер басқалардың меншігі ретінде талап етілуі мүмкін.

EMIF жобасын жасау

Intel Quartus® Prime бағдарламалық құралының 17.1 және одан кейінгі нұсқасы үшін EMIF IP мекенжайын және бұрынғы дизайнды жасамас бұрын Intel Quartus Prime жобасын жасауыңыз керек.ampле.

1. Intel Quartus Prime бағдарламалық құралын іске қосыңыз және таңдаңыз File ➤ Жаңа жоба шебері. Келесі түймесін басыңыз.
2. Жасалғыңыз келетін жоба үшін каталог пен атауды көрсетіңіз. Келесі түймесін басыңыз.
3. Бос жоба таңдалғанын тексеріңіз. «Келесі» түймесін екі рет басыңыз.
4. Атау сүзгісі астында құрылғы бөлігінің нөмірін теріңіз.
5. Қолжетімді құрылғылар астында сәйкес құрылғыны таңдаңыз.
6. Аяқтау түймесін басыңыз.

EMIF IP құру және конфигурациялау

Келесі қадамдар EMIF IP мекенжайын жасау және конфигурациялау жолын көрсетеді. Қадамдар мақсатты жад протоколына қарамастан ұқсас.

1. IP каталогы терезесінде Intel Arria 10 External Memory Interfaces таңдаңыз. (Егер IP каталогы терезесі көрінбесе, таңдаңыз View ➤ Windows утилитасы ➤ IP каталогы.)
2. IP параметрі өңдегішінде EMIF IP үшін нысан атауын беріңіз (мұнда берген атау келесіге айналады: file IP атауы) және каталогты көрсетіңіз. Жасау түймесін басыңыз.
3. Параметр өңдегішінде EMIF орындалуын көрсету үшін параметрлерді конфигурациялау қажет бірнеше қойынды бар:

Intel Arria 10 EMIF параметрінің өңдегішінің нұсқаулары

Кесте 1. EMIF параметрін өңдеуші нұсқаулары

Параметрлер өңдегіш қойындысы	Әдістемелік нұсқаулар
Жалпы	Келесі параметрлердің дұрыс енгізілгеніне көз жеткізіңіз: • Құрылғының жылдамдық дәрежесі. • Жад жиілігі. • PLL анықтамалық тактілік жиілігі.
Жад	• Параметрлерді жад құрылғысына енгізу үшін деректер парағын қараңыз Жад қойындысы. • Сондай-ақ ALERT# істікшелі үшін арнайы орынды енгізуіңіз керек. (Тек DDR4 жад протоколына қолданылады.)
Мем енгізу/шығару	• Бастапқы жобаны зерттеу үшін мына жерде әдепкі параметрлерді пайдалануға болады Мем енгізу/шығару қойындысы. • Жетілдірілген дизайнды тексеру үшін оңтайлы аяқтау параметрлерін алу үшін тақта симуляциясын орындау керек.
FPGA енгізу/шығару	• Бастапқы жобаны зерттеу үшін мына жерде әдепкі параметрлерді пайдалануға болады FPGA енгізу/шығару қойындысы. • Жетілдірілген дизайнды тексеру үшін сәйкес енгізу/шығару стандарттарын таңдау үшін байланысты IBIS үлгілерімен тақта симуляциясын орындау керек.
Mem Timeing	• Бастапқы жобаны зерттеу үшін мына жерде әдепкі параметрлерді пайдалануға болады Mem Timeing қойындысы. • Жетілдірілген дизайнды тексеру үшін жад құрылғысының деректер парағына сәйкес параметрлерді енгізу керек.
Басқарма	• Бастапқы жобаны зерттеу үшін мына жерде әдепкі параметрлерді пайдалануға болады Басқарма қойындысы. • Жетілдірілген дизайнды растау және дәл уақытты жабу үшін дәл таңбааралық кедергі (ISI)/ айқас және тақта мен буманың қисаюы туралы ақпаратты алу үшін тақта симуляциясын орындап, оны экранға енгізу керек. Басқарма қойындысы.
Контроллер	Контроллердің параметрлерін жад контроллері үшін қажетті конфигурацияға және әрекетке сәйкес орнатыңыз.
Диагностика	параметріндегі параметрлерді пайдалануға болады Диагностика жад интерфейсін тексеруге және жөндеуге көмектесу үшін қойынды.
Example Дизайндар	The Example Дизайндар қойындысы бұрынғы дизайнды жасауға мүмкіндік бередіampсинтез және модельдеу үшін. Жасалған дизайн бұрынғыample — EMIF IP мекенжайынан және жад интерфейсін тексеру үшін кездейсоқ трафикті генерациялайтын драйверден тұратын толық EMIF жүйесі.

Жеке параметрлер туралы толық ақпаратты Intel Arria 10 сыртқы жад интерфейстері IP пайдаланушы нұсқаулығындағы жад протоколына сәйкес тарауды қараңыз.

Синтезделетін EMIF дизайнын жасау Example

Intel Arria 10 әзірлеу жинақтары үшін EMIF IP мекенжайын автоматты түрде параметрлендіретін және нақты тақта үшін түйреуіштерді жасайтын алдын ала орнатулар бар.

1. Алдын ала орнатулар терезесі көрінетінін тексеріңіз. Алдын ала орнатулар терезесі көрінбесе, оны таңдау арқылы көрсетіңіз View ➤ Алдын ала орнатулар.
2. Алдын ала орнатулар терезесінде сәйкес әзірлеу жинағының алдын ала орнатуын таңдап, Қолдану түймесін басыңыз.
3. EMIF IP мекенжайын конфигурациялаңыз және Ex Generate түймесін басыңызample Дизайн терезенің жоғарғы оң жақ бұрышында.
4. EMIF дизайны үшін каталогты көрсетіңіз, мысалыample және OK түймесін басыңыз. EMIF дизайнының сәтті генерациясы бұрынғыample келесіні жасайды files Wii каталогының астында.

Сурет 3. Жасалған синтезделетін дизайн Example File Құрылымы

Ескерту: Модельдеу немесе синтез құсбелгісін қоймасаңыз, тағайындалған каталогта Platform Designer дизайны болады. files, олар тікелей Intel Quartus Prime бағдарламалық құралымен құрастырылмайды, бірақ болуы мүмкін viewPlatform Designer астында өңделеді немесе өңделеді. Бұл жағдайда синтез және модельдеу жасау үшін келесі пәрмендерді орындауға болады file жинақтар.

• Құрастырылатын жобаны жасау үшін тағайындалған каталогта quartus_sh -t make_qii_design.tcl сценарийін іске қосу керек.
• Модельдеу жобасын жасау үшін тағайындалған каталогта quartus_sh -t make_sim_design.tcl сценарийін іске қосу керек.
• Осы бөлімдегі «Тақтаны таңдау» ашылмалы тізімі бұрынғыға сәйкес әзірлеу жинағының түйреуіш тағайындауларын қолданадыample дизайн.
• Бұл параметр тек Example Дизайн Fileбөлім.
• Бұл параметр қолданыстағы әзірлеу жинағына сәйкес келуі керек, әйтпесе қате туралы хабар пайда болады.
• Таңдау тақтасының ашылмалы тізімінде Ешбір мәні пайда болса, ол ағымдағы параметр таңдауларының әзірлеу жинағы конфигурацияларына сәйкес келмейтінін көрсетеді. Алдын ала орнатылған кітапханадан алдын ала орнатулардың бірін таңдау арқылы әзірлеу жинағына арнайы IP және қатысты параметр параметрлерін қолдануға болады. Алдын ала орнатуды қолданғанда, ағымдағы IP және басқа параметр параметрлері таңдалған алдын ала орнатуға сәйкес келетіндей етіп орнатылады. Ағымдағы параметрлерді сақтағыңыз келсе, алдын ала орнатуды таңдамас бұрын мұны істеу керек. Алдын ала орнатуды алдыңғы параметрлерді сақтамай таңдасаңыз, жаңа алдын ала орнатылған параметрлерді әрқашан басқа атпен сақтауға болады
• Егер сіз бұрынғыны жасағыңыз келсеample design өзіңіздің жеке тақтаңызда пайдалану үшін, Select board параметрін None параметріне орнатыңыз, бұрынғысын жасаңызample дизайн, содан кейін түйреуіш орналасу шектеулерін қосыңыз.

Қатысты ақпарат

• Синтез Example Дизайн 17-бетте
• DDR10 үшін Intel Arria 3 EMIF IP параметрінің сипаттамалары
• DDR10 үшін Intel Arria 4 EMIF IP параметрінің сипаттамалары
• QDRII/II+/Xtreme үшін Intel Arria 10 EMIF IP параметрінің сипаттамалары
• QDR-IV үшін Intel Arria 10 EMIF IP параметрінің сипаттамалары
• RLDRAM 10 үшін Intel Arria 3 EMIF IP параметрінің сипаттамалары
• LPDDR10 үшін Intel Arria 3 EMIF IP параметрінің сипаттамалары

EMIF дизайнын жасау ExampМодельдеу үшін

Intel Arria 10 әзірлеу жинақтары үшін EMIF IP мекенжайын автоматты түрде параметрлендіретін және нақты тақта үшін түйреуіштерді жасайтын алдын ала орнатулар бар.

1. Алдын ала орнатулар терезесі көрінетінін тексеріңіз. Алдын ала орнатулар терезесі көрінбесе, оны таңдау арқылы көрсетіңіз View ➤ Алдын ала орнатулар.
2. Алдын ала орнатулар терезесінде сәйкес әзірлеу жинағының алдын ала орнатуын таңдап, Қолдану түймесін басыңыз.
3. EMIF IP мекенжайын конфигурациялаңыз және Ex Generate түймесін басыңызample Дизайн терезенің жоғарғы оң жақ бұрышында.
4. EMIF дизайны үшін каталогты көрсетіңіз, мысалыample және OK түймесін басыңыз.

EMIF дизайнының сәтті генерациясы бұрынғыample бірнеше жасайды file sim/ed_sim каталогында қолдау көрсетілетін әртүрлі тренажерларға арналған жиынтықтар.
Сурет 4. Жасалған модельдеу дизайны Example File Құрылымы

Ескерту: Модельдеу немесе Синтез құсбелгісін қоймасаңыз, тағайындалған каталогта Platform Designer дизайны болады. files, олар тікелей Intel Quartus Prime бағдарламалық құралымен құрастырылмайды, бірақ болуы мүмкін viewPlatform Designer астында өңделеді немесе өңделеді. Бұл жағдайда синтез және модельдеу жасау үшін келесі пәрмендерді орындауға болады file жинақтар.

• Құрастырылатын жобаны жасау үшін тағайындалған каталогта quartus_sh -t make_qii_design.tcl сценарийін іске қосу керек.
• Модельдеу жобасын жасау үшін тағайындалған каталогта quartus_sh -t make_sim_design.tcl сценарийін іске қосу керек.

Қатысты ақпарат

• Модельдеу Мысample Дизайн 19-бетте
• Intel Arria 10 EMIF IP – имитациялау жады IP

Модельдеу және аппараттық қамтамасыз ету

Сыртқы жад интерфейсін модельдеу үшін IP құру кезінде Диагностика қойындысында калибрлеуді өткізіп жіберуді немесе толық калибрлеуді таңдауға болады.
EMIF модельдеу үлгілері
Бұл кесте өтпелі калибрлеу мен толық калибрлеу үлгілерінің сипаттамаларын салыстырады.
Кесте 2. EMIF модельдеу үлгілері: Толық калибрлеуге қарсы калибрлеуді өткізіп жіберу

Калибрлеуді өткізіп жіберу	Толық калибрлеу
Пайдаланушы логикасына назар аударатын жүйелік деңгейдегі модельдеу.	Калибрлеуге бағытталған жад интерфейсін модельдеу.
Калибрлеу мәліметтері түсірілмеген.	Барлық s түсіредіtagкалибрлеу.
жалғасы...

Калибрлеуді өткізіп жіберу	Толық калибрлеу
Деректерді сақтау және алу мүмкіндігі бар.	Нивелирлеу, әр биттік қисаю және т.б. қамтиды.
Нақты тиімділікті білдіреді.
Тақтаның қисаюын қарастырмайды.

RTL симуляциясына қарсы аппараттық қамтамасыз ету
Бұл кесте EMIF симуляциясы мен аппараттық құралды іске асыру арасындағы негізгі айырмашылықтарды көрсетеді.
3-кесте. EMIF RTL модельдеуінің аппараттық қамтамасыз етудің орындалуы

RTL симуляциясы	Аппараттық қамтамасыз ету
Nios® баптандыру және калибрлеу коды параллель орындалады.	Nios инициализациясы және калибрлеу коды дәйекті түрде орындалады.
Интерфейстер симуляцияда бір уақытта cal_done сигнал сигналын бекітеді.	Слесарь операциялары калибрлеу ретін анықтайды және интерфейстер бір уақытта cal_done деп бекітпейді.

Дизайн қолданбасы үшін трафик үлгілеріне негізделген RTL модельдеулерін іске қосу керек. RTL симуляциясы PCB ізінің кідірістерін модельдемейтінін ескеріңіз, бұл RTL симуляциясы мен аппараттық құралды іске асыру арасындағы кідірістің сәйкессіздігін тудыруы мүмкін.

ModelSim көмегімен сыртқы жад интерфейсінің IP моделін жасау

Бұл процедура EMIF дизайнын имитациялау әдісін көрсетедіampле.

1. Mentor Graphics* ModelSim бағдарламалық құралын іске қосып, таңдаңыз File ➤ Каталогты өзгерту. Жасалған дизайндағы sim/ed_sim/mentor каталогына өтіңіз, мысалыample папка.
2. Транскрипт терезесі экранның төменгі жағында көрсетілгенін тексеріңіз. Транскрипт терезесі көрінбесе, оны басу арқылы көрсетіңіз View ➤ Транскрипт.
3. Транскрипт терезесінде msim_setup.tcl көзін іске қосыңыз.
4. msim_setup.tcl көзі іске қосылғаннан кейін транскрипт терезесінде ld_debug іске қосыңыз.
5. ld_debug іске қосуды аяқтағаннан кейін, Объектілер терезесі көрсетілгенін тексеріңіз. Егер Объектілер терезесі көрінбесе, оны басу арқылы көрсетіңіз View ➤ Объектілер.
6. Нысандар терезесінде тінтуірдің оң жақ түймешігімен басып, Толқын қосу пәрменін таңдау арқылы модельдегіңіз келетін сигналдарды таңдаңыз.
7. Модельдеу үшін сигналдарды таңдауды аяқтағаннан кейін транскрипт терезесінде барлығын іске қосыңыз. Модельдеу аяқталғанша орындалады.
8. Модельдеу көрінбесе, түймесін басыңыз View ➤ Толқын.

Қатысты ақпарат

Intel Arria 10 EMIF IP – имитациялау жады IP

Intel Arria 10 EMIF IP үшін түйреуіштерді орналастыру

Бұл тақырып түйреуіштерді орналастыру бойынша нұсқауларды береді.

Біттіview

Intel Arria 10 FPGA келесі құрылымға ие:

• Әрбір құрылғыда 2 енгізу/шығару бағандары бар.
• Әрбір енгізу/шығару бағанында 8-ге дейін енгізу/шығару банктері болады.
• Әрбір енгізу/шығару банкі 4 жолақты қамтиды.
• Әрбір жолда 12 жалпы мақсаттағы енгізу/шығару (GPIO) істіктері бар.

Жалпы түйреуіш нұсқаулары

Келесі тармақтар жалпы пин нұсқауларын береді:

• Берілген сыртқы жад интерфейсіне арналған түйреуіштер бір енгізу/шығару бағанында орналасқанына көз жеткізіңіз.
• Бірнеше банктерді қамтитын интерфейстер келесі талаптарға сай болуы керек:
  • Банктер бір-біріне жақын орналасуы керек. Көрші банктер туралы ақпаратты Intel Arria 10 сыртқы жад интерфейстерінің IP пайдаланушы нұсқаулығынан қараңыз.
  • Мекенжай мен командалар банкі кешіктіруді азайту үшін орталық банкте болуы керек. Жад интерфейсі жұп санды банктерді пайдаланса, мекенжай және командалар банкі екі орталық банктердің кез келгенінде болуы мүмкін.
• Пайдаланылмаған түйреуіштерді жалпы мақсаттағы енгізу/шығару түйреуіштері ретінде пайдалануға болады.
• Барлық мекенжай, пәрмен және байланысты түйреуіштер бір банкте болуы керек.
• Мекенжай, пәрмен және деректер түйреуіштері банкті келесі шарттарда ортақ пайдалана алады:
  • Мекенжай, пәрмен және деректер түйреуіштері енгізу/шығару жолағын ортақ пайдалана алмайды.
  • Деректер түйреуіштері үшін мекенжайдағы және пәрмендер банкіндегі пайдаланылмаған енгізу/шығару жолағын ғана пайдалануға болады.

Кесте 4. Жалпы түйреуіш шектеулері

Сигнал түрі	Шектеу
Data Strobe	DQ тобына жататын барлық сигналдар бір енгізу/шығару жолағында орналасуы керек.
Деректер	Қатысты DQ түйреуіштері бір енгізу/шығару жолағында орналасуы керек. Дұрыс жұмыс істеу үшін DM/DBI түйреуіштерін DQ істікшесімен жұптастыру керек. Екі жақты деректер желілерін қолдамайтын хаттамалар үшін оқу сигналдарын жазу сигналдарынан бөлек топтастыру керек.
Мекенжай және пәрмен	Мекенжай және пәрмен түйреуіштері енгізу/шығару банкінде алдын ала анықталған орындарда орналасуы керек.

Тапсырмалар
Егер IP генерациялау кезінде әзірлеу жинағының алдын ала орнатуын қолдансаңыз, әзірлеу жинағы үшін барлық пин тағайындаулары автоматты түрде жасалады және оларды .qsf ішінде тексеруге болады. file бұл бұрынғы дизайнмен жасаладыampле.

Қатысты ақпарат

• Intel Arria 10 EMIF IP DDR3
• DDR10 үшін Intel Arria 4 EMIF IP
• QDRII/II+/Xtreme үшін Intel Arria 10 EMIF IP
• QDR-IV үшін Intel Arria 10 EMIF IP
• RLDRAM 10 үшін Intel Arria 3 EMIF IP
• LPDDR10 үшін Intel Arria 3 EMIF IP

Intel Arria 10 EMIF дизайнын құрастыру және бағдарламалау Example

.qsf ішінде қажетті PIN тағайындауларын жасағаннан кейін file, сіз дизайнды құрастыра аласыз exampIntel Quartus Prime бағдарламалық құралында.

1. Дизайнды қамтитын Intel Quartus Prime қалтасына өтіңізampкаталог.
2. Intel Quartus Prime жобасын ашыңыз file, (.qpf).
3. Компиляцияны бастау үшін Өңдеу ➤ Компиляцияны бастау түймешігін басыңыз. Компиляцияның сәтті аяқталуы .sof жасайды file, бұл дизайнды аппараттық құралда іске қосуға мүмкіндік береді.
4. Құрылғыны құрастырылған дизайнмен бағдарламалау үшін Құралдар ➤ Бағдарламалаушы түймесін басу арқылы бағдарламашыны ашыңыз.
5. Бағдарламалаушыда қолдау көрсетілетін құрылғыларды анықтау үшін Автоматты түрде анықтау түймесін басыңыз.
6. Intel Arria 10 құрылғысын таңдап, содан кейін Өзгерту опциясын таңдаңыз File.
7. Жасалған ed_synth.sof файлына өтіңіз file және Ашу опциясын таңдаңыз.
8. Intel Arria 10 құрылғысын бағдарламалауды бастау үшін «Бастау» түймесін басыңыз. Құрылғы сәтті бағдарламаланған кезде, терезенің жоғарғы оң жағындағы орындалу жолағы 100% (Сәтті) көрсетуі керек.

Intel Arria 10 EMIF дизайнын жөндеу Example

EMIF Debug Toolkit сыртқы жад интерфейсінің конструкцияларын жөндеуге көмектесу үшін қол жетімді. Құралдар жинағы оқу және жазу жиектерін көрсетуге және көз диаграммаларын жасауға мүмкіндік береді. Intel Arria 10 әзірлеу жинағын бағдарламалаған соң, оның жұмысын EMIF Debug Toolkit арқылы тексеруге болады.

1. EMIF жөндеу құралдары жинағын іске қосу үшін Құралдар ➤ Жүйені жөндеу құралдары ➤ Сыртқы жад интерфейсінің құралдар жинағы тармағына өтіңіз.
2. Қосылымдарды инициализациялау түймешігін басыңыз.
3. Жобаны құрылғыға байланыстыру түймесін басыңыз. Терезе пайда болады; дұрыс құрылғы таңдалғанын және дұрыс .sof екенін тексеріңіз file таңдалады.
4. Жад интерфейсінің қосылымын жасау түймесін басыңыз. OK түймесін басу арқылы әдепкі параметрлерді қабылдаңыз.
5. Intel Arria 10 әзірлеу жинағы енді EMIF жөндеу құралдары жинағымен жұмыс істеуге реттелген және сәйкес опцияны екі рет басу арқылы келесі есептердің кез келгенін жасауға болады:

• Калибрлеуді қайта іске қосыңыз. DQ/DQS тобына арналған калибрлеу күйін және әрбір DQ/DQS істікшесінің шеттерін қорытындылайтын калибрлеу есебін шығарады.
• Драйверді шектеу. Енгізу/шығару істікшесінің оқу және жазу шеттерін қорытындылайтын есепті шығарады. Бұл калибрлеу маржасынан ерекшеленеді, себебі драйвер маржасы калибрлеу кезінде емес, пайдаланушы режимінің трафигі кезінде түсіріледі.
• Көз диаграммасын құру. Калибрлеу деректерінің үлгілеріне негізделген әрбір DQ істікшесі үшін оқу және жазу диаграммаларын жасайды.
• Аяқтауды калибрлеу. Әр түрлі аяқтау мәндерін тексереді және әрбір аяқтау мәні қамтамасыз ететін шеттерді хабарлайды. Жад интерфейсі үшін оңтайлы аяқтауды таңдауға көмектесу үшін осы мүмкіндікті пайдаланыңыз.

Дизайн Example Сыртқы жад интерфейстерінің сипаттамасы Intel Arria 10 FPGA IP

EMIF IP мекенжайын параметрлеген және жасаған кезде жүйе модельдеу және синтездеу үшін каталогтарды жасайтынын көрсете аласыз. file жинайды және жасайды file автоматты түрде орнатады. Мыс. астында Модельдеу немесе Синтез опциясын таңдасаңызample Дизайн FileEx onample Designs қойындысында жүйе толық модельдеу жасайды file жиынтық немесе толық синтез file таңдауыңызға сәйкес орнатыңыз.

Синтез Example Дизайн

Синтез мысample дизайнында төмендегі суретте көрсетілген негізгі блоктар бар.

• Синтезделетін Avalon®-MM болып табылатын трафик генераторыample драйвері, ол мекенжайлардың параметрленген санына оқу мен жазудың псевдокездейсоқ үлгісін жүзеге асырады. Сондай-ақ трафик генераторы жазба деректерге сәйкес келетініне көз жеткізу үшін жадтан оқылған деректерді бақылайды және басқа жағдайда сәтсіздікті растайды.
• Жад интерфейсінің данасы, оған мыналар кіреді:
  • Avalon-MM интерфейсі мен AFI интерфейсі арасында модерациялайтын жад контроллері.
  • Оқу және жазу операцияларын орындау үшін жад контроллері мен сыртқы жад құрылғылары арасындағы интерфейс ретінде қызмет ететін PHY.

Сурет 5. Синтез Example Дизайн

Ping Pong PHY мүмкіндігін пайдаланып жатсаңыз, синтез мысample дизайны келесі суретте көрсетілгендей екі тәуелсіз контроллер және жалпы PHY арқылы екі тәуелсіз жад құрылғыларына командалар беретін екі трафик генераторын қамтиды.

Сурет 6. Синтез Example Ping Pong PHY үшін дизайн

RLDRAM 3 пайдалансаңыз, синтездегі трафик генераторы, мысалыample дизайн келесі суретте көрсетілгендей AFI көмегімен PHY-мен тікелей байланысады.
Сурет 7. Синтез Example RLDRAM 3 интерфейстеріне арналған дизайн

Ескерту: Егер PLL ортақ пайдалану режимі, DLL ортақ пайдалану режимі немесе OCT ортақ пайдалану режимі параметрлерінің біреуі немесе бірнешеуі Бөлісу жоқ параметрінен басқа кез келген мәнге орнатылса, синтез бұрынғыample дизайнында екі трафик генераторы/жад интерфейсінің даналары болады. Екі трафик генераторы/жад интерфейсінің даналары параметр параметрлерімен анықталған ортақ PLL/DLL/OCT қосылымдары арқылы ғана байланысты. Трафик генераторы/жад интерфейсінің даналары осындай қосылымдарды өзіңіздің дизайныңызда қалай жасауға болатынын көрсетеді.

Ескерту: Intel Quartus Prime стандартты шығарылымының пайдаланушы нұсқаулығында сипатталған үшінші тарап синтезі ағыны: Үшінші тарап синтезі EMIF IP үшін қолдау көрсетілетін ағын болып табылмайды.
Қатысты ақпарат
Синтезделетін EMIF дизайнын жасау Examp7 бетте

Модельдеу Мысample Дизайн

Модельдеу бұрынғыample дизайнында келесі суретте көрсетілген негізгі блоктар бар.

• Синтез данасы, мысалыample дизайн. Алдыңғы бөлімде сипатталғандай, синтез эксample дизайнында трафик генераторы және жад интерфейсінің данасы бар. Бұл блоктар әдепкі бойынша жылдам модельдеуге сәйкес келетін абстрактілі модельдеу үлгілері болып табылады.
• Жад протоколының сипаттамаларына сәйкес келетін жалпы үлгі ретінде әрекет ететін жад үлгісі. Жиі жад жеткізушілері олардың ішінен жүктеп алуға болатын нақты жад құрамдастары үшін модельдеу үлгілерін ұсынады webсайттар.
• Жалпы өту немесе сәтсіздік туралы сигнал беру үшін сыртқы жад интерфейсі IP және трафик генераторынан күй сигналдарын бақылайтын күй тексерушісі.

Сурет 8. Модельдеу Example Дизайн

Пинг-понг PHY мүмкіндігін пайдалансаңыз, модельдеу бұрынғыample дизайны келесі суретте көрсетілгендей екі тәуелсіз контроллер және жалпы PHY арқылы екі тәуелсіз жад құрылғыларына командалар беретін екі трафик генераторын қамтиды.

Сурет 9. Модельдеу Example Ping Pong PHY үшін дизайн

RLDRAM 3 пайдалансаңыз, модельдеудегі трафик генераторы, мысалыample дизайн келесі суретте көрсетілгендей AFI көмегімен PHY-мен тікелей байланысады.

Сурет 10. Модельдеу Example RLDRAM 3 интерфейстеріне арналған дизайн

Қатысты ақпарат
EMIF дизайнын жасау ExampМодельдеу үшін le 10-бетте

Example Designs интерфейсі қойындысы

Параметр өңдегішінде Example Дизайндар қойындысы, ол сіздің бұрынғы файлыңызды параметрлеуге және жасауға мүмкіндік бередіample designs.l

Сурет 11. МысалыampСыртқы жад интерфейстерінің параметр өңдегішіндегі Designs қойындысы

Қол жетімді ExampДизайн бөлімі
Дизайнды таңдау ашылмалы тізімі қалаған үлгіні таңдауға мүмкіндік бередіample дизайн. Қазіргі уақытта EMIF Example Design жалғыз қолжетімді таңдау болып табылады және әдепкі бойынша таңдалады.

Сыртқы жад интерфейстері үшін құжатты қайта қарау тарихы Intel Arria 10 FPGA IP Design ExampПайдаланушы нұсқаулығы

Құжат нұсқасы	Intel Quartus Prime нұсқасы	Өзгерістер
2021.03.29	21.1	• Ішінде Example Design Жылдам бастау тарауда, NCSim* симуляторына сілтемелер жойылды.
2018.09.24	18.1	• Жаңартылған сандар Синтезделетін EMIF дизайнын жасау Example және EMIF дизайнын жасау ExampМодельдеу үшін тақырыптар.
2018.05.07	18.0	• Құжат атауы келесіден өзгертілді Intel Arria 10 сыртқы жад интерфейстері IP дизайны ExampПайдаланушы нұсқаулығы дейін Сыртқы жад интерфейстері Intel Arria 10 FPGA IP Design ExampПайдаланушы нұсқаулығы. • Түзетілген таңбалауыш нүктелері Біттіview бөлімі Intel Arria 10 EMIF IP үшін түйреуіштерді орналастыру тақырып.

Күн	Нұсқа	Өзгерістер
қараша 2017	2017.11.06	Бастапқы шығарылым.

Intel корпорациясы. Барлық құқықтар сақталған. Intel, Intel логотипі және басқа Intel белгілері Intel корпорациясының немесе оның еншілес компанияларының сауда белгілері болып табылады. Intel өзінің FPGA және жартылай өткізгіш өнімдерінің Intel стандартты кепілдігіне сәйкес ағымдағы техникалық сипаттамаларға сәйкес орындалуына кепілдік береді, бірақ кез келген өнімдер мен қызметтерге кез келген уақытта ескертусіз өзгертулер енгізу құқығын өзіне қалдырады. Intel жазбаша түрде тікелей келіскен жағдайларды қоспағанда, Intel компаниясы осы құжатта сипатталған кез келген ақпаратты, өнімді немесе қызметті қолданудан немесе пайдаланудан туындайтын жауапкершілікті немесе жауапкершілікті өз мойнына алмайды. Intel тұтынушыларына кез келген жарияланған ақпаратқа сенбес бұрын және өнімдерге немесе қызметтерге тапсырыс бермес бұрын құрылғы сипаттамаларының соңғы нұсқасын алу ұсынылады.

• Басқа атаулар мен брендтер басқалардың меншігі ретінде талап етілуі мүмкін.

Құжаттар / Ресурстар

intel UG-20118 Сыртқы жад интерфейстері Arria 10 FPGA IP Design Example [pdf] Пайдаланушы нұсқаулығы UG-20118 Сыртқы жад интерфейстері Arria 10 FPGA IP дизайны Example, UG-20118, Сыртқы жад интерфейстері Arria 10 FPGA IP Design Example, Interfaces Arria 10 FPGA IP Design Example, 10 FPGA IP Design Example

Анықтамалар

• Пайдаланушы нұсқаулығы