intel UG-20118 Тышкы эстутум интерфейстери Arria 10 FPGA IP Дизайн Эксample

Дизайн Example Тышкы эстутум интерфейстери үчүн Ыкчам баштоо колдонмосу Intel® Arria® 10 FPGA IP

Жаңы интерфейс жана автоматташтырылган дизайн мурункуample flow Intel® Arria® 10 тышкы эс тутум интерфейстери үчүн жеткиликтүү.
Эксample Дизайндар өтмөгү параметр редакторунда синтезди жана симуляцияны түзүүнү көрсөтүүгө мүмкүндүк берет file EMIF IP дарегин тастыктоо үчүн колдоно ала турган топтомдор.
Сиз экс түзө аласызample дизайн атайын Intel FPGA иштеп чыгуу комплекти үчүн же сиз жараткан ар кандай EMIF IP үчүн.

Сүрөт 1. Жалпы дизайн Example Workflows

Дизайн Example

Сүрөт 2. EMIF түзүү ExampIntel Arria 10 иштеп чыгуу комплекти менен дизайн

Intel корпорациясы. Бардык укуктар корголгон. Intel, Intel логотиби жана башка Intel белгилери Intel корпорациясынын же анын туунду компанияларынын соода белгилери болуп саналат. Intel өзүнүн FPGA жана жарым өткөргүч өнүмдөрүн Intelдин стандарттык гарантиясына ылайык учурдагы спецификацияларга кепилдик берет, бирок эскертүүсүз каалаган убакта каалаган өнүмгө жана кызматтарга өзгөртүү киргизүү укугун өзүнө калтырат. Intel бул жерде сүрөттөлгөн кандайдыр бир маалыматты, продуктуну же кызматты колдонуудан же колдонуудан келип чыккан эч кандай жоопкерчиликти же жоопкерчиликти өзүнө албайт, Intel тарабынан жазуу жүзүндө ачык макулдашылгандан башка учурларда. Intel кардарларына жарыяланган маалыматка таянардан мурун жана өнүмдөр же кызматтарга буйрутма берүүдөн мурун түзмөктүн спецификацияларынын акыркы версиясын алуу сунушталат.

• Башка аталыштар жана бренддер башкалардын менчиги катары талап кылынышы мүмкүн.

EMIF долбоорун түзүү

Intel Quartus® Prime программалык камсыздоо версиясы 17.1 жана андан кийинкиси үчүн, EMIF IP жана дизайн экс дизайнын түзүүдөн мурун Intel Quartus Prime долбоорун түзүшүңүз керек.ample.

1. Intel Quartus Prime программасын ишке киргизиңиз жана тандаңыз File ➤ Жаңы долбоор чебери. Next Click.
2. Сиз түзгүңүз келген долбоордун каталогун жана атын көрсөтүңүз. Next Click.
3. Бош долбоор тандалганын текшериңиз. Кийинки эки жолу басыңыз.
4. Аты чыпкасынын астына аппараттын бөлүгүнүн номерин териңиз.
5. Жеткиликтүү түзмөктөрдөн ылайыктуу аппаратты тандаңыз.
6. Finish дегенди басыңыз.

EMIF IP түзүү жана конфигурациялоо

Төмөнкү кадамдар EMIF IP кантип түзүү жана конфигурациялоону көрсөтөт. Кадамдар сиз максат кылып жаткан эс тутум протоколуна карабастан окшош.

1. IP Каталог терезесинде, Intel Arria 10 External Memory Interfaces тандаңыз. (Эгер IP каталогу терезеси көрүнбөсө, тандаңыз View ➤ Утилита Windows ➤ IP каталогу.)
2. IP параметринин редакторунда EMIF IP үчүн объекттин атын бериңиз (бул жерде сиз көрсөткөн ат file IP үчүн аталыш) жана каталогду көрсөтүңүз. Create Click.
3. Параметрлердин редакторунда бир нече өтмөктөр бар, анда сиз EMIF ишке ашырууну чагылдыруу үчүн параметрлерди конфигурациялашыңыз керек:

Intel Arria 10 EMIF Параметрлер Редакторунун көрсөтмөлөрү

Таблица 1. EMIF Параметр редакторунун көрсөтмөлөрү

Параметр редактору өтмөгү	Көрсөтмөлөр
Генерал	Төмөнкү параметрлер туура киргизилгендигин текшериңиз: • Аппараттын ылдамдыгы. • Эстутум саатынын жыштыгы. • PLL шилтеме саат жыштыгы.
Эс	• Параметрлерди киргизүү үчүн эстутум түзүлүшүңүздүн маалымат жадыбалын караңыз Эс өтмөк. • Ошондой эле ALERT# пин үчүн белгилүү бир жерди киргизишиңиз керек. (DDR4 эстутум протоколуна гана тиешелүү.)
Мем I/O	• Долбоордун баштапкы изилдөөлөрү үчүн сиз демейки жөндөөлөрдү колдонсоңуз болот Mem I/O өтмөк. • Өркүндөтүлгөн дизайнды текшерүү үчүн сиз оптималдуу токтотуу орнотууларын алуу үчүн такта симуляциясын аткарышыңыз керек.
FPGA I/O	• Долбоордун баштапкы изилдөөлөрү үчүн сиз демейки жөндөөлөрдү колдонсоңуз болот FPGA I/O өтмөк. • Дизайндын өркүндөтүлгөн валидациясы үчүн тиешелүү I/O стандарттарын тандоо үчүн IBIS моделдери менен такта симуляциясын аткарышыңыз керек.
Mem Timeing	• Долбоордун баштапкы изилдөөлөрү үчүн сиз демейки жөндөөлөрдү колдонсоңуз болот Mem Timeing өтмөк. • Өркүндөтүлгөн дизайнды текшерүү үчүн сиз эс тутумуңуздун маалымат баракчасына ылайык параметрлерди киргизишиңиз керек.
Башкармалык	• Долбоордун баштапкы изилдөөлөрү үчүн сиз демейки жөндөөлөрдү колдонсоңуз болот Башкармалык өтмөк. • Өркүндөтүлгөн дизайнды текшерүү жана так убакытты жабуу үчүн, так символдор аралык интерференция (ISI)/ кайчылаш жана такта менен таңгактын кыйшаюу маалыматын алуу үчүн такта симуляциясын жасап, аны терезеге киргизишиңиз керек. Башкармалык өтмөк.
Controller	Эстутум контроллериңиз үчүн керектүү конфигурацияга жана жүрүм-турумга ылайык контроллердин параметрлерин орнотуңуз.
Диагностика	боюнча параметрлерди колдоно аласыз Диагностика эстутум интерфейсиңизди текшерүүгө жана оңдоого жардам берүү үчүн өтмөк.
Example Designs	The Example Designs табулатура эски дизайнды түзүүгө мүмкүндүк беретampсинтез жана симуляция үчүн. Түзүлгөн дизайн эксample EMIF IP жана эстутум интерфейсин текшерүү үчүн кокус трафикти жараткан драйверден турган толук EMIF системасы.

Жеке параметрлер боюнча толук маалымат алуу үчүн Intel Arria 10 External Memory Interfaces IP User Guide ичиндеги эстутум протоколуңузга тиешелүү бөлүмдү караңыз.

Синтездештирилүүчү EMIF дизайнын түзүү Example

Intel Arria 10 иштеп чыгуу комплекттери үчүн EMIF IP автоматтык түрдө параметрлештирүү жана конкреттүү такта үчүн пинуттарды жаратуучу алдын ала орнотуулар бар.

1. Алдын ала орнотуулар терезеси көрүнөөрүн текшериңиз. Алдын ала орнотуулар терезеси көрүнбөсө, аны тандоо менен көрсөтүңүз View ➤ Алдын ала орнотуулар.
2. Алдын ала орнотуулар терезесинде, тиешелүү иштеп чыгуу комплектинин алдын ала орнотуусун тандап, Колдонууну басыңыз.
3. EMIF IP конфигурациялоо жана Ex Generate чыкылдатууample Дизайн терезенин жогорку оң бурчунда.
4. EMIF дизайны үчүн каталогду көрсөтүңүзample жана OK басыңыз. EMIF дизайнынын ийгиликтүү мууну эксample төмөнкүнү түзөт fileWii каталогунун астында.

Сүрөт 3. Түзүлгөн синтезделүүчү дизайн Example File Структура

Эскертүү: Эгерде сиз симуляция же синтез кутучасын тандабасаңыз, көздөгөн каталогдо Platform Designer дизайны камтылат. files, алар түздөн-түз Intel Quartus Prime программасы тарабынан түзүлбөйт, бирок болушу мүмкүн viewed же Platform Designer астында түзөтүлгөн. Бул жагдайда, сиз синтезди жана симуляцияны түзүү үчүн төмөнкү буйруктарды иштете аласыз file топтомдору.

• Компиляциялык долбоорду түзүү үчүн, сиз көздөгөн каталогдо quartus_sh -t make_qii_design.tcl скриптин иштетишиңиз керек.
• Симуляциялык долбоорду түзүү үчүн, сиз көздөгөн каталогдо quartus_sh -t make_sim_design.tcl скриптин иштетишиңиз керек.
• Бул бөлүмдөгү Select тактасынын ачылуучу тизмеси мурункуга тиешелүү өнүктүрүү комплектинин пин дайындоолорун колдонотample дизайн.
• Бул жөндөө Синтездөө кутучасын күйгүзгөндө гана жеткиликтүү болотample Design Files бөлүм.
• Бул жөндөө колдонулуучу иштеп чыгуу комплектине дал келиши керек, антпесе ката кабары пайда болот.
• Тандоо тактасынын ачылуучу ылдый жагында None мааниси пайда болсо, бул учурдагы параметр тандоолор эч кандай иштеп чыгуу комплектинин конфигурацияларына дал келбей турганын көрсөтөт. Алдын ала коюлган китепканадан алдын ала орнотулгандардын бирин тандап, иштеп чыгуу комплектине тиешелүү IP жана тиешелүү параметр орнотууларын колдоно аласыз. Алдын ала орнотууну колдонгондо, учурдагы IP жана башка параметр орнотуулары тандалган алдын ала орнотууга дал келүү үчүн коюлат. Эгер сиз учурдагы орнотууларыңызды сактагыңыз келсе, алдын ала орнотууну тандоодон мурун муну жасашыңыз керек. Эгер сиз алдын ала орнотууну алдын ала орнотууларыңызды сактабастан тандасаңыз, жаңы алдын ала коюлган орнотууларды ар дайым башка ат менен сактай аласыз
• Эгер сиз мурункуну жараткыңыз келсеample design for use for your own board, Set Select board to None, generation example дизайн, анан пин жайгашкан чектөөлөрдү кошуу.

Тиешелүү маалымат

• Синтез Example Дизайн 17-бетте
• DDR10 үчүн Intel Arria 3 EMIF IP параметринин сүрөттөмөлөрү
• DDR10 үчүн Intel Arria 4 EMIF IP параметринин сүрөттөмөлөрү
• QDRII/II+/Xtreme үчүн Intel Arria 10 EMIF IP параметринин сүрөттөмөлөрү
• QDR-IV үчүн Intel Arria 10 EMIF IP параметринин сүрөттөмөлөрү
• Intel Arria 10 EMIF IP параметринин RLDRAM 3 үчүн сүрөттөмөлөрү
• LPDDR10 үчүн Intel Arria 3 EMIF IP параметринин сүрөттөмөлөрү

EMIF дизайнын түзүү ExampSimulation үчүн

Intel Arria 10 иштеп чыгуу комплекттери үчүн EMIF IP автоматтык түрдө параметрлештирүү жана конкреттүү такта үчүн пинуттарды жаратуучу алдын ала орнотуулар бар.

1. Алдын ала орнотуулар терезеси көрүнөөрүн текшериңиз. Алдын ала орнотуулар терезеси көрүнбөсө, аны тандоо менен көрсөтүңүз View ➤ Алдын ала орнотуулар.
2. Алдын ала орнотуулар терезесинде, тиешелүү иштеп чыгуу комплектинин алдын ала орнотуусун тандап, Колдонууну басыңыз.
3. EMIF IP конфигурациялоо жана Ex Generate чыкылдатууample Дизайн терезенин жогорку оң бурчунда.
4. EMIF дизайны үчүн каталогду көрсөтүңүзample жана OK басыңыз.

EMIF дизайнынын ийгиликтүү мууну эксample бир нече түзөт file sim/ed_sim каталогунун астында ар кандай колдоого алынган симуляторлор үчүн топтомдор.
4-сүрөт. Түзүлгөн симуляциялык дизайн Example File Структура

Эскертүү: Эгер симуляция же синтез кутучасын койбосоңуз, көздөгөн каталогдо Platform Designer дизайны камтылат. files, алар түздөн-түз Intel Quartus Prime программасы тарабынан түзүлбөйт, бирок болушу мүмкүн viewed же Platform Designer астында түзөтүлгөн. Бул жагдайда сиз синтезди жана симуляцияны түзүү үчүн төмөнкү буйруктарды иштетсеңиз болот file топтомдору.

• Компиляциялык долбоорду түзүү үчүн, сиз көздөгөн каталогдо quartus_sh -t make_qii_design.tcl скриптин иштетишиңиз керек.
• Симуляциялык долбоорду түзүү үчүн, сиз көздөгөн каталогдо quartus_sh -t make_sim_design.tcl скриптин иштетишиңиз керек.

Тиешелүү маалымат

• Симуляция Example Дизайн 19-бетте
• Intel Arria 10 EMIF IP – имитациялоочу эс тутум IP

Аппараттык камсыздоону ишке ашырууга каршы симуляция

Тышкы эстутум интерфейсинин симуляциясы үчүн, IP генерациялоо учурунда Диагностика өтмөгүндө калибрлөө өткөрүп жиберүүнү же толук калибрлөөнү тандай аласыз.
EMIF симуляция моделдери
Бул таблица skip калибрлөө жана толук калибрлөө моделдеринин мүнөздөмөлөрүн салыштырат.
Таблица 2. EMIF моделдөө моделдери: Толук калибрлөө жана калибрлөө өткөрүп жиберүү

Калибрлөө	Толук калибрлөө
Колдонуучунун логикасына басым жасаган система деңгээлиндеги симуляция.	Калибрлөөгө багытталган эстутум интерфейсинин симуляциясы.
Калибрлөөнүн деталдары жазылган эмес.	Бардык сtagкалибрлөө.
уланды…

Калибрлөө	Толук калибрлөө
Маалыматтарды сактоо жана алуу мүмкүнчүлүгү бар.	Нивелирлөө, ар бир биттик бурмалоо ж.б. камтыйт.
так натыйжалуулугун билдирет.
Борттун кыйшаюусун эске албайт.

RTL симуляциясына каршы аппараттык камсыздоо
Бул таблица EMIF симуляциясы менен аппараттык камсыздоонун ортосундагы негизги айырмачылыктарды көрсөтөт.
Таблица 3. EMIF RTL симуляциясы жана аппараттык камсыздоо

RTL симуляциясы	Аппараттык камсыздоону ишке ашыруу
Nios® инициализация жана калибрлөө коду параллелдүү аткарылат.	Nios инициализациясы жана калибрлөө коду ырааттуу түрдө аткарылат.
Интерфейстер симуляцияда бир эле учурда cal_done сигнал сигналын ырастайт.	Слесарь операциялары калибрлөө тартибин аныктайт жана интерфейстер бир эле убакта cal_done деп ырастабайт.

Дизайныңыздын колдонмосу үчүн трафиктин үлгүлөрүнүн негизинде RTL симуляциясын иштетишиңиз керек. RTL симуляциясы PCB трассасынын кечигүүлөрүн моделдебей турганын эске алыңыз, бул RTL симуляциясы менен аппараттык камсыздоону ишке ашыруунун ортосундагы кечигүүдөгү айырмачылыкты жаратышы мүмкүн.

ModelSim менен тышкы эстутум интерфейсинин IP симуляциясы

Бул процедура EMIF дизайнын кантип окшоштурууну көрсөтөтample.

1. Mentor Graphics* ModelSim программасын ишке киргизип, тандаңыз File ➤ Каталогду өзгөртүү. Түзүлгөн дизайндагы sim/ed_sim/mentor каталогуна өтүңүзample папка.
2. Транскрипт терезеси экрандын ылдый жагында көрсөтүлгөнүн текшериңиз. Транскрипт терезеси көрүнбөсө, чыкылдатуу менен аны көрсөтүңүз View ➤ Транскрипт.
3. Транскрипт терезесинде msim_setup.tcl булагы иштетиңиз.
4. msim_setup.tcl булагы иштеп бүткөндөн кийин, Транскрипт терезесинде ld_debug иштетиңиз.
5. ld_debug иштеп бүткөндөн кийин, Объекттер терезеси көрсөтүлгөнүн текшериңиз. Объекттер терезеси көрүнбөсө, аны чыкылдатуу менен көрсөтүңүз View ➤ Объекттер.
6. Объекттер терезесинде, сиз имитация кылгыңыз келген сигналдарды оң баскыч менен чыкылдатып, Толкун кошууну тандаңыз.
7. Модельдештирүү үчүн сигналдарды тандап бүткөндөн кийин, Transkript терезесинде run -all аткарыңыз. Симуляция ал аяктаганга чейин иштейт.
8. Эгерде симуляция көрүнбөсө, чыкылдатыңыз View ➤ Толкун.

Тиешелүү маалымат

Intel Arria 10 EMIF IP – имитациялоочу эс тутум IP

Intel Arria 10 EMIF IP үчүн Pin жайгаштыруу

Бул тема төөнөгүчтөрдү жайгаштыруу боюнча көрсөтмөлөрдү берет.

Бүттүview

Intel Arria 10 FPGA төмөнкү түзүлүшкө ээ:

• Ар бир түзмөк 2 киргизүү/чыгаруу тилкесин камтыйт.
• Ар бир I/O тилкесинде 8ге чейин I/O банктары бар.
• Ар бир I/O банкы 4 тилкеден турат.
• Ар бир тилкеде 12 жалпы багыттагы I/O (GPIO) пиндери бар.

Жалпы пин эрежелери

Төмөнкү пункттар жалпы пин көрсөтмөлөрдү берет:

• Берилген тышкы эс интерфейси үчүн пиндер бир I/O тилкесинде жайгашканын текшериңиз.
• Бир нече банктарды камтыган интерфейстер төмөнкү талаптарга жооп бериши керек:
  • Банктар бири-бирине жанаша болушу керек. Кошуна банктар тууралуу маалымат алуу үчүн Intel Arria 10 External Memory Interfaces IP User Guide караңыз.
  • Кечигүүнү азайтуу үчүн дарек жана буйрук банкы борбордук банкта болушу керек. Эгерде эстутум интерфейси жуп сандагы банктарды колдонсо, дарек жана буйрук банкы эки борбор банктын биринде болушу мүмкүн.
• Колдонулбаган төөнөгүчтөрдү жалпы максаттагы киргизүү/чыгаруу пиндери катары колдонсо болот.
• Бардык даректер, буйруктар жана тиешелүү пиндер бир банктын ичинде болушу керек.
• Дарек, буйрук жана маалымат пиндери банкты төмөнкү шарттарда бөлүшө алат:
  • Дарек, буйрук жана маалымат пиндери киргизүү/чыгаруу тилкесин бөлүшө албайт.
  • Маалымат пиндери үчүн даректеги жана командалык банктагы пайдаланылбаган I/O тилкесин гана колдонсо болот.

Таблица 4. Жалпы пин чектөөлөр

Сигнал түрү	чектөө
Data Strobe	DQ тобуна тиешелүү бардык сигналдар бир эле киргизүү/чыгаруу тилкесинде болушу керек.
Маалыматтар	Тиешелүү DQ пиндери бир эле киргизүү/чыгаруу тилкесинде болушу керек. Туура иштеши үчүн DM/DBI пиндери DQ пин менен жупталышы керек. Эки багыттуу маалымат линияларын колдобогон протоколдор үчүн окуу сигналдары жазуу сигналдарынан өзүнчө топтолушу керек.
Дарек жана буйрук	Дарек жана Буйрук төөнөгүчтөрү I/O банкынын ичинде алдын ала аныкталган жерлерде болушу керек.

Тапшырмаларды бекитүү
Эгерде сиз IP түзүү учурунда иштеп чыгуу комплектинин алдын ала орнотулганын колдонсоңуз, иштеп чыгуу комплектинин бардык пин дайындоолору автоматтык түрдө түзүлөт жана аларды .qsf ичинде текшерүүгө болот. file бул дизайн мурунку менен түзүлгөнample.

Тиешелүү маалымат

• Intel Arria 10 EMIF IP DDR3
• DDR10 үчүн Intel Arria 4 EMIF IP
• QDRII/II+/Xtreme үчүн Intel Arria 10 EMIF IP
• QDR-IV үчүн Intel Arria 10 EMIF IP
• RLDRAM 10 үчүн Intel Arria 3 EMIF IP
• LPDDR10 үчүн Intel Arria 3 EMIF IP

Intel Arria 10 EMIF Дизайнын түзүү жана программалоо Example

Сиз .qsf ичинде керектүү пин дайындоолорду жасагандан кийин file, сиз дизайн экс түзө аласызample Intel Quartus Prime программасында.

1. Дизайн экс камтыган Intel Quartus Prime папкасына өтүңүзample каталогу.
2. Intel Quartus Prime долбоорун ачыңыз file, (.qpf).
3. Компиляцияны баштоо үчүн, Иштетүү ➤ Компиляцияны баштоону басыңыз. Компиляциянын ийгиликтүү аякташы .sof жаратат file, бул дизайнды жабдыкта иштетүүгө мүмкүндүк берет.
4. Түзүлгөн дизайн менен түзмөгүңүздү программалоо үчүн, Tools ➤ Программист чыкылдатуу менен программистти ачыңыз.
5. Программистте колдоого алынган түзмөктөрдү аныктоо үчүн Auto Detect чыкылдатыңыз.
6. Intel Arria 10 түзмөгүн тандап, андан кийин Өзгөрүүнү тандаңыз File.
7. Түзүлгөн ed_synth.sof дарегине өтүңүз file жана Ачуу тандаңыз.
8. Intel Arria 10 түзмөгүн программалоону баштоо үчүн Start чыкылдатыңыз. Түзмөк ийгиликтүү программаланганда, терезенин жогорку оң жагындагы прогресс тилкесинде 100% (Ийгиликтүү) көрсөтүлүшү керек.

Intel Arria 10 EMIF Дизайнынын мүчүлүштүктөрүн оңдоо Example

EMIF Debug Toolkit тышкы эс интерфейсинин дизайнын оңдоого жардам берүү үчүн жеткиликтүү. Куралдар жыйнагы окуу жана жазуу чектерин көрсөтүүгө жана көз диаграммаларын түзүүгө мүмкүндүк берет. Intel Arria 10 иштеп чыгуу топтомун программалагандан кийин, EMIF Debug Toolkit аркылуу анын иштешин текшере аласыз.

1. EMIF мүчүлүштүктөрдү оңдоо инструменттерин ишке киргизүү үчүн, Куралдар ➤ Системанын мүчүлүштүктөрүн оңдоо куралдары ➤ Тышкы эстутум интерфейсинин инструменттерине өтүңүз.
2. Байланыштарды баштоону басыңыз.
3. Долбоорду түзмөккө байланыштырыңыз. Терезе пайда болот; туура аппарат тандалганын жана туура .sof экендигин текшериңиз file тандалган.
4. Эстутум интерфейсин түзүү баскычын чыкылдатыңыз. OK чыкылдатуу менен демейки орнотууларды кабыл алыңыз.
5. Intel Arria 10 иштеп чыгуу комплекти азыр EMIF Debug Toolkit менен иштөө үчүн орнотулду жана сиз тиешелүү опцияны эки жолу чыкылдатуу менен төмөнкү отчеттордун каалаганын түзө аласыз:

• Калибрлөө кайра иштетүү. DQ/DQS тобуна калибрлөө статусун жыйынтыктоочу калибрлөө отчетун жана ар бир DQ/DQS пин үчүн чектерди түзөт.
• Driver Margining. Ар бир киргизүү/чыгаруу пин үчүн окуу жана жазуу чектерин жыйынтыктаган отчетту түзөт. Бул калибрлөө маржасынан айырмаланат, анткени айдоочунун маржасы калибрлөө учурунда эмес, колдонуучу режиминин трафиги учурунда тартылат.
• Көз диаграммасын түзүү. Калибрлөө маалымат үлгүлөрүнүн негизинде ар бир DQ пин үчүн окуу жана жазуу көз диаграммаларын түзөт.
• Токтотууну калибрлөө. Ар кандай аяктоо маанилерин шыпырып, ар бир аяктоо мааниси берген чектерди кабарлайт. Эстутум интерфейси үчүн оптималдуу токтотууну тандоого жардам берүү үчүн бул функцияны колдонуңуз.

Дизайн Example Тышкы эстутум интерфейстери үчүн сүрөттөмө Intel Arria 10 FPGA IP

EMIF IP дарегиңизди параметрлештирүү жана генерациялоодо, система симуляция жана синтез үчүн каталогдорду түзөөрүн белгилей аласыз. file топтомун түзөт жана генерациялайт file автоматтык түрдө орнотулат. Эгерде сиз Ex. астынан Симуляция же Синтезди тандасаңызample Design Files on Example Designs кошумча барагында, система толук симуляцияны түзөт file топтому же толук синтез file тандооңузга ылайык орнотуңуз.

Синтез Example Design

синтез example дизайн төмөнкү сүрөттө көрсөтүлгөн негизги блокторду камтыйт.

• Синтезделе турган Avalon®-MM мурунку трафик генераторуample драйвери, ал даректердин параметрленген санына окуунун жана жазуунун псевдо-кокустук үлгүсүн ишке ашырат. Трафик генератору ошондой эле эстутумдан окулган маалыматтардын жазылган маалыматтарга дал келишин камсыз кылуу үчүн көзөмөлдөйт жана башка учурда катаны ырастайт.
• Эстутум интерфейсинин мисалы, ал төмөнкүлөрдү камтыйт:
  • Avalon-MM интерфейси менен AFI интерфейсинин ортосунда модерациялоочу эстутум контроллери.
  • Окуу жана жазуу операцияларын аткаруу үчүн эстутум контроллери менен тышкы эс тутумдарынын ортосундагы интерфейс катары кызмат кылган PHY.

Сүрөт 5. Синтез Example Design

Эгер сиз Пинг-понг PHY функциясын колдонуп жатсаңыз, анда синтез эксample дизайн төмөнкү сүрөттө көрсөтүлгөндөй эки көз карандысыз эстутум түзүлүшүнө эки көз карандысыз контроллер жана жалпы PHY аркылуу буйруктарды берүүчү эки трафик генераторун камтыйт.

Сүрөт 6. Синтез Example Дизайн Ping Pong PHY

Эгер сиз RLDRAM 3 колдонуп жатсаңыз, синтезде трафик генератору эксample дизайн төмөнкү сүрөттө көрсөтүлгөндөй, AFI аркылуу PHY менен түз байланышат.
Сүрөт 7. Синтез ExampRLDRAM 3 интерфейстери үчүн дизайн

Эскертүү: Эгерде PLL бөлүшүү режиминин, DLL бөлүшүү режиминин же OCT бөлүшүү режиминин бир же бир нече параметри Бөлүшүү жок дегенден башка кандайдыр бир мааниге коюлса, синтез мурункуample дизайн эки трафик генераторун/эстутум интерфейсин камтыйт. Эки трафик генератору/эс интерфейсинин инстанциялары параметр орнотуулары менен аныкталган жалпы PLL/DLL/OCT байланыштары менен гана байланышкан. Трафик генератору/эстутум интерфейсинин инстанциялары сиз өзүңүздүн дизайныңызда ушундай байланыштарды кантип түзө аларыңызды көрсөтөт.

Эскертүү: Intel Quartus Prime Standard Edition Колдонуучу колдонмосунда сүрөттөлгөн үчүнчү тараптын синтезинин агымы: Үчүнчү тараптын синтези EMIF IP үчүн колдоого алынган агым эмес.
Тиешелүү маалымат
Синтездештирилүүчү EMIF дизайнын түзүү Examp7 -бетте

Симуляция Example Design

Симуляция эксample дизайн төмөнкү сүрөттө көрсөтүлгөн негизги блокторду камтыйт.

• Синтездин мисалы эксample дизайн. Мурунку бөлүмдө айтылгандай, синтез эксample дизайн трафик генераторун жана эстутум интерфейсинин үлгүсүн камтыйт. Бул блоктор демейки тез симуляцияга ылайыктуу жерде абстракттуу симуляция моделдери болуп саналат.
• Эс тутум модели, ал эстутум протоколунун спецификацияларына карманган жалпы моделдин ролун аткарат. Көбүнчө эстутумду сатуучулар алардын эстутум компоненттери үчүн моделдөө моделдерин беришет, аларды сиз алардан жүктөй аласыз webсайттар.
• Статус текшергич, тышкы эстутум интерфейсинин IP жана трафик генераторунан абал сигналдарын көзөмөлдөп, жалпы өтүү же ийгиликсиз абалды белгилөө үчүн.

8-сүрөт. Симуляция Example Design

Эгерде сиз Ping Pong PHY функциясын колдонуп жатсаңыз, симуляция эксample дизайн төмөнкү сүрөттө көрсөтүлгөндөй эки көз карандысыз эстутум түзүлүшүнө эки көз карандысыз контроллер жана жалпы PHY аркылуу буйруктарды берүүчү эки трафик генераторун камтыйт.

9-сүрөт. Симуляция Example Дизайн Ping Pong PHY

Эгер сиз RLDRAM 3 колдонуп жатсаңыз, симуляциядагы трафик генераторуample дизайн төмөнкү сүрөттө көрсөтүлгөндөй, AFI аркылуу PHY менен түз байланышат.

10-сүрөт. Симуляция ExampRLDRAM 3 интерфейстери үчүн дизайн

Тиешелүү маалымат
EMIF дизайнын түзүү ExampСимуляция үчүн le 10-бетте

Example Designs Interface Tab

Параметр редактору Example Дизайн өтмөгү, ал сизге мурункуңузду параметрлештирүүгө жана түзүүгө мүмкүндүк беретample designs.l

Сүрөт 11. МисampТышкы эстутум интерфейстеринин параметр редакторундагы Дизайндар өтмөгү

Жеткиликтүү Example Дизайндар бөлүмү
Дизайнды тандаңызample дизайн. Азыркы учурда, EMIF Example Дизайн бир гана жеткиликтүү тандоо жана демейки боюнча тандалат.

Тышкы эстутум интерфейстери үчүн документти кайра карап чыгуу тарыхы Intel Arria 10 FPGA IP Дизайн Эксample User Guide

Документтин версиясы	Intel Quartus Prime Version	Өзгөрүүлөр
2021.03.29	21.1	• Ичинде Example Design Quick Start бөлүмүндө, NCSim* симуляторуна шилтемелер алынып салынды.
2018.09.24	18.1	• Жаңыланган сандар Синтездештирилүүчү EMIF дизайнын түзүү Example жана EMIF дизайнын түзүү ExampSimulation үчүн темалар.
2018.05.07	18.0	• Документтин аталышы өзгөртүлдү Intel Arria 10 Тышкы эстутум интерфейстери IP Дизайн Example User Guide чейин Тышкы эстутум интерфейстери Intel Arria 10 FPGA IP Дизайн Example User Guide. • Оңдолгон ок пункттары Бүттүview бөлүмү Intel Arria 10 EMIF IP үчүн Pin жайгаштыруу тема.

Дата	Версия	Өзгөрүүлөр
Ноябрь 2017	2017.11.06	Алгачкы чыгаруу.

Intel корпорациясы. Бардык укуктар корголгон. Intel, Intel логотиби жана башка Intel белгилери Intel корпорациясынын же анын туунду компанияларынын соода белгилери болуп саналат. Intel өзүнүн FPGA жана жарым өткөргүч өнүмдөрүн Intelдин стандарттык гарантиясына ылайык учурдагы спецификацияларга кепилдик берет, бирок каалаган убакта эскертүүсүз каалаган өнүмгө жана кызматтарга өзгөртүү киргизүү укугун өзүнө калтырат. Intel бул жерде сүрөттөлгөн кандайдыр бир маалыматты, продуктуну же кызматты колдонуудан же колдонуудан келип чыккан эч кандай жоопкерчиликти же жоопкерчиликти өзүнө албайт, Intel тарабынан жазуу жүзүндө ачык макулдашылгандан башка учурларда. Intel кардарларына жарыяланган маалыматка таянардан мурун жана өнүмдөр же кызматтарга буйрутма берүүдөн мурун түзмөктүн спецификацияларынын акыркы версиясын алуу сунушталат.

• Башка аталыштар жана бренддер башкалардын менчиги катары талап кылынышы мүмкүн.

Документтер / Ресурстар

intel UG-20118 Тышкы эстутум интерфейстери Arria 10 FPGA IP Дизайн Эксample [pdf] Колдонуучунун колдонмосу UG-20118 Тышкы эстутум интерфейстери Arria 10 FPGA IP Дизайн Эксample, UG-20118, Тышкы эстутум интерфейстери Arria 10 FPGA IP Дизайн Эксample, Interfaces Arria 10 FPGA IP Дизайн Example, 10 FPGA IP Design Example

Шилтемелер

• User Manual