સામગ્રી છુપાવો
1 intel UG-20118 બાહ્ય મેમરી ઇન્ટરફેસ એરિયા 10 FPGA IP ડિઝાઇન એક્સample
2 ડિઝાઇન Exampબાહ્ય મેમરી ઈન્ટરફેસ માટે ઝડપી પ્રારંભ માર્ગદર્શિકા Intel® Arria® 10 FPGA IP
2.1 ડિઝાઇન Example
2.2 EMIF પ્રોજેક્ટ બનાવવો
2.3 Intel Arria 10 EMIF પરિમાણ સંપાદક માર્ગદર્શિકા
2.4 સિન્થેસાઇઝેબલ EMIF ડિઝાઇન જનરેટ કરી રહ્યું છે Example
2.5 ઉપરview
2.6 સામાન્ય પિન માર્ગદર્શિકા
3 ડિઝાઇન Exampબાહ્ય મેમરી ઇન્ટરફેસ માટેનું વર્ણન Intel Arria 10 FPGA IP
4 એક્સટર્નલ મેમરી ઈન્ટરફેસ માટે ડોક્યુમેન્ટ રિવિઝન ઈતિહાસ ઈન્ટેલ એરિયા 10 એફપીજીએ આઈપી ડિઝાઈન એક્સample વપરાશકર્તા માર્ગદર્શિકા
5 દસ્તાવેજો / સંસાધનો
5.1 સંદર્ભો
6 સંબંધિત પોસ્ટ્સ

intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-લોગો

intel UG-20118 બાહ્ય મેમરી ઇન્ટરફેસ એરિયા 10 FPGA IP ડિઝાઇન એક્સample

intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-ઉત્પાદન

ડિઝાઇન Exampબાહ્ય મેમરી ઈન્ટરફેસ માટે ઝડપી પ્રારંભ માર્ગદર્શિકા Intel® Arria® 10 FPGA IP

એક નવું ઇન્ટરફેસ અને વધુ સ્વચાલિત ડિઝાઇન ભૂતપૂર્વampલે ફ્લો Intel® Arria® 10 બાહ્ય મેમરી ઈન્ટરફેસ માટે ઉપલબ્ધ છે.
આ ભૂતપૂર્વampપેરામીટર એડિટરમાં le ડિઝાઇન્સ ટેબ તમને સંશ્લેષણ અને સિમ્યુલેશનની રચનાનો ઉલ્લેખ કરવાની મંજૂરી આપે છે file સેટ કરે છે જેનો ઉપયોગ તમે તમારા EMIF IP ને માન્ય કરવા માટે કરી શકો છો.
તમે ભૂતપૂર્વ જનરેટ કરી શકો છોampખાસ કરીને Intel FPGA ડેવલપમેન્ટ કીટ માટે અથવા તમે જનરેટ કરો છો તે કોઈપણ EMIF IP માટે ડિઝાઇન કરો.

આકૃતિ 1. સામાન્ય ડિઝાઇન Exampલે વર્કફ્લો

ડિઝાઇન Exampleintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-1

આકૃતિ 2. EMIF જનરેટ કરી રહ્યું છે Exampઇન્ટેલ એરિયા 10 ડેવલપમેન્ટ કિટ સાથે ડિઝાઇન

ઇન્ટેલ કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. ઇન્ટેલ, ઇન્ટેલ લોગો અને અન્ય ઇન્ટેલ ચિહ્નો ઇન્ટેલ કોર્પોરેશન અથવા તેની પેટાકંપનીઓના ટ્રેડમાર્ક છે. ઇન્ટેલ તેના એફપીજીએ અને સેમિકન્ડક્ટર ઉત્પાદનોના પ્રદર્શનને ઇન્ટેલની માનક વોરંટી અનુસાર વર્તમાન સ્પષ્ટીકરણો માટે વોરંટી આપે છે પરંતુ સૂચના વિના કોઈપણ સમયે કોઈપણ ઉત્પાદનો અને સેવાઓમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Intel દ્વારા લેખિતમાં સ્પષ્ટપણે સંમત થયા સિવાય અહીં વર્ણવેલ કોઈપણ માહિતી, ઉત્પાદન અથવા સેવાના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈ જવાબદારી અથવા જવાબદારી સ્વીકારતી નથી. ઇન્ટેલ ગ્રાહકોને સલાહ આપવામાં આવે છે કે તેઓ કોઈપણ પ્રકાશિત માહિતી પર આધાર રાખતા પહેલા અને ઉત્પાદનો અથવા સેવાઓ માટે ઓર્ડર આપતા પહેલા ઉપકરણ વિશિષ્ટતાઓનું નવીનતમ સંસ્કરણ પ્રાપ્ત કરે.

  • અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે.
EMIF પ્રોજેક્ટ બનાવવો

Intel Quartus® Prime સોફ્ટવેર વર્ઝન 17.1 અને તે પછીના વર્ઝન માટે, તમારે EMIF IP અને ડિઝાઇન એક્સ જનરેટ કરતા પહેલા Intel Quartus Prime પ્રોજેક્ટ બનાવવો આવશ્યક છે.ample

  1. ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ સોફ્ટવેર લોંચ કરો અને પસંદ કરો File ➤ નવો પ્રોજેક્ટ વિઝાર્ડ. આગળ ક્લિક કરો.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-3
  2. તમે જે પ્રોજેક્ટ બનાવવા માંગો છો તેના માટે ડિરેક્ટરી અને નામનો ઉલ્લેખ કરો. આગળ ક્લિક કરો.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-4
  3. ચકાસો કે ખાલી પ્રોજેક્ટ પસંદ થયેલ છે. આગળ બે વાર ક્લિક કરો.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-5
  4. નામ ફિલ્ટર હેઠળ, ઉપકરણનો ભાગ નંબર લખો.
  5. ઉપલબ્ધ ઉપકરણો હેઠળ, યોગ્ય ઉપકરણ પસંદ કરો.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-6
  6. સમાપ્ત ક્લિક કરો.

EMIF IP જનરેટ અને રૂપરેખાંકિત કરવું

નીચેના પગલાંઓ EMIF IP કેવી રીતે જનરેટ અને રૂપરેખાંકિત કરવું તે સમજાવે છે. તમે જે મેમરી પ્રોટોકોલને લક્ષ્યાંકિત કરી રહ્યાં છો તેને ધ્યાનમાં લીધા વિના પગલાં સમાન છે.

  1. IP કેટલોગ વિન્ડોમાં, Intel Arria 10 External Memory Interfaces પસંદ કરો. (જો IP કેટલોગ વિન્ડો દેખાતી નથી, તો પસંદ કરો View ➤ યુટિલિટી વિન્ડોઝ ➤ IP કેટલોગ.)intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-7
  2. IP પરિમાણ સંપાદકમાં, EMIF IP માટે એક એન્ટિટીનું નામ પ્રદાન કરો (તમે અહીં પ્રદાન કરો છો તે નામ બની જાય છે. file IP માટે નામ) અને ડિરેક્ટરીનો ઉલ્લેખ કરો. બનાવો પર ક્લિક કરો.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-8
  3. પેરામીટર એડિટરમાં બહુવિધ ટૅબ્સ છે જ્યાં તમારે તમારા EMIF અમલીકરણને પ્રતિબિંબિત કરવા માટે પરિમાણોને ગોઠવવું આવશ્યક છે:
Intel Arria 10 EMIF પરિમાણ સંપાદક માર્ગદર્શિકા

કોષ્ટક 1. EMIF પરિમાણ સંપાદક માર્ગદર્શિકા

પરિમાણ સંપાદક ટેબ માર્ગદર્શિકા
જનરલ ખાતરી કરો કે નીચેના પરિમાણો યોગ્ય રીતે દાખલ થયા છે:

• ઉપકરણ માટે ઝડપ ગ્રેડ.

• મેમરી ઘડિયાળની આવર્તન.

• PLL સંદર્ભ ઘડિયાળની આવર્તન.
સ્મૃતિ • પરના પરિમાણો દાખલ કરવા માટે તમારા મેમરી ઉપકરણ માટે ડેટાશીટનો સંદર્ભ લો સ્મૃતિ ટેબ

• તમારે ALERT# પિન માટે ચોક્કસ સ્થાન પણ દાખલ કરવું જોઈએ. (માત્ર DDR4 મેમરી પ્રોટોકોલ પર લાગુ થાય છે.)
મેમ I/O • પ્રારંભિક પ્રોજેક્ટ તપાસ માટે, તમે પર ડિફોલ્ટ સેટિંગ્સનો ઉપયોગ કરી શકો છો

મેમ I/O ટેબ

• અદ્યતન ડિઝાઇન માન્યતા માટે, તમારે શ્રેષ્ઠ સમાપ્તિ સેટિંગ્સ મેળવવા માટે બોર્ડ સિમ્યુલેશન કરવું જોઈએ.
FPGA I/O • પ્રારંભિક પ્રોજેક્ટ તપાસ માટે, તમે પર ડિફોલ્ટ સેટિંગ્સનો ઉપયોગ કરી શકો છો

FPGA I/O ટેબ

• અદ્યતન ડિઝાઇન માન્યતા માટે, તમારે યોગ્ય I/O ધોરણો પસંદ કરવા માટે સંકળાયેલ IBIS મોડલ્સ સાથે બોર્ડ સિમ્યુલેશન કરવું જોઈએ.
મેમ ટાઇમિંગ • પ્રારંભિક પ્રોજેક્ટ તપાસ માટે, તમે પર ડિફોલ્ટ સેટિંગ્સનો ઉપયોગ કરી શકો છો

મેમ ટાઇમિંગ ટેબ

• અદ્યતન ડિઝાઇન માન્યતા માટે, તમારે તમારા મેમરી ઉપકરણની ડેટાશીટ અનુસાર પરિમાણો દાખલ કરવા જોઈએ.
બોર્ડ • પ્રારંભિક પ્રોજેક્ટ તપાસ માટે, તમે પર ડિફોલ્ટ સેટિંગ્સનો ઉપયોગ કરી શકો છો

બોર્ડ ટેબ

• અદ્યતન ડિઝાઇન માન્યતા અને ચોક્કસ સમય બંધ કરવા માટે, તમારે ચોક્કસ ઇન્ટરસિમ્બોલ ઇન્ટરફેન્સ (ISI)/ ક્રોસસ્ટૉક અને બોર્ડ અને પેકેજ સ્ક્યુ માહિતી મેળવવા માટે બોર્ડ સિમ્યુલેશન કરવું જોઈએ, અને તેને દાખલ કરો બોર્ડ ટેબ
નિયંત્રક તમારા મેમરી નિયંત્રક માટે ઇચ્છિત રૂપરેખાંકન અને વર્તન અનુસાર નિયંત્રક પરિમાણો સેટ કરો.
ડાયગ્નોસ્ટિક્સ તમે પરના પરિમાણોનો ઉપયોગ કરી શકો છો ડાયગ્નોસ્ટિક્સ તમારા મેમરી ઈન્ટરફેસના પરીક્ષણ અને ડીબગીંગમાં મદદ કરવા માટે ટેબ.
Exampલે ડિઝાઇન્સ આ Exampલે ડિઝાઇન્સ ટેબ તમને ડિઝાઇન એક્સ જનરેટ કરવા દે છેampસંશ્લેષણ અને સિમ્યુલેશન માટે લેસ. જનરેટ કરેલી ડિઝાઇન ભૂતપૂર્વample એ સંપૂર્ણ EMIF સિસ્ટમ છે જેમાં EMIF IP અને ડ્રાઇવર છે જે મેમરી ઇન્ટરફેસને માન્ય કરવા માટે રેન્ડમ ટ્રાફિક જનરેટ કરે છે.

વ્યક્તિગત પરિમાણો પર વિગતવાર માહિતી માટે, Intel Arria 10 External Memory Interfaces IP વપરાશકર્તા માર્ગદર્શિકામાં તમારા મેમરી પ્રોટોકોલ માટે યોગ્ય પ્રકરણનો સંદર્ભ લો.

સિન્થેસાઇઝેબલ EMIF ડિઝાઇન જનરેટ કરી રહ્યું છે Example

Intel Arria 10 ડેવલપમેન્ટ કિટ્સ માટે, ત્યાં પ્રીસેટ્સ છે જે EMIF IP ને આપમેળે પરિમાણિત કરે છે અને ચોક્કસ બોર્ડ માટે પિનઆઉટ જનરેટ કરે છે.

  1. ચકાસો કે પ્રીસેટ્સ વિન્ડો દૃશ્યમાન છે. જો પ્રીસેટ્સ વિન્ડો દેખાતી નથી, તો તેને પસંદ કરીને પ્રદર્શિત કરો View ➤ પ્રીસેટ્સ.
  2. પ્રીસેટ્સ વિન્ડોમાં, યોગ્ય ડેવલપમેન્ટ કીટ પ્રીસેટ પસંદ કરો અને લાગુ કરો ક્લિક કરો.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-9
  3. EMIF IP ને ગોઠવો અને Generate Ex પર ક્લિક કરોampવિન્ડોની ઉપર-જમણા ખૂણે le ડિઝાઇન.
  4. EMIF ડિઝાઇન ex માટે ડિરેક્ટરીનો ઉલ્લેખ કરોample અને OK પર ક્લિક કરો. EMIF ડિઝાઇનની સફળ પેઢી ભૂતપૂર્વample નીચેના બનાવે છે files Wii ડિરેક્ટરી હેઠળ.

આકૃતિ 3. જનરેટેડ સિન્થેસાઇઝેબલ ડિઝાઇન એક્સample File માળખુંintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-11

નોંધ: જો તમે સિમ્યુલેશન અથવા સિન્થેસિસ ચેકબોક્સ પસંદ ન કરો, તો ગંતવ્ય નિર્દેશિકામાં પ્લેટફોર્મ ડિઝાઇનર ડિઝાઇન હશે fileએસ viewસંપાદિત અથવા પ્લેટફોર્મ ડિઝાઇનર હેઠળ સંપાદિત. આ પરિસ્થિતિમાં, તમે સંશ્લેષણ અને સિમ્યુલેશન જનરેટ કરવા માટે નીચેના આદેશો ચલાવી શકો છો file સેટ

  • કમ્પાઇલેબલ પ્રોજેક્ટ બનાવવા માટે, તમારે ગંતવ્ય નિર્દેશિકામાં quartus_sh -t make_qii_design.tcl સ્ક્રિપ્ટ ચલાવવી આવશ્યક છે.
  • સિમ્યુલેશન પ્રોજેક્ટ બનાવવા માટે, તમારે ગંતવ્ય નિર્દેશિકામાં quartus_sh -t make_sim_design.tcl સ્ક્રિપ્ટ ચલાવવી આવશ્યક છે.
  • આ વિભાગમાં સિલેક્ટ બોર્ડ પુલડાઉન ભૂતપૂર્વને યોગ્ય વિકાસ કીટ પિન સોંપણીઓ લાગુ કરે છેampલે ડિઝાઇન.
  • આ સેટિંગ ત્યારે જ ઉપલબ્ધ થાય છે જ્યારે તમે Ex માં સિન્થેસિસ ચેકબોક્સ ચાલુ કરો છોampલે ડિઝાઇન Fileઓ વિભાગ.
  • આ સેટિંગ એપ્લાઇડ ડેવલપમેન્ટ કીટ સાથે મેળ ખાતી હોવી જોઈએ, નહીં તો એક ભૂલનો સંદેશ દેખાશે.
  • જો સિલેક્ટ બોર્ડ પુલડાઉનમાં વેલ્યુ None દેખાય છે, તો તે સૂચવે છે કે વર્તમાન પરિમાણ પસંદગીઓ કોઈપણ ડેવલપમેન્ટ કીટ રૂપરેખાંકનો સાથે મેળ ખાતી નથી. તમે પ્રીસેટ લાઇબ્રેરીમાંથી પ્રીસેટમાંથી એક પસંદ કરીને ડેવલપમેન્ટ કીટ-વિશિષ્ટ IP અને સંબંધિત પેરામીટર સેટિંગ્સ લાગુ કરી શકો છો. જ્યારે તમે પ્રીસેટ લાગુ કરો છો, ત્યારે વર્તમાન IP અને અન્ય પેરામીટર સેટિંગ્સ પસંદ કરેલ પ્રીસેટ સાથે મેચ કરવા માટે સેટ કરવામાં આવે છે. જો તમે તમારી વર્તમાન સેટિંગ્સ સાચવવા માંગતા હો, તો તમારે પ્રીસેટ પસંદ કરતા પહેલા આમ કરવું જોઈએ. જો તમે તમારી અગાઉની સેટિંગ્સને સાચવ્યા વિના પ્રીસેટ પસંદ કરો છો, તો તમે હંમેશા નવા પ્રીસેટ સેટિંગ્સને અલગ નામ હેઠળ સાચવી શકો છો.
  • જો તમે ભૂતપૂર્વ જનરેટ કરવા માંગો છોampતમારા પોતાના બોર્ડ પર ઉપયોગ માટે le ડિઝાઇન, સિલેક્ટ બોર્ડને None પર સેટ કરો, ex જનરેટ કરોample ડિઝાઇન, અને પછી પિન સ્થાન અવરોધો ઉમેરો.

સંબંધિત માહિતી

  • સંશ્લેષણ Exampપૃષ્ઠ 17 પર le ડિઝાઇન
  • DDR10 માટે Intel Arria 3 EMIF IP પેરામીટર વર્ણન
  • DDR10 માટે Intel Arria 4 EMIF IP પેરામીટર વર્ણન
  • QDRII/II+/Xtreme માટે Intel Arria 10 EMIF IP પેરામીટર વર્ણન
  • QDR-IV માટે Intel Arria 10 EMIF IP પેરામીટર વર્ણન
  • RLDRAM 10 માટે Intel Arria 3 EMIF IP પેરામીટર વર્ણન
  • LPDDR10 માટે Intel Arria 3 EMIF IP પેરામીટર વર્ણન

EMIF ડિઝાઇનનું ઉત્પાદનampઅનુકરણ માટે le

Intel Arria 10 ડેવલપમેન્ટ કિટ્સ માટે, ત્યાં પ્રીસેટ્સ છે જે EMIF IP ને આપમેળે પરિમાણિત કરે છે અને ચોક્કસ બોર્ડ માટે પિનઆઉટ જનરેટ કરે છે.

  1. ચકાસો કે પ્રીસેટ્સ વિન્ડો દૃશ્યમાન છે. જો પ્રીસેટ્સ વિન્ડો દેખાતી નથી, તો તેને પસંદ કરીને પ્રદર્શિત કરો View ➤ પ્રીસેટ્સ.
  2. પ્રીસેટ્સ વિન્ડોમાં, યોગ્ય ડેવલપમેન્ટ કીટ પ્રીસેટ પસંદ કરો અને લાગુ કરો ક્લિક કરો.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-12
  3. EMIF IP ને ગોઠવો અને Generate Ex પર ક્લિક કરોampવિન્ડોની ઉપર-જમણા ખૂણે le ડિઝાઇન.intel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-13
  4. EMIF ડિઝાઇન ex માટે ડિરેક્ટરીનો ઉલ્લેખ કરોample અને OK પર ક્લિક કરો.

EMIF ડિઝાઇનની સફળ પેઢી ભૂતપૂર્વample બહુવિધ બનાવે છે file sim/ed_sim ડિરેક્ટરી હેઠળ વિવિધ સપોર્ટેડ સિમ્યુલેટર માટે સેટ કરે છે.
આકૃતિ 4. જનરેટેડ સિમ્યુલેશન ડિઝાઇન એક્સample File માળખુંintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-14

નોંધ: જો તમે સિમ્યુલેશન અથવા સિન્થેસિસ ચેકબોક્સ પસંદ ન કરો, તો ગંતવ્ય નિર્દેશિકામાં પ્લેટફોર્મ ડિઝાઇનર ડિઝાઇન હશે fileએસ viewસંપાદિત અથવા પ્લેટફોર્મ ડિઝાઇનર હેઠળ સંપાદિત. આ સ્થિતિમાં તમે સિન્થેસિસ અને સિમ્યુલેશન જનરેટ કરવા માટે નીચેના આદેશો ચલાવી શકો છો file સેટ

  • કમ્પાઇલેબલ પ્રોજેક્ટ બનાવવા માટે, તમારે ગંતવ્ય નિર્દેશિકામાં quartus_sh -t make_qii_design.tcl સ્ક્રિપ્ટ ચલાવવી આવશ્યક છે.
  • સિમ્યુલેશન પ્રોજેક્ટ બનાવવા માટે, તમારે ગંતવ્ય નિર્દેશિકામાં quartus_sh -t make_sim_design.tcl સ્ક્રિપ્ટ ચલાવવી આવશ્યક છે.

સંબંધિત માહિતી

  • સિમ્યુલેશન Exampપૃષ્ઠ 19 પર le ડિઝાઇન
  • Intel Arria 10 EMIF IP - સિમ્યુલેટિંગ મેમરી IP

સિમ્યુલેશન વિરુદ્ધ હાર્ડવેર અમલીકરણ

બાહ્ય મેમરી ઇન્ટરફેસ સિમ્યુલેશન માટે, તમે IP જનરેશન દરમિયાન ડાયગ્નોસ્ટિક્સ ટેબ પર કેલિબ્રેશન છોડો અથવા સંપૂર્ણ માપાંકન પસંદ કરી શકો છો.
EMIF સિમ્યુલેશન મોડલ્સ
આ કોષ્ટક સ્કીપ કેલિબ્રેશન અને સંપૂર્ણ કેલિબ્રેશન મોડલ્સની લાક્ષણિકતાઓની તુલના કરે છે.
કોષ્ટક 2. EMIF સિમ્યુલેશન મોડલ્સ: સંપૂર્ણ કેલિબ્રેશન વિરુદ્ધ કેલિબ્રેશન છોડો

માપાંકન છોડો સંપૂર્ણ માપાંકન
વપરાશકર્તા તર્ક પર ધ્યાન કેન્દ્રિત કરતું સિસ્ટમ-સ્તરનું સિમ્યુલેશન. કેલિબ્રેશન પર ધ્યાન કેન્દ્રિત કરતી મેમરી ઇન્ટરફેસ સિમ્યુલેશન.
કેલિબ્રેશનની વિગતો કેપ્ચર કરવામાં આવી નથી. બધા s મેળવે છેtagકેલિબ્રેશનના es.
ચાલુ રાખ્યું…
માપાંકન છોડો સંપૂર્ણ માપાંકન
માહિતી સંગ્રહિત અને પુનઃપ્રાપ્ત કરવાની ક્ષમતા ધરાવે છે. લેવલિંગ, પ્રતિ-બીટ ડેસ્ક્યુ વગેરેનો સમાવેશ થાય છે.
સચોટ કાર્યક્ષમતા દર્શાવે છે.
બોર્ડ સ્ક્યુને ધ્યાનમાં લેતા નથી.

RTL સિમ્યુલેશન વિરુદ્ધ હાર્ડવેર અમલીકરણ
આ કોષ્ટક EMIF સિમ્યુલેશન અને હાર્ડવેર અમલીકરણ વચ્ચેના મુખ્ય તફાવતોને હાઇલાઇટ કરે છે.
કોષ્ટક 3. EMIF RTL સિમ્યુલેશન વિરુદ્ધ હાર્ડવેર અમલીકરણ

RTL સિમ્યુલેશન હાર્ડવેર અમલીકરણ
Nios® આરંભ અને માપાંકન કોડ સમાંતર રીતે એક્ઝિક્યુટ કરે છે. Nios આરંભ અને કેલિબ્રેશન કોડ ક્રમિક રીતે એક્ઝિક્યુટ કરે છે.
ઇન્ટરફેસ સિમ્યુલેશનમાં એકસાથે cal_done સિગ્નલ સિગ્નલનો દાવો કરે છે. ફિટર ઓપરેશન્સ કેલિબ્રેશનનો ક્રમ નક્કી કરે છે, અને ઇન્ટરફેસ એકસાથે cal_doneનો દાવો કરતા નથી.

તમારે તમારી ડિઝાઇનની એપ્લિકેશન માટે ટ્રાફિક પેટર્નના આધારે RTL સિમ્યુલેશન ચલાવવા જોઈએ. નોંધ કરો કે RTL સિમ્યુલેશન PCB ટ્રેસ વિલંબનું મોડેલ કરતું નથી જે RTL સિમ્યુલેશન અને હાર્ડવેર અમલીકરણ વચ્ચે વિલંબમાં વિસંગતતાનું કારણ બની શકે છે.

મોડલસિમ સાથે બાહ્ય મેમરી ઈન્ટરફેસ આઈપીનું અનુકરણ કરવું

આ પ્રક્રિયા બતાવે છે કે કેવી રીતે EMIF ડિઝાઇન એક્સનું અનુકરણ કરવુંample

  1. મેન્ટર ગ્રાફિક્સ* મોડલસિમ સોફ્ટવેર લોંચ કરો અને પસંદ કરો File ➤ ડાયરેક્ટરી બદલો. જનરેટ કરેલ ડિઝાઇન એક્સમાં sim/ed_sim/mentor ડિરેક્ટરી પર નેવિગેટ કરોampફોલ્ડર.
  2. ચકાસો કે ટ્રાન્સક્રિપ્ટ વિન્ડો સ્ક્રીનના તળિયે પ્રદર્શિત થાય છે. જો ટ્રાન્સક્રિપ્ટ વિન્ડો દેખાતી નથી, તો તેને ક્લિક કરીને દર્શાવો View ➤ ટ્રાન્સક્રિપ્ટ.
  3. ટ્રાન્સક્રિપ્ટ વિન્ડોમાં, સ્ત્રોત msim_setup.tcl ચલાવો.
  4. સ્ત્રોત msim_setup.tcl ચાલવાનું સમાપ્ત કર્યા પછી, ટ્રાન્સક્રિપ્ટ વિન્ડોમાં ld_debug ચલાવો.
  5. ld_debug ચાલવાનું સમાપ્ત કર્યા પછી, ચકાસો કે ઑબ્જેક્ટ્સ વિન્ડો પ્રદર્શિત થાય છે. જો ઑબ્જેક્ટ્સ વિન્ડો દૃશ્યમાન ન હોય, તો તેને ક્લિક કરીને પ્રદર્શિત કરો View ➤ વસ્તુઓ.
  6. ઑબ્જેક્ટ્સ વિંડોમાં, જમણું-ક્લિક કરીને અને એડ વેવ પસંદ કરીને સિગ્નલ પસંદ કરો કે જેને તમે સિમ્યુલેટ કરવા માંગો છો.
  7. તમે સિમ્યુલેશન માટે સિગ્નલો પસંદ કરવાનું સમાપ્ત કરી લો તે પછી, ટ્રાંસ્ક્રિપ્ટ વિંડોમાં રન-ઑલ ચલાવો. સિમ્યુલેશન પૂર્ણ થાય ત્યાં સુધી ચાલે છે.
  8. જો સિમ્યુલેશન દેખાતું નથી, તો ક્લિક કરો View ➤ તરંગ.

સંબંધિત માહિતી

Intel Arria 10 EMIF IP - સિમ્યુલેટિંગ મેમરી IP

Intel Arria 10 EMIF IP માટે પિન પ્લેસમેન્ટ

આ વિષય પિન પ્લેસમેન્ટ માટે માર્ગદર્શિકા પ્રદાન કરે છે.

ઉપરview

Intel Arria 10 FPGA ની નીચેની રચના છે:

  • દરેક ઉપકરણમાં 2 I/O કૉલમ હોય છે.
  • દરેક I/O કૉલમમાં 8 I/O બેંકો હોય છે.
  • દરેક I/O બેંકમાં 4 લેન હોય છે.
  • દરેક લેનમાં 12 સામાન્ય હેતુની I/O (GPIO) પિન હોય છે.
સામાન્ય પિન માર્ગદર્શિકા

નીચેના મુદ્દાઓ સામાન્ય પિન માર્ગદર્શિકા પ્રદાન કરે છે:

  • ખાતરી કરો કે આપેલ બાહ્ય મેમરી ઈન્ટરફેસ માટેની પિન એક જ I/O કૉલમમાં રહે છે.
  • બહુવિધ બેંકો સુધી ફેલાયેલા ઇન્ટરફેસે નીચેની આવશ્યકતાઓને પૂર્ણ કરવી આવશ્યક છે:
    • બેંકો એકબીજાને અડીને હોવી જોઈએ. નજીકની બેંકો વિશેની માહિતી માટે, Intel Arria 10 External Memory Interfaces IP વપરાશકર્તા માર્ગદર્શિકાનો સંદર્ભ લો.
    • લેટન્સી ઘટાડવા માટે સરનામું અને કમાન્ડ બેંક કેન્દ્ર બેંકમાં હોવી આવશ્યક છે. જો મેમરી ઈન્ટરફેસ એક સમાન સંખ્યામાં બેંકોનો ઉપયોગ કરે છે, તો સરનામું અને કમાન્ડ બેંક બે કેન્દ્ર બેંકોમાંથી કોઈપણમાં રહી શકે છે.
  • બિનઉપયોગી પિનનો ઉપયોગ સામાન્ય હેતુના I/O પિન તરીકે કરી શકાય છે.
  • તમામ સરનામું અને કમાન્ડ અને સંકળાયેલ પિન એક જ બેંકમાં હોવા જોઈએ.
  • સરનામું અને આદેશ અને ડેટા પિન નીચેની શરતો હેઠળ બેંક શેર કરી શકે છે:
    • સરનામું અને આદેશ અને ડેટા પિન I/O લેન શેર કરી શકતા નથી.
    • એડ્રેસ અને કમાન્ડ બેંકમાં માત્ર બિનઉપયોગી I/O લેનનો ઉપયોગ ડેટા પિન માટે કરી શકાય છે.

કોષ્ટક 4. સામાન્ય પિન મર્યાદાઓ

સિગ્નલ પ્રકાર અવરોધ
ડેટા સ્ટ્રોબ DQ જૂથ સાથે જોડાયેલા તમામ સિગ્નલો સમાન I/O લેનમાં હોવા જોઈએ.
ડેટા સંબંધિત DQ પિન એ જ I/O લેનમાં હોવા જોઈએ. યોગ્ય કામગીરી માટે DM/DBI પિનને DQ પિન સાથે જોડી દેવી આવશ્યક છે. પ્રોટોકોલ માટે કે જે દ્વિપક્ષીય ડેટા લાઇનને સપોર્ટ કરતા નથી, રીડ સિગ્નલોને રાઇટ સિગ્નલોથી અલગથી જૂથબદ્ધ કરવા જોઈએ.
સરનામું અને આદેશ સરનામું અને કમાન્ડ પિન I/O બેંકની અંદર પૂર્વવ્યાખ્યાયિત સ્થાનો પર હોવા જોઈએ.

પિન સોંપણીઓ
જો તમે IP જનરેશન દરમિયાન ડેવલપમેન્ટ કીટ પ્રીસેટ લાગુ કરો છો, તો ડેવલપમેન્ટ કીટ માટેની તમામ પિન અસાઇનમેન્ટ આપમેળે જનરેટ થાય છે અને .qsf માં ચકાસી શકાય છે. file જે ડિઝાઇન એક્સ સાથે જનરેટ થાય છેample

સંબંધિત માહિતી

  • Intel Arria 10 EMIF IP DDR3
  • DDR10 માટે Intel Arria 4 EMIF IP
  • QDRII/II+/Xtreme માટે Intel Arria 10 EMIF IP
  • QDR-IV માટે Intel Arria 10 EMIF IP
  • RLDRAM 10 માટે Intel Arria 3 EMIF IP
  • LPDDR10 માટે Intel Arria 3 EMIF IP

Intel Arria 10 EMIF ડિઝાઇનનું સંકલન અને પ્રોગ્રામિંગ Example

તમે .qsf માં જરૂરી પિન અસાઇનમેન્ટ કર્યા પછી file, તમે ડિઝાઇન એક્સ કમ્પાઇલ કરી શકો છોampલે ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ સોફ્ટવેરમાં.

  1. ડિઝાઇન એક્સ ધરાવતા ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ ફોલ્ડરમાં નેવિગેટ કરોample ડિરેક્ટરી.
  2. ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રોજેક્ટ ખોલો file, (.qpf).
  3. સંકલન શરૂ કરવા માટે, પ્રોસેસિંગ ➤ સંકલન શરૂ કરો પર ક્લિક કરો. સંકલનનું સફળ સમાપ્તિ .sof જનરેટ કરે છે file, જે ડિઝાઇનને હાર્ડવેર પર ચલાવવા માટે સક્ષમ કરે છે.
  4. તમારા ઉપકરણને સંકલિત ડિઝાઇન સાથે પ્રોગ્રામ કરવા માટે, ટૂલ્સ ➤ પ્રોગ્રામર પર ક્લિક કરીને પ્રોગ્રામરને ખોલો.
  5. પ્રોગ્રામરમાં, સમર્થિત ઉપકરણોને શોધવા માટે સ્વતઃ શોધ પર ક્લિક કરો.
  6. Intel Arria 10 ઉપકરણ પસંદ કરો અને પછી બદલો પસંદ કરો File.
  7. જનરેટ કરેલ ed_synth.sof પર નેવિગેટ કરો file અને ઓપન પસંદ કરો.
  8. Intel Arria 10 ઉપકરણનું પ્રોગ્રામિંગ શરૂ કરવા માટે પ્રારંભ પર ક્લિક કરો. જ્યારે ઉપકરણ સફળતાપૂર્વક પ્રોગ્રામ કરવામાં આવે છે, ત્યારે વિન્ડોની ઉપર-જમણી બાજુએ પ્રગતિ પટ્ટી 100% (સફળ) દર્શાવવી જોઈએ.

Intel Arria 10 EMIF ડિઝાઇનનું ડિબગીંગ Example

EMIF ડીબગ ટૂલકીટ બાહ્ય મેમરી ઇન્ટરફેસ ડિઝાઇનને ડીબગ કરવામાં મદદ કરવા માટે ઉપલબ્ધ છે. ટૂલકીટ તમને વાંચવા અને લખવાના માર્જિન પ્રદર્શિત કરવા અને આંખના આકૃતિઓ બનાવવાની મંજૂરી આપે છે. તમે Intel Arria 10 ડેવલપમેન્ટ કીટને પ્રોગ્રામ કર્યા પછી, તમે EMIF ડીબગ ટૂલકીટનો ઉપયોગ કરીને તેની કામગીરી ચકાસી શકો છો.

  1. EMIF ડીબગ ટૂલકીટ લોંચ કરવા માટે, ટૂલ્સ ➤ સિસ્ટમ ડીબગીંગ ટૂલ્સ ➤ એક્સટર્નલ મેમરી ઈન્ટરફેસ ટૂલકીટ પર નેવિગેટ કરો.
  2. કનેક્શન્સ શરૂ કરો ક્લિક કરો.
  3. પ્રોજેક્ટને ઉપકરણ સાથે લિંક કરો પર ક્લિક કરો. એક વિન્ડો દેખાય છે; ચકાસો કે સાચું ઉપકરણ પસંદ થયેલ છે અને તે સાચું .sof file પસંદ કરેલ છે.
  4. મેમરી ઈન્ટરફેસ કનેક્શન બનાવો ક્લિક કરો. ઑકે ક્લિક કરીને ડિફૉલ્ટ સેટિંગ્સ સ્વીકારો.
  5. Intel Arria 10 ડેવલપમેન્ટ કીટ હવે EMIF ડીબગ ટૂલકીટ સાથે કામ કરવા માટે સેટઅપ કરવામાં આવી છે, અને તમે અનુરૂપ વિકલ્પ પર ડબલ-ક્લિક કરીને નીચેનામાંથી કોઈપણ રિપોર્ટ જનરેટ કરી શકો છો:
  • માપાંકન ફરીથી ચલાવો. દરેક DQ/DQS પિન માટે માર્જિન સાથે DQ/DQS જૂથ દીઠ કેલિબ્રેશન સ્થિતિનો સારાંશ આપતા કેલિબ્રેશન રિપોર્ટનું નિર્માણ કરે છે.
  • ડ્રાઈવર માર્જિનિંગ. I/O પિન દીઠ વાંચવા અને લખવાના માર્જિનનો સારાંશ આપતા અહેવાલનું નિર્માણ કરે છે. આ કેલિબ્રેશન માર્જિનિંગથી અલગ છે કારણ કે ડ્રાઇવર માર્જિનિંગ કેલિબ્રેશન દરમિયાન કરતાં વપરાશકર્તા મોડ ટ્રાફિક દરમિયાન કેપ્ચર થાય છે.
  • આઇ ડાયાગ્રામ બનાવો. કેલિબ્રેશન ડેટા પેટર્નના આધારે દરેક DQ પિન માટે વાંચવા અને લખવા માટે આંખના આકૃતિઓ જનરેટ કરે છે.
  • સમાપ્તિ માપાંકિત કરો. વિવિધ સમાપ્તિ મૂલ્યોને સ્વીપ કરે છે અને દરેક સમાપ્તિ મૂલ્ય પ્રદાન કરે છે તે માર્જિનની જાણ કરે છે. મેમરી ઈન્ટરફેસ માટે શ્રેષ્ઠ સમાપ્તિ પસંદ કરવામાં મદદ કરવા માટે આ સુવિધાનો ઉપયોગ કરો.

ડિઝાઇન Exampબાહ્ય મેમરી ઇન્ટરફેસ માટેનું વર્ણન Intel Arria 10 FPGA IP

જ્યારે તમે તમારા EMIF IP ને પેરામીટરાઇઝ અને જનરેટ કરો છો, ત્યારે તમે સ્પષ્ટ કરી શકો છો કે સિસ્ટમ સિમ્યુલેશન અને સિન્થેસિસ માટે ડિરેક્ટરીઓ બનાવે છે. file સેટ કરે છે, અને જનરેટ કરે છે file આપોઆપ સેટ કરે છે. જો તમે Ex હેઠળ સિમ્યુલેશન અથવા સિન્થેસિસ પસંદ કરો છોampલે ડિઝાઇન Fileભૂતપૂર્વ પર sampલે ડિઝાઇન્સ ટેબ, સિસ્ટમ સંપૂર્ણ સિમ્યુલેશન બનાવે છે file સેટ અથવા સંપૂર્ણ સંશ્લેષણ file તમારી પસંદગી અનુસાર સેટ કરો.

સંશ્લેષણ Exampલે ડિઝાઇન

સંશ્લેષણ ભૂતપૂર્વample ડિઝાઇન નીચેની આકૃતિમાં બતાવેલ મુખ્ય બ્લોક્સ ધરાવે છે.

  • ટ્રાફિક જનરેટર, જે સંશ્લેષિત Avalon®-MM example ડ્રાઇવર કે જે એડ્રેસની પેરામીટરાઇઝ્ડ નંબર પર રીડ અને રાઇટની સ્યુડો-રેન્ડમ પેટર્ન લાગુ કરે છે. ટ્રાફિક જનરેટર મેમરીમાંથી વાંચેલા ડેટાને પણ મોનિટર કરે છે તેની ખાતરી કરવા માટે કે તે લેખિત ડેટા સાથે મેળ ખાય છે અને અન્યથા નિષ્ફળતાનો દાવો કરે છે.
  • મેમરી ઇન્ટરફેસનું ઉદાહરણ, જેમાં શામેલ છે:
    • મેમરી કંટ્રોલર જે એવલોન-એમએમ ઇન્ટરફેસ અને AFI ઇન્ટરફેસ વચ્ચે મધ્યસ્થી કરે છે.
    • PHY, જે વાંચવા અને લખવાની કામગીરી કરવા માટે મેમરી નિયંત્રક અને બાહ્ય મેમરી ઉપકરણો વચ્ચે ઇન્ટરફેસ તરીકે સેવા આપે છે.

આકૃતિ 5. સંશ્લેષણ Exampલે ડિઝાઇનintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-15

જો તમે પિંગ પૉંગ PHY સુવિધાનો ઉપયોગ કરી રહ્યાં છો, તો સંશ્લેષણ ભૂતપૂર્વample ડિઝાઇનમાં નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે, બે સ્વતંત્ર નિયંત્રકો અને એક સામાન્ય PHY દ્વારા બે સ્વતંત્ર મેમરી ઉપકરણોને આદેશો આપતા બે ટ્રાફિક જનરેટરનો સમાવેશ થાય છે.

આકૃતિ 6. સંશ્લેષણ Exampપિંગ પૉંગ PHY માટે લે ડિઝાઇનintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-18

જો તમે RLDRAM 3 નો ઉપયોગ કરી રહ્યાં છો, તો સંશ્લેષણમાં ટ્રાફિક જનરેટર example ડિઝાઇન નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે, AFI નો ઉપયોગ કરીને PHY સાથે સીધો સંચાર કરે છે.
આકૃતિ 7. સંશ્લેષણ ExampRLDRAM 3 ઇન્ટરફેસ માટે ડિઝાઇનintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-19

નોંધ: જો એક અથવા વધુ પીએલએલ શેરિંગ મોડ, ડીએલએલ શેરિંગ મોડ, અથવા ઓસીટી શેરિંગ મોડ પેરામીટર્સ નો શેરિંગ સિવાયના કોઈપણ મૂલ્ય પર સેટ હોય, તો સંશ્લેષણ ભૂતપૂર્વample ડિઝાઇનમાં બે ટ્રાફિક જનરેટર/મેમરી ઇન્ટરફેસ ઇન્સ્ટન્સ હશે. બે ટ્રાફિક જનરેટર/મેમરી ઈન્ટરફેસ ઈન્સ્ટન્સ પેરામીટર સેટિંગ્સ દ્વારા વ્યાખ્યાયિત કર્યા મુજબ ફક્ત શેર કરેલ PLL/DLL/OCT જોડાણો દ્વારા સંબંધિત છે. ટ્રાફિક જનરેટર/મેમરી ઇન્ટરફેસ ઉદાહરણો દર્શાવે છે કે તમે તમારી પોતાની ડિઝાઇનમાં આવા જોડાણો કેવી રીતે બનાવી શકો છો.

નોંધ: ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ સ્ટાન્ડર્ડ એડિશન વપરાશકર્તા માર્ગદર્શિકામાં વર્ણવ્યા મુજબ તૃતીય-પક્ષ સંશ્લેષણ પ્રવાહ: તૃતીય-પક્ષ સંશ્લેષણ એ EMIF IP માટે સમર્થિત પ્રવાહ નથી.
સંબંધિત માહિતી
સિન્થેસાઇઝેબલ EMIF ડિઝાઇન જનરેટ કરી રહ્યું છે Exampપૃષ્ઠ 7 પર

સિમ્યુલેશન Exampલે ડિઝાઇન

સિમ્યુલેશન ભૂતપૂર્વample ડિઝાઇન નીચેની આકૃતિમાં બતાવેલ મુખ્ય બ્લોક્સ ધરાવે છે.

  • સંશ્લેષણનું ઉદાહરણ ભૂતપૂર્વampલે ડિઝાઇન. અગાઉના વિભાગમાં વર્ણવ્યા મુજબ, સંશ્લેષણ ભૂતપૂર્વample ડિઝાઇનમાં ટ્રાફિક જનરેટર અને મેમરી ઇન્ટરફેસનો દાખલો છે. આ બ્લોક્સ એબ્સ્ટ્રેક્ટ સિમ્યુલેશન મોડલ્સ માટે ડિફોલ્ટ છે જ્યાં ઝડપી સિમ્યુલેશન માટે યોગ્ય છે.
  • મેમરી મોડલ, જે સામાન્ય મોડલ તરીકે કામ કરે છે જે મેમરી પ્રોટોકોલ સ્પષ્ટીકરણોનું પાલન કરે છે. વારંવાર, મેમરી વિક્રેતાઓ તેમના ચોક્કસ મેમરી ઘટકો માટે સિમ્યુલેશન મોડલ પ્રદાન કરે છે જે તમે તેમના પરથી ડાઉનલોડ કરી શકો છો webસાઇટ્સ
  • એક સ્ટેટસ ચેકર, જે એકંદર પાસ અથવા ફેલ શરતને સંકેત આપવા માટે બાહ્ય મેમરી ઈન્ટરફેસ આઈપી અને ટ્રાફિક જનરેટરમાંથી સ્ટેટસ સિગ્નલોનું નિરીક્ષણ કરે છે.

આકૃતિ 8. સિમ્યુલેશન Exampલે ડિઝાઇનintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-18

જો તમે પિંગ પૉંગ PHY સુવિધાનો ઉપયોગ કરી રહ્યાં છો, તો સિમ્યુલેશન ભૂતપૂર્વample ડિઝાઇનમાં નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે, બે સ્વતંત્ર નિયંત્રકો અને એક સામાન્ય PHY દ્વારા બે સ્વતંત્ર મેમરી ઉપકરણોને આદેશો આપતા બે ટ્રાફિક જનરેટરનો સમાવેશ થાય છે.

આકૃતિ 9. સિમ્યુલેશન Exampપિંગ પૉંગ PHY માટે લે ડિઝાઇનintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-19

જો તમે RLDRAM 3 નો ઉપયોગ કરી રહ્યાં છો, તો સિમ્યુલેશનમાં ટ્રાફિક જનરેટર example ડિઝાઇન નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે, AFI નો ઉપયોગ કરીને PHY સાથે સીધો સંચાર કરે છે.

આકૃતિ 10. સિમ્યુલેશન ExampRLDRAM 3 ઇન્ટરફેસ માટે ડિઝાઇનintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-20

સંબંધિત માહિતી
EMIF ડિઝાઇનનું ઉત્પાદનampપૃષ્ઠ 10 પર અનુકરણ માટે le

Exampલે ડિઝાઇન ઇન્ટરફેસ ટેબ

પરિમાણ સંપાદકમાં ભૂતપૂર્વનો સમાવેશ થાય છેample ડિઝાઇન્સ ટેબ જે તમને તમારા ભૂતપૂર્વને પેરામીટરાઇઝ અને જનરેટ કરવાની મંજૂરી આપે છેample designs.l

આકૃતિ 11. ઉદાampબાહ્ય મેમરી ઇન્ટરફેસ પેરામીટર એડિટરમાં લે ડિઝાઇન્સ ટેબintel-UG-20118-External-Memory-Interfaces-Arria-10-FPGA-IP-Design-Example-fig-21

ઉપલબ્ધ એક્સampલે ડિઝાઇન વિભાગ
પસંદ કરો ડિઝાઇન પુલડાઉન તમને ઇચ્છિત ભૂતપૂર્વ પસંદ કરવા માટે પરવાનગી આપે છેampલે ડિઝાઇન. હાલમાં, EMIF Exampલે ડિઝાઇન એ એકમાત્ર ઉપલબ્ધ પસંદગી છે, અને તે મૂળભૂત રીતે પસંદ થયેલ છે.

એક્સટર્નલ મેમરી ઈન્ટરફેસ માટે ડોક્યુમેન્ટ રિવિઝન ઈતિહાસ ઈન્ટેલ એરિયા 10 એફપીજીએ આઈપી ડિઝાઈન એક્સample વપરાશકર્તા માર્ગદર્શિકા

દસ્તાવેજ સંસ્કરણ ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ વર્ઝન ફેરફારો
2021.03.29 21.1 • માં Exampલે ડિઝાઇન ઝડપી શરૂઆત પ્રકરણ, NCSim* સિમ્યુલેટરના સંદર્ભો દૂર કર્યા.
2018.09.24 18.1 • માં અપડેટ કરેલા આંકડા સિન્થેસાઇઝેબલ EMIF ડિઝાઇન જનરેટ કરી રહ્યું છે Example અને EMIF ડિઝાઇનનું ઉત્પાદનampઅનુકરણ માટે le વિષયો.
2018.05.07 18.0 • થી દસ્તાવેજનું શીર્ષક બદલ્યું ઇન્ટેલ એરિયા 10 એક્સટર્નલ મેમરી ઇન્ટરફેસ આઇપી ડિઝાઇન એક્સample વપરાશકર્તા માર્ગદર્શિકા થી બાહ્ય મેમરી ઈન્ટરફેસ Intel Arria 10 FPGA IP ડિઝાઇન Example વપરાશકર્તા માર્ગદર્શિકા.

• માં બુલેટ પોઈન્ટ સુધારેલ છે ઉપરview ના વિભાગ Intel Arria 10 EMIF IP માટે પિન પ્લેસમેન્ટ વિષય
તારીખ સંસ્કરણ ફેરફારો
નવેમ્બર

2017

 2017.11.06 પ્રારંભિક પ્રકાશન.

ઇન્ટેલ કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. ઇન્ટેલ, ઇન્ટેલ લોગો અને અન્ય ઇન્ટેલ ચિહ્નો ઇન્ટેલ કોર્પોરેશન અથવા તેની પેટાકંપનીઓના ટ્રેડમાર્ક છે. ઇન્ટેલ તેના FPGA અને સેમિકન્ડક્ટર ઉત્પાદનોના પ્રદર્શનને ઇન્ટેલની માનક વોરંટી અનુસાર વર્તમાન સ્પષ્ટીકરણો માટે વોરંટી આપે છે, પરંતુ સૂચના વિના કોઈપણ સમયે કોઈપણ ઉત્પાદનો અને સેવાઓમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Intel દ્વારા લેખિતમાં સ્પષ્ટપણે સંમત થયા સિવાય અહીં વર્ણવેલ કોઈપણ માહિતી, ઉત્પાદન અથવા સેવાના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈ જવાબદારી અથવા જવાબદારી સ્વીકારતી નથી. ઇન્ટેલ ગ્રાહકોને સલાહ આપવામાં આવે છે કે તેઓ કોઈપણ પ્રકાશિત માહિતી પર આધાર રાખતા પહેલા અને ઉત્પાદનો અથવા સેવાઓ માટે ઓર્ડર આપતા પહેલા ઉપકરણ વિશિષ્ટતાઓનું નવીનતમ સંસ્કરણ પ્રાપ્ત કરે.

  • અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે.

દસ્તાવેજો / સંસાધનો

intel UG-20118 બાહ્ય મેમરી ઇન્ટરફેસ એરિયા 10 FPGA IP ડિઝાઇન એક્સample [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા
UG-20118 બાહ્ય મેમરી ઇન્ટરફેસ એરિયા 10 FPGA IP ડિઝાઇન એક્સample, UG-20118, External Memory Interfaces Arria 10 FPGA IP ડિઝાઇન Example, Interfaces Arria 10 FPGA IP ડિઝાઇન Example, 10 FPGA IP ડિઝાઇન Example

સંદર્ભો

સંબંધિત પોસ્ટ્સ

એક ટિપ્પણી મૂકો

તમારું ઇમેઇલ સરનામું પ્રકાશિત કરવામાં આવશે નહીં. જરૂરી ક્ષેત્રો ચિહ્નિત થયેલ છે *