intel UG-20118 Xarici Yaddaş İnterfeysləri Arria 10 FPGA IP Dizayn Example

Dizayn Example Xarici Yaddaş İnterfeysləri üçün Tez Başlanğıc Bələdçisi Intel® Arria® 10 FPGA IP

Yeni interfeys və daha avtomatlaşdırılmış dizayn, məsələnample flow Intel® Arria® 10 xarici yaddaş interfeysləri üçün mövcuddur.
ExampParametr redaktorunda le Designs sekmesi sintez və simulyasiyanın yaradılmasını təyin etməyə imkan verir file EMIF IP-nizi təsdiqləmək üçün istifadə edə biləcəyiniz dəstlər.
Siz köhnə yarada bilərsinizampxüsusi olaraq Intel FPGA inkişaf dəsti üçün və ya sizin yaraddığınız hər hansı EMIF IP üçün dizayn.

Şəkil 1. Ümumi dizayn Exampİş axınları

Dizayn Example

Şəkil 2. EMIF-in yaradılması Example Dizayn Intel Arria 10 İnkişaf Dəsti ilə

Intel Korporasiyası. Bütün hüquqlar qorunur. Intel, Intel loqosu və digər Intel markaları Intel Korporasiyasının və ya onun törəmə şirkətlərinin ticarət nişanlarıdır. Intel FPGA və yarımkeçirici məhsullarının Intel-in standart zəmanətinə uyğun olaraq cari spesifikasiyalara uyğun işləməsinə zəmanət verir, lakin istənilən vaxt xəbərdarlıq etmədən istənilən məhsul və xidmətlərə dəyişiklik etmək hüququnu özündə saxlayır. Intel tərəfindən yazılı şəkildə açıq şəkildə razılaşdırıldığı hallar istisna olmaqla, Intel burada təsvir edilən hər hansı məlumat, məhsul və ya xidmətin tətbiqi və ya istifadəsindən irəli gələn heç bir məsuliyyət və ya öhdəlik götürmür. Intel müştərilərinə hər hansı dərc edilmiş məlumata etibar etməzdən və məhsul və ya xidmətlər üçün sifariş verməzdən əvvəl cihazın texniki xüsusiyyətlərinin ən son versiyasını əldə etmələri tövsiyə olunur.

• Digər adlar və markalar başqalarının mülkiyyəti kimi iddia edilə bilər.

EMIF layihəsinin yaradılması

Intel Quartus® Prime proqram təminatının 17.1 və sonrakı versiyası üçün siz EMIF IP və dizayn keçmişini yaratmazdan əvvəl Intel Quartus Prime layihəsi yaratmalısınız.ample.

1. Intel Quartus Prime proqramını işə salın və seçin File ➤ Yeni Layihə Sihirbazı. Next düyməsini basın.
2. Yaratmaq istədiyiniz layihə üçün qovluğu və adını göstərin. Next düyməsini basın.
3. Boş Layihənin seçildiyini yoxlayın. İki dəfə Next düyməsini basın.
4. Ad filtri altında cihazın hissə nömrəsini yazın.
5. Mövcud cihazlar altında müvafiq cihazı seçin.
6. Bitir klikləyin.

EMIF IP-nin yaradılması və konfiqurasiyası

Aşağıdakı addımlar EMIF IP-nin necə yaradılacağını və konfiqurasiya ediləcəyini göstərir. Hədəfləndiyiniz yaddaş protokolundan asılı olmayaraq addımlar oxşardır.

1. IP Kataloq pəncərəsində Intel Arria 10 Xarici Yaddaş İnterfeyslərini seçin. (Əgər IP Kataloq pəncərəsi görünmürsə, seçin View ➤ Utility Windows ➤ IP Kataloq.)
2. IP Parametr Redaktorunda EMIF IP üçün obyekt adı təqdim edin (burada təqdim etdiyiniz ad file IP üçün adı) və kataloqu göstərin. Yarat klikləyin.
3. Parametr redaktorunda EMIF tətbiqinizi əks etdirmək üçün parametrləri konfiqurasiya etməli olduğunuz bir neçə nişan var:

Intel Arria 10 EMIF Parametr Redaktoru Təlimatları

Cədvəl 1. EMIF Parametr Redaktoru Təlimatları

Parametr redaktoru nişanı	Təlimatlar
General	Aşağıdakı parametrlərin düzgün daxil olunduğundan əmin olun: • Cihaz üçün sürət dərəcəsi. • Yaddaşın saat tezliyi. • PLL istinad saat tezliyi.
Yaddaş	• Parametrləri daxil etmək üçün yaddaş cihazınızın məlumat cədvəlinə baxın Yaddaş nişanı. • Siz həmçinin ALERT# pin üçün xüsusi yeri daxil etməlisiniz. (Yalnız DDR4 yaddaş protokoluna aiddir.)
Mem I/O	• İlkin layihə araşdırmaları üçün, siz üzərindəki standart parametrlərdən istifadə edə bilərsiniz Mem I/O nişanı. • Qabaqcıl dizaynın təsdiqi üçün optimal dayandırma parametrlərini əldə etmək üçün lövhə simulyasiyasını yerinə yetirməlisiniz.
FPGA I/O	• İlkin layihə araşdırmaları üçün, siz üzərindəki standart parametrlərdən istifadə edə bilərsiniz FPGA I/O nişanı. • Qabaqcıl dizaynın təsdiqi üçün müvafiq I/O standartlarını seçmək üçün əlaqəli IBIS modelləri ilə lövhə simulyasiyasını həyata keçirməlisiniz.
Mem Zamanlama	• İlkin layihə araşdırmaları üçün, siz üzərindəki standart parametrlərdən istifadə edə bilərsiniz Mem Zamanlama nişanı. • Qabaqcıl dizaynın yoxlanılması üçün siz yaddaş cihazınızın məlumat cədvəlinə uyğun olaraq parametrləri daxil etməlisiniz.
Şura	• İlkin layihə araşdırmaları üçün, siz üzərindəki standart parametrlərdən istifadə edə bilərsiniz Şura nişanı. • Qabaqcıl dizaynın yoxlanılması və dəqiq vaxtın bağlanması üçün siz dəqiq simvollararası müdaxilə (ISI)/ çarpaz əlaqə və lövhə və paket əyri məlumat əldə etmək üçün lövhə simulyasiyasını yerinə yetirməli və onu Şura nişanı.
Nəzarətçi	Yaddaş nəzarətçiniz üçün istədiyiniz konfiqurasiya və davranışa uyğun olaraq nəzarətçi parametrlərini təyin edin.
Diaqnostika	üzərindəki parametrlərdən istifadə edə bilərsiniz Diaqnostika yaddaş interfeysinizi sınamağa və sazlamaya kömək etmək üçün nişanı.
Example Dizaynlar	The Example Dizaynlar nişanı sizə dizayn yaratmağa imkan verirampsintez və simulyasiya üçün. Yaradılmış dizayn example EMIF IP-dən və yaddaş interfeysini yoxlamaq üçün təsadüfi trafik yaradan sürücüdən ibarət tam EMIF sistemidir.

Fərdi parametrlər haqqında ətraflı məlumat üçün Intel Arria 10 Xarici Yaddaş İnterfeysləri IP İstifadəçi Təlimatında yaddaş protokolunuz üçün müvafiq fəslə baxın.

Sintez edilə bilən EMIF Dizaynının yaradılması Example

Intel Arria 10 inkişaf dəstləri üçün EMIF IP-ni avtomatik parametrləşdirən və xüsusi lövhə üçün pinoutlar yaradan əvvəlcədən təyinatlar var.

1. Əvvəlcədən qurulmuş pəncərənin göründüyünü yoxlayın. Presets pəncərəsi görünmürsə, seçərək onu göstərin View ➤ Əvvəlcədən təyinlər.
2. Əvvəlcədən parametrlər pəncərəsində müvafiq inkişaf dəstini seçin və Tətbiq et düyməsini basın.
3. EMIF IP-ni konfiqurasiya edin və Ex Generate düyməsini basınample Dizayn pəncərənin yuxarı sağ küncündə.
4. EMIF dizaynı üçün qovluğu təyin edin, məsələnample və OK düyməsini basın. EMIF dizaynının uğurlu nəsli example aşağıdakıları yaradır files Wii kataloqu altında.

Şəkil 3. Yaradılmış Sintez edilə bilən Dizayn Example File Struktur

Qeyd: Simulyasiya və ya Sintez qutusunu seçməsəniz, təyinat kataloqunda Platforma Dizayneri dizaynı olacaq files, bunlar birbaşa Intel Quartus Prime proqramı tərəfindən tərtib edilmir, lakin ola bilər viewed və ya Platforma Dizayneri altında redaktə edilmişdir. Bu vəziyyətdə sintez və simulyasiya yaratmaq üçün aşağıdakı əmrləri işlədə bilərsiniz file dəstləri.

• Tərtib edilə bilən layihə yaratmaq üçün təyinat kataloqunda quartus_sh -t make_qii_design.tcl skriptini işlətməlisiniz.
• Simulyasiya layihəsi yaratmaq üçün təyinat kataloqunda quartus_sh -t make_sim_design.tcl skriptini işlətməlisiniz.
• Bu bölmədəki "Seç" lövhəsi açılan menyusu keçmişə uyğun inkişaf dəsti pin təyinatlarını tətbiq edirample dizayn.
• Bu parametr yalnız Ex.-də Sintez qutusunu yandırdığınız zaman mövcuddurample Dizayn Files bölməsi.
• Bu parametr tətbiq olunan inkişaf dəstinə uyğun olmalıdır, əks halda xəta mesajı görünür.
• Seçim lövhəsində açılan menyuda Yox dəyəri görünsə, bu, cari parametr seçimlərinin heç bir inkişaf dəsti konfiqurasiyasına uyğun olmadığını göstərir. Siz əvvəlcədən qurulmuş kitabxanadan ilkin təyinlərdən birini seçməklə inkişaf dəsti üçün xüsusi IP və əlaqəli parametr parametrlərini tətbiq edə bilərsiniz. Əvvəlcədən təyini tətbiq etdiyiniz zaman, cari IP və digər parametr parametrləri seçilmiş ilkin parametrə uyğunlaşdırılır. Cari parametrlərinizi saxlamaq istəyirsinizsə, əvvəlcədən təyin etmədən əvvəl bunu etməlisiniz. Əvvəlki parametrlərinizi saxlamadan əvvəlcədən təyin edilmiş parametrləri seçsəniz, yeni əvvəlcədən qurulmuş parametrləri həmişə başqa ad altında saxlaya bilərsiniz
• Əgər köhnə yaratmaq istəyirsinizsəample dizaynını öz lövhənizdə istifadə etmək üçün Select board-u None-a təyin edin, köhnəni yaradınampdizayn edin və sonra pin yeri məhdudiyyətləri əlavə edin.

Əlaqədar Məlumat

• Sintez Example Dizayn səhifə 17-da
• DDR10 üçün Intel Arria 3 EMIF IP Parametr təsvirləri
• DDR10 üçün Intel Arria 4 EMIF IP Parametr təsvirləri
• QDRII/II+/Xtreme üçün Intel Arria 10 EMIF IP Parametr təsvirləri
• QDR-IV üçün Intel Arria 10 EMIF IP Parametr təsvirləri
• RLDRAM 10 üçün Intel Arria 3 EMIF IP Parametr təsvirləri
• LPDDR10 üçün Intel Arria 3 EMIF IP Parametr təsvirləri

EMIF Dizaynının yaradılması ExampSimulyasiya üçün

Intel Arria 10 inkişaf dəstləri üçün EMIF IP-ni avtomatik parametrləşdirən və xüsusi lövhə üçün pinoutlar yaradan əvvəlcədən təyinatlar var.

1. Əvvəlcədən qurulmuş pəncərənin göründüyünü yoxlayın. Presets pəncərəsi görünmürsə, seçərək onu göstərin View ➤ Əvvəlcədən təyinlər.
2. Əvvəlcədən parametrlər pəncərəsində müvafiq inkişaf dəstini seçin və Tətbiq et düyməsini basın.
3. EMIF IP-ni konfiqurasiya edin və Ex Generate düyməsini basınample Dizayn pəncərənin yuxarı sağ küncündə.
4. EMIF dizaynı üçün qovluğu təyin edin, məsələnample və OK düyməsini basın.

EMIF dizaynının uğurlu nəsli example çoxlu yaradır file sim/ed_sim kataloqu altında müxtəlif dəstəklənən simulyatorlar üçün dəstlər.
Şəkil 4. Yaradılmış Simulyasiya Dizaynı Example File Struktur

Qeyd: Simulyasiya və ya Sintez qutusunu seçməsəniz, təyinat kataloqunda Platforma Dizayneri dizaynı olacaq files, bunlar birbaşa Intel Quartus Prime proqramı tərəfindən tərtib edilmir, lakin ola bilər viewed və ya Platforma Dizayneri altında redaktə edilmişdir. Bu vəziyyətdə sintez və simulyasiya yaratmaq üçün aşağıdakı əmrləri işlədə bilərsiniz file dəstləri.

• Tərtib edilə bilən layihə yaratmaq üçün təyinat kataloqunda quartus_sh -t make_qii_design.tcl skriptini işlətməlisiniz.
• Simulyasiya layihəsi yaratmaq üçün təyinat kataloqunda quartus_sh -t make_sim_design.tcl skriptini işlətməlisiniz.

Əlaqədar Məlumat

• Simulyasiya Example Dizayn səhifə 19-da
• Intel Arria 10 EMIF IP – Simulyasiya Yaddaş IP

Avadanlıq Tətbiqinə qarşı Simulyasiya

Xarici yaddaş interfeysinin simulyasiyası üçün IP yaradılması zamanı Diaqnostika sekmesinde ya kalibrləməni atla, ya da tam kalibrləməni seçə bilərsiniz.
EMIF Simulyasiya Modelləri
Bu cədvəl skip kalibrləmə və tam kalibrləmə modellərinin xüsusiyyətlərini müqayisə edir.
Cədvəl 2. EMIF Simulyasiya Modelləri: Tam Kalibrləmə ilə müqayisədə Kalibrləməni keçin

Kalibrləməni keçin	Tam Kalibrləmə
İstifadəçi məntiqinə fokuslanan sistem səviyyəli simulyasiya.	Kalibrləmə üzərində fokuslanan yaddaş interfeysi simulyasiyası.
Kalibrləmə təfərrüatları ələ keçirilmir.	Bütün s çəkirtagkalibrləmə es.
davam etdi...

Kalibrləməni keçin	Tam Kalibrləmə
Məlumatları saxlamaq və əldə etmək qabiliyyətinə malikdir.	Düzəltmə, bit başına əyilmə və s. daxildir.
Dəqiq səmərəliliyi təmsil edir.
Lövhənin əyilməsini nəzərə almır.

Avadanlıq Tətbiqinə qarşı RTL Simulyasiyası
Bu cədvəl EMIF simulyasiyası və aparat tətbiqi arasındakı əsas fərqləri vurğulayır.
Cədvəl 3. EMIF RTL Simulyasiyası və Aparat Tətbiqi

RTL Simulyasiyası	Avadanlıq Tətbiqi
Nios® başlatma və kalibrləmə kodu paralel olaraq icra olunur.	Nios başlatma və kalibrləmə kodu ardıcıl olaraq yerinə yetirilir.
İnterfeyslər simulyasiyada eyni vaxtda cal_done siqnal siqnalını təsdiqləyir.	Quraşdırıcı əməliyyatları kalibrləmə qaydasını müəyyən edir və interfeyslər eyni vaxtda cal_done-i təsdiq etmir.

Dizaynınızın tətbiqi üçün trafik nümunələri əsasında RTL simulyasiyalarını işlətməlisiniz. Nəzərə alın ki, RTL simulyasiyası PCB izi gecikmələrini modelləmir ki, bu da RTL simulyasiyası və aparatın tətbiqi arasında gecikmə müddətində uyğunsuzluğa səbəb ola bilər.

ModelSim ilə Xarici Yaddaş İnterfeysinin İP simulyasiyası

Bu prosedur EMIF dizaynını necə təqlid edəcəyinizi göstərirample.

1. Mentor Graphics* ModelSim proqramını işə salın və seçin File ➤ Kataloqu dəyişdirin. Yaradılmış dizayn daxilində sim/ed_sim/mentor kataloquna keçin, məsələnample qovluq.
2. Transkript pəncərəsinin ekranın aşağı hissəsində göstərildiyini yoxlayın. Transkript pəncərəsi görünmürsə, klikləməklə onu göstərin View ➤ Transkript.
3. Transkript pəncərəsində msim_setup.tcl mənbəsini işə salın.
4. Mənbə msim_setup.tcl işləməyi bitirdikdən sonra Transkript pəncərəsində ld_debug-u işə salın.
5. Ld_debug işləməyi tamamladıqdan sonra Obyektlər pəncərəsinin göstərildiyini yoxlayın. Obyektlər pəncərəsi görünmürsə, klikləməklə onu göstərin View ➤ Obyektlər.
6. Obyektlər pəncərəsində siçanın sağ düyməsini sıxaraq və Dalğa əlavə et seçimini etməklə simulyasiya etmək istədiyiniz siqnalları seçin.
7. Simulyasiya üçün siqnalları seçdikdən sonra Transkript pəncərəsində run -all əmrini yerinə yetirin. Simulyasiya tamamlanana qədər davam edir.
8. Simulyasiya görünmürsə, klikləyin View ➤ Dalğa.

Əlaqədar Məlumat

Intel Arria 10 EMIF IP – Simulyasiya Yaddaş IP

Intel Arria 10 EMIF IP üçün Pin Yerləşdirmə

Bu mövzu pin yerləşdirilməsi üçün təlimatları təqdim edir.

Bitdiview

Intel Arria 10 FPGA-lar aşağıdakı quruluşa malikdir:

• Hər bir cihazda 2 giriş/çıxış sütunu var.
• Hər bir I/O sütunu 8-yə qədər I/O bankını ehtiva edir.
• Hər bir giriş/çıxış bankı 4 zolaqdan ibarətdir.
• Hər bir zolaqda 12 ümumi təyinatlı I/O (GPIO) pinləri var.

Ümumi Pin Təlimatları

Aşağıdakı nöqtələr ümumi pin qaydaları təmin edir:

• Verilmiş xarici yaddaş interfeysi üçün pinlərin bir I/O sütununda yerləşdiyinə əmin olun.
• Bir neçə bankı əhatə edən interfeyslər aşağıdakı tələblərə cavab verməlidir:
  • Banklar bir-birinə bitişik olmalıdır. Qonşu banklar haqqında məlumat üçün Intel Arria 10 Xarici Yaddaş İnterfeysləri IP İstifadəçi Təlimatına baxın.
  • Gecikməni minimuma endirmək üçün ünvan və komanda bankı mərkəz bankında yerləşməlidir. Yaddaş interfeysi bərabər sayda banklardan istifadə edirsə, ünvan və komanda bankı iki mərkəzi bankdan hər hansı birində yerləşə bilər.
• İstifadə edilməmiş sancaqlar ümumi təyinatlı I/O sancaqları kimi istifadə edilə bilər.
• Bütün ünvanlar, əmrlər və əlaqəli pinlər bir bankda yerləşməlidir.
• Ünvan, əmr və məlumat pinləri aşağıdakı şərtlər altında bankı paylaşa bilər:
  • Ünvan, əmr və məlumat pinləri I/O zolağı paylaşa bilməz.
  • Məlumat pinləri üçün yalnız ünvanda və komanda bankında istifadə olunmamış I/O zolağı istifadə edilə bilər.

Cədvəl 4. Ümumi Pin Məhdudiyyətləri

Siqnal növü	Məhdudiyyət
Data Strobe	DQ qrupuna aid olan bütün siqnallar eyni I/O zolağında yerləşməlidir.
Data	Əlaqədar DQ pinləri eyni I/O zolağında yerləşməlidir. Düzgün işləmək üçün DM/DBI pinləri DQ pinlə qoşalaşdırılmalıdır. İki istiqamətli məlumat xətlərini dəstəkləməyən protokollar üçün oxumaq siqnalları yazma siqnallarından ayrıca qruplaşdırılmalıdır.
Ünvan və əmr	Ünvan və Komanda sancaqları giriş/çıxış bankında əvvəlcədən təyin edilmiş yerlərdə olmalıdır.

Pin Tapşırıqları
Əgər IP yaradılması zamanı əvvəlcədən təyin edilmiş inkişaf dəsti tətbiq etmisinizsə, inkişaf dəsti üçün bütün pin təyinatları avtomatik olaraq yaradılır və .qsf-də yoxlanıla bilər. file bu dizayn ex ilə yaradılmışdırample.

Əlaqədar Məlumat

• Intel Arria 10 EMIF IP DDR3
• DDR10 üçün Intel Arria 4 EMIF IP
• QDRII/II+/Xtreme üçün Intel Arria 10 EMIF IP
• QDR-IV üçün Intel Arria 10 EMIF IP
• RLDRAM 10 üçün Intel Arria 3 EMIF IP
• LPDDR10 üçün Intel Arria 3 EMIF IP

Intel Arria 10 EMIF Dizaynının tərtibi və proqramlaşdırılması Example

.qsf-də lazımi pin təyinatlarını etdikdən sonra file, siz dizayn ex tərtib edə bilərsinizampIntel Quartus Prime proqramında.

1. Eski dizaynı ehtiva edən Intel Quartus Prime qovluğuna keçinample kataloqu.
2. Intel Quartus Prime layihəsini açın file, (.qpf).
3. Kompilyasiyaya başlamaq üçün Processing ➤ Start Compilation düyməsini klikləyin. Kompilyasiyanın müvəffəqiyyətlə tamamlanması .sof yaradır file, bu dizaynın aparat üzərində işləməsinə imkan verir.
4. Cihazınızı tərtib edilmiş dizaynla proqramlaşdırmaq üçün Alətlər ➤ Proqramçı üzərinə klikləməklə proqramçı açın.
5. Proqramçıda dəstəklənən cihazları aşkar etmək üçün Avtomatik Algıla üzərinə klikləyin.
6. Intel Arria 10 cihazını seçin və sonra Dəyişiklik seçin File.
7. Yaradılmış ed_synth.sof-a keçin file və Aç seçin.
8. Intel Arria 10 cihazını proqramlaşdırmağa başlamaq üçün Start klikləyin. Cihaz uğurla proqramlaşdırıldıqda, pəncərənin yuxarı sağ tərəfindəki tərəqqi çubuğu 100% (Uğurlu) göstərməlidir.

Intel Arria 10 EMIF Design Example

EMIF Debug Toolbar dəsti xarici yaddaş interfeysi dizaynlarının sazlanmasına kömək etmək üçün mövcuddur. Alətlər dəsti oxumaq və yazmaq sərhədlərini göstərməyə və göz diaqramlarını yaratmağa imkan verir. Intel Arria 10 inkişaf dəstini proqramlaşdırdıqdan sonra EMIF Debug Toolbardan istifadə edərək onun işini yoxlaya bilərsiniz.

1. EMIF Debug Toolbarını işə salmaq üçün Alətlər ➤ Sistem Sazlama Alətləri ➤ Xarici Yaddaş İnterfeysi Alətlər dəstinə keçin.
2. Bağlantıları işə salın.
3. Layihəni cihazla əlaqələndirin. Bir pəncərə görünür; düzgün cihazın seçildiyini və düzgün .sof olduğunu yoxlayın file seçilir.
4. Yaddaş İnterfeysi Bağlantısı Yarat düyməsini basın. OK düyməsini basaraq standart parametrləri qəbul edin.
5. Intel Arria 10 inkişaf dəsti indi EMIF Debug Toolbar ilə işləmək üçün qurulub və siz müvafiq seçimə iki dəfə klikləməklə aşağıdakı hesabatlardan hər hansı birini yarada bilərsiniz:

• Yenidən kalibrləmə. Hər DQ/DQS pininin kənarları ilə birlikdə hər DQ/DQS qrupu üzrə kalibrləmə vəziyyətini ümumiləşdirən kalibrləmə hesabatı hazırlayır.
• Sürücü marjası. Giriş/Çıxış pininə görə oxu və yazma kənarlarını ümumiləşdirən hesabat hazırlayır. Bu, kalibrləmə marjasından fərqlənir, çünki sürücü marjası kalibrləmə zamanı deyil, istifadəçi rejimində trafik zamanı qeydə alınır.
• Göz diaqramını yaradın. Kalibrləmə məlumat nümunələri əsasında hər bir DQ pin üçün göz diaqramlarını oxuyur və yazır.
• Sona Kalibrləmə. Fərqli sonlandırma dəyərlərini yoxlayır və hər bir sonlandırma dəyərinin təmin etdiyi kənarları bildirir. Yaddaş interfeysi üçün optimal dayandırmağı seçmək üçün bu funksiyadan istifadə edin.

Dizayn Example Xarici Yaddaş İnterfeyslərinin təsviri Intel Arria 10 FPGA IP

EMIF IP-nizi parametrləşdirdiyiniz və yaratdığınız zaman sistemin simulyasiya və sintez üçün kataloqlar yaratdığını təyin edə bilərsiniz. file dəstləri yaradır və yaradır file avtomatik təyin edir. Ex altında Simulyasiya və ya Sintez seçsənizample Dizayn Files haqqında Example Designs nişanı, sistem tam bir simulyasiya yaradır file komplekt və ya tam sintez file seçiminizə uyğun olaraq təyin edin.

Sintez Example Dizayn

Sintez məsələnample dizayn aşağıdakı şəkildə göstərilən əsas blokları ehtiva edir.

• Sintez edilə bilən Avalon®-MM olan trafik generatoruample psevdo-təsadüfi oxuma nümunəsini həyata keçirən və parametrləşdirilmiş ünvanların sayına yazan sürücü. Trafik generatoru həmçinin yaddaşdan oxunan məlumatların yazılı məlumatlara uyğun olmasını təmin etmək üçün onlara nəzarət edir və əks halda nasazlığı təsdiqləyir.
• Yaddaş interfeysinin nümunəsi, o cümlədən:
  • Avalon-MM interfeysi və AFI interfeysi arasında moderasiya edən yaddaş nəzarətçisi.
  • Oxuma və yazma əməliyyatlarını yerinə yetirmək üçün yaddaş nəzarətçisi və xarici yaddaş cihazları arasında interfeys rolunu oynayan PHY.

Şəkil 5. Sintez Example Dizayn

Ping Pong PHY xüsusiyyətindən istifadə edirsinizsə, sintez example dizayn aşağıdakı şəkildə göstərildiyi kimi iki müstəqil nəzarətçi və ümumi PHY vasitəsilə iki müstəqil yaddaş cihazına əmrlər verən iki trafik generatorunu ehtiva edir.

Şəkil 6. Sintez ExampPing Pong PHY üçün dizayn

RLDRAM 3 istifadə edirsinizsə, sintezdəki trafik generatoru məsələnample dizayn aşağıdakı şəkildə göstərildiyi kimi AFI-dən istifadə edərək birbaşa PHY ilə əlaqə saxlayır.
Şəkil 7. Sintez Example RLDRAM 3 interfeysləri üçün dizayn

Qeyd: Əgər PLL Paylaşım Rejimi, DLL Paylaşım Modu və ya OCT Paylaşım Rejimi parametrlərindən biri və ya bir neçəsi Paylaşım Yoxdan başqa hər hansı bir dəyərə təyin edilərsə, sintez məsələnampdizaynda iki trafik generatoru/yaddaş interfeysi nümunəsi olacaq. İki trafik generatoru/yaddaş interfeysi nümunəsi yalnız parametr parametrləri ilə müəyyən edilmiş paylaşılan PLL/DLL/OCT əlaqələri ilə əlaqələndirilir. Trafik generatoru/yaddaş interfeysi nümunələri bu cür əlaqələri öz dizaynlarınızda necə edə biləcəyinizi nümayiş etdirir.

Qeyd: Intel Quartus Prime Standard Edition İstifadəçi Təlimatında təsvir olunduğu kimi üçüncü tərəf sintez axını: Üçüncü tərəf sintezi EMIF IP üçün dəstəklənən axın deyil.
Əlaqədar Məlumat
Sintez edilə bilən EMIF Dizaynının yaradılması Exampsəhifə 7 -da

Simulyasiya Example Dizayn

Simulyasiya keçmişample dizayn aşağıdakı şəkildə göstərilən əsas blokları ehtiva edir.

• Sintez nümunəsi məsələnample dizayn. Əvvəlki bölmədə təsvir edildiyi kimi, sintez example dizaynında trafik generatoru və yaddaş interfeysinin nümunəsi var. Bu bloklar sürətli simulyasiya üçün uyğun olan hallarda mücərrəd simulyasiya modelləri üçün standartdır.
• Yaddaş protokolunun spesifikasiyalarına əməl edən ümumi model kimi çıxış edən yaddaş modeli. Tez-tez yaddaş təchizatçıları onların xüsusi yaddaş komponentləri üçün simulyasiya modelləri təqdim edirlər ki, onları siz onlardan yükləyə bilərsiniz websaytlar.
• Ümumi keçid və ya uğursuzluq vəziyyətini bildirmək üçün xarici yaddaş interfeysi IP-dən və trafik generatorundan status siqnallarına nəzarət edən status yoxlayıcısı.

Şəkil 8. Simulyasiya Example Dizayn

Ping Pong PHY xüsusiyyətindən istifadə edirsinizsə, simulyasiya məsələnample dizayn aşağıdakı şəkildə göstərildiyi kimi iki müstəqil nəzarətçi və ümumi PHY vasitəsilə iki müstəqil yaddaş cihazına əmrlər verən iki trafik generatorunu ehtiva edir.

Şəkil 9. Simulyasiya ExampPing Pong PHY üçün dizayn

RLDRAM 3-dən istifadə edirsinizsə, simulyasiyada trafik generatoru məsələnample dizayn aşağıdakı şəkildə göstərildiyi kimi AFI-dən istifadə edərək birbaşa PHY ilə əlaqə saxlayır.

Şəkil 10. Simulyasiya Example RLDRAM 3 interfeysləri üçün dizayn

Əlaqədar Məlumat
EMIF Dizaynının yaradılması ExampSimulyasiya üçün səhifə 10

Example Designs Interface Tab

Parametr redaktoruna Example Designs nişanı keçmişinizi parametrləşdirməyə və yaratmağa imkan verirample designs.l

Şəkil 11. MəsələnampXarici Yaddaş İnterfeysləri Parametr Redaktorunda Dizaynlar Nişanı

Mövcud Example Dizaynlar Bölməsi
Dizayn seçimi açılan menyusu istədiyiniz keçmişi seçməyə imkan verirample dizayn. Hazırda EMIF Example Design yeganə mövcud seçimdir və standart olaraq seçilir.

Xarici Yaddaş İnterfeysləri üçün Sənədin Təftiş Tarixçəsi Intel Arria 10 FPGA IP Design Exampİstifadəçi Təlimatı

Sənəd versiyası	Intel Quartus Prime Versiya	Dəyişikliklər
2021.03.29	21.1	• İçində Example Design Quick Start fəsildə NCSim* simulyatoruna istinadlar silindi.
2018.09.24	18.1	• Yenilənmiş rəqəmlər Sintez edilə bilən EMIF Dizaynının yaradılması Example və EMIF Dizaynının yaradılması ExampSimulyasiya üçün mövzular.
2018.05.07	18.0	• Sənədin adı dəyişdirildi Intel Arria 10 Xarici Yaddaş İnterfeysləri IP Dizaynı Exampİstifadəçi Təlimatı üçün Xarici Yaddaş İnterfeysləri Intel Arria 10 FPGA IP Design Exampİstifadəçi Təlimatı. • Tərtib edilmiş güllə nöqtələri Bitdiview bölməsi Intel Arria 10 EMIF IP üçün Pin Yerləşdirmə mövzu.

Tarix	Versiya	Dəyişikliklər
noyabr 2017	2017.11.06	İlkin buraxılış.

Intel Korporasiyası. Bütün hüquqlar qorunur. Intel, Intel loqosu və digər Intel markaları Intel Korporasiyasının və ya onun törəmə şirkətlərinin ticarət nişanlarıdır. Intel FPGA və yarımkeçirici məhsullarının Intel-in standart zəmanətinə uyğun olaraq cari spesifikasiyalara uyğun işləməsinə zəmanət verir, lakin istənilən vaxt xəbərdarlıq etmədən istənilən məhsul və xidmətlərə dəyişiklik etmək hüququnu özündə saxlayır. Intel tərəfindən yazılı şəkildə açıq şəkildə razılaşdırıldığı hallar istisna olmaqla, Intel burada təsvir edilən hər hansı məlumat, məhsul və ya xidmətin tətbiqi və ya istifadəsindən irəli gələn heç bir məsuliyyət və ya öhdəlik götürmür. Intel müştərilərinə hər hansı dərc edilmiş məlumata etibar etməzdən və məhsul və ya xidmətlər üçün sifariş verməzdən əvvəl cihazın texniki xüsusiyyətlərinin ən son versiyasını əldə etmələri tövsiyə olunur.

• Digər adlar və markalar başqalarının mülkiyyəti kimi iddia edilə bilər.

Sənədlər / Resurslar

intel UG-20118 Xarici Yaddaş İnterfeysləri Arria 10 FPGA IP Dizayn Example [pdf] İstifadəçi təlimatı UG-20118 Xarici Yaddaş İnterfeysləri Arria 10 FPGA IP Dizayn Example, UG-20118, Xarici Yaddaş İnterfeysləri Arria 10 FPGA IP Design Example, İnterfeyslər Arria 10 FPGA IP Design Example, 10 FPGA IP Design Example

İstinadlar

• İstifadəçi təlimatı