Intel MAX 10 FPGA यन्त्रहरू UART मा Nios II प्रोसेसरसँग

उत्पादन जानकारी

सन्दर्भ डिजाइनले MAX 10 FPGA उपकरणहरूको लागि Nios II-आधारित प्रणालीहरूमा आधारभूत रिमोट कन्फिगरेसन सुविधाहरू लागू गर्ने सरल अनुप्रयोग प्रदान गर्दछ। MAX 10 FPGA विकास किटमा समावेश गरिएको UART इन्टरफेसलाई रिमोट कन्फिगरेसन कार्यक्षमता प्रदान गर्न Altera UART IP कोरसँग सँगै प्रयोग गरिन्छ। MAX10 FPGA यन्त्रहरूले दुईवटा कन्फिगरेसन छविहरू भण्डारण गर्ने क्षमता प्रदान गर्दछ जसले रिमोट प्रणाली अपग्रेड सुविधालाई अझ बढाउँछ।

संक्षिप्त रूपहरू

संक्षिप्त नाम	विवरण
Avalon-MM	Avalon मेमोरी-म्याप गरिएको कन्फिगरेसन फ्ल्यास मेमोरी
CFM	ग्राफिकल प्रयोगकर्ता इन्टरफेस
ICB	प्रारम्भिक कन्फिगरेसन बिट
नक्सा/नक्सा	मेमोरी नक्सा File
Nios II EDS	Nios II एम्बेडेड डिजाइन सुइट समर्थन
PFL	समानान्तर फ्ल्यास लोडर आईपी कोर
POF/.pof	प्रोग्रामर वस्तु File
QSPI	क्वाड सीरियल परिधीय इन्टरफेस
RPD/.rpd	कच्चा प्रोग्रामिङ डाटा
SBT	सफ्टवेयर निर्माण उपकरणहरू
SOF/.sof	SRAM वस्तु File
कार्ट	विश्वव्यापी एसिन्क्रोनस रिसीभर/ट्रान्समिटर
UFM	प्रयोगकर्ता फ्लैश मेमोरी

उत्पादन उपयोग निर्देशन

पूर्व शर्त

यस सन्दर्भ डिजाइनको आवेदनको लागि तपाइँसँग निम्न क्षेत्रहरूमा ज्ञान वा अनुभवको संकेत स्तर आवश्यक छ:

आवश्यकताहरू:

सन्दर्भ डिजाइनको लागि निम्न हार्डवेयर र सफ्टवेयर आवश्यकताहरू छन्:

सन्दर्भ डिजाइन Files

File नाम	विवरण
कारखाना_छवि	दोहोरो कन्फिगरेसन छविहरू कन्फिगरेसन मोडमा, CFM1 र CFM2 एकल CFM भण्डारणमा जोडिएको छ।
app_image_1	क्वार्टस II हार्डवेयर डिजाइन file जसले app_image_2 लाई प्रतिस्थापन गर्छ रिमोट प्रणाली अपग्रेडको क्रममा।
app_image_2	Nios II सफ्टवेयर अनुप्रयोग कोड नियन्त्रकको रूपमा कार्य गर्दछ रिमोट अपग्रेड प्रणाली डिजाइन।
Remote_system_upgrade.c
factory_application1.pof	क्वार्टस II प्रोग्रामिंग file जसमा कारखाना छवि र आवेदन छवि 1, CFM0 र CFM1 र CFM2 मा प्रोग्राम गर्न क्रमशः प्रारम्भिक s माtage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

सन्दर्भ डिजाइनले MAX 10 FPGA उपकरणहरूको लागि Nios II-आधारित प्रणालीहरूमा आधारभूत रिमोट कन्फिगरेसन सुविधाहरू लागू गर्ने सरल अनुप्रयोग प्रदान गर्दछ। MAX 10 FPGA विकास किटमा समावेश गरिएको UART इन्टरफेसलाई रिमोट कन्फिगरेसन कार्यक्षमता प्रदान गर्न Altera UART IP कोरसँग सँगै प्रयोग गरिन्छ।

सम्बन्धित जानकारी

सन्दर्भ डिजाइन Files

MAX 10 FPGA ओभरको साथ रिमोट प्रणाली अपग्रेडview

रिमोट प्रणाली अपग्रेड सुविधाको साथ, FPGA उपकरणहरूको लागि सुधार र बग फिक्सहरू टाढाबाट गर्न सकिन्छ। एम्बेडेड प्रणाली वातावरणमा, फर्मवेयरलाई UART, इथरनेट, र I2C जस्ता विभिन्न प्रकारका प्रोटोकलहरूमा बारम्बार अद्यावधिक गर्न आवश्यक छ। जब इम्बेडेड प्रणालीले FPGA समावेश गर्दछ, फर्मवेयर अपडेटहरूले FPGA मा हार्डवेयर छविको अद्यावधिकहरू समावेश गर्न सक्छ।
MAX10 FPGA यन्त्रहरूले दुईवटा कन्फिगरेसन छविहरू भण्डारण गर्ने क्षमता प्रदान गर्दछ जसले रिमोट प्रणाली अपग्रेड सुविधालाई अझ बढाउँछ। छविहरू मध्ये एक ब्याकअप छवि हुनेछ जुन लोड हुन्छ यदि हालको छविमा त्रुटि भयो भने।

संक्षिप्त रूपहरू

तालिका १: संक्षिप्त नामहरूको सूची

संक्षिप्त विवरण
Avalon-MM	Avalon मेमोरी-म्याप गरिएको
CFM	कन्फिगरेसन फ्लैश मेमोरी
GUI	ग्राफिकल प्रयोगकर्ता इन्टरफेस
ICB	प्रारम्भिक कन्फिगरेसन बिट
नक्सा/नक्सा	मेमोरी नक्सा File
Nios II EDS	Nios II एम्बेडेड डिजाइन सुइट समर्थन
PFL	समानान्तर फ्ल्यास लोडर आईपी कोर
POF/.pof	प्रोग्रामर वस्तु File

• इंटेल कर्पोरेशन। सबै अधिकार सुरक्षित। Intel, Intel लोगो, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus र Stratix शब्दहरू र लोगोहरू अमेरिका र/वा अन्य देशहरूमा Intel Corporation वा यसका सहायक कम्पनीहरूको ट्रेडमार्क हुन्। Intel ले आफ्नो FPGA र अर्धचालक उत्पादनहरूको प्रदर्शनलाई Intel को मानक वारेन्टी अनुसार हालको विशिष्टताहरूमा वारेन्टी दिन्छ, तर सूचना बिना कुनै पनि समयमा कुनै पनि उत्पादन र सेवाहरूमा परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ। Intel ले यहाँ वर्णन गरिएको कुनै पनि जानकारी, उत्पादन, वा सेवाको आवेदन वा प्रयोगबाट उत्पन्न हुने कुनै जिम्मेवारी वा दायित्व ग्रहण गर्दैन बाहेक Intel द्वारा लिखित रूपमा स्पष्ट रूपमा सहमत भए। Intel ग्राहकहरूलाई कुनै पनि प्रकाशित जानकारीमा भर पर्नु अघि र उत्पादन वा सेवाहरूको लागि अर्डर गर्नु अघि उपकरण विशिष्टताहरूको नवीनतम संस्करण प्राप्त गर्न सल्लाह दिइन्छ।
• अन्य नाम र ब्रान्डहरू अरूको सम्पत्तिको रूपमा दाबी गर्न सकिन्छ।

पूर्व शर्त

संक्षिप्त नाम QSPI	विवरण क्वाड सीरियल परिधीय इन्टरफेस
RPD/.rpd	कच्चा प्रोग्रामिङ डाटा
SBT	सफ्टवेयर निर्माण उपकरणहरू
SOF/.sof	SRAM वस्तु File
UART	विश्वव्यापी एसिन्क्रोनस रिसीभर/ट्रान्समिटर
UFM	प्रयोगकर्ता फ्लैश मेमोरी

पूर्व शर्त

• यस सन्दर्भ डिजाइनको आवेदनको लागि तपाइँसँग निम्न क्षेत्रहरूमा ज्ञान वा अनुभवको संकेत स्तर आवश्यक छ:
• Nios II प्रणालीहरूको काम गर्ने ज्ञान र तिनीहरूलाई निर्माण गर्न उपकरणहरू। यी प्रणाली र उपकरणहरूमा Quartus® II सफ्टवेयर, Qsys, र Nios II EDS समावेश छ।
• Intel FPGA कन्फिगरेसन विधि र उपकरणहरूको ज्ञान, जस्तै MAX 10 FPGA आन्तरिक कन्फिगरेसन, रिमोट प्रणाली अपग्रेड सुविधा र PFL।

आवश्यकताहरू

• सन्दर्भ डिजाइनको लागि निम्न हार्डवेयर र सफ्टवेयर आवश्यकताहरू छन्:
• MAX 10 FPGA विकास किट
• Quartus II संस्करण 15.0 Nios II EDS संग
• काम गर्ने UART ड्राइभर र इन्टरफेस भएको कम्प्युटर
• कुनै पनि बाइनरी/हेक्साडेसिमल file सम्पादक

सन्दर्भ डिजाइन Files

तालिका १०: डिजाइन Files सन्दर्भ डिजाइनमा समावेश छ

File नाम कारखाना_छवि	विवरण • क्वार्टस II हार्डवेयर डिजाइन file CFM0 मा भण्डारण गर्न। • एप्लिकेसन छवि डाउनलोडमा त्रुटि हुँदा प्रयोग गरिने फलब्याक छवि/फ्याक्ट्री छवि।
app_image_1	• क्वार्टस II हार्डवेयर डिजाइन file CFM1 र CFM2 मा भण्डारण गर्न।(1) • यन्त्रमा लोड गरिएको प्रारम्भिक अनुप्रयोग छवि।

1. दोहोरो कन्फिगरेसन छवि कन्फिगरेसन मोडमा, CFM1 र CFM2 एकल CFM भण्डारणमा जोडिएको छ।

File नाम app_image_2	विवरण क्वार्टस II हार्डवेयर डिजाइन file जसले रिमोट प्रणाली अपग्रेडको बेला app_image_2 लाई प्रतिस्थापन गर्छ।
Remote_system_upgrade.c	Nios II सफ्टवेयर अनुप्रयोग कोड रिमोट अपग्रेड प्रणाली डिजाइनको लागि नियन्त्रकको रूपमा कार्य गर्दै।
रिमोट Terminal.exe	• कार्यान्वयन योग्य file GUI संग। • MAX 10 FPGA विकास किटसँग अन्तरक्रिया गर्न होस्टको टर्मिनलको रूपमा कार्यहरू। • UART मार्फत प्रोग्रामिङ डाटा पठाउँछ। • यस टर्मिनलको स्रोत कोड समावेश गरिएको छ।

तालिका 3: मास्टर Files सन्दर्भ डिजाइनमा समावेश छ

तपाईं यी मास्टर प्रयोग गर्न सक्नुहुन्छ fileडिजाइन कम्पाइल नगरी सन्दर्भ डिजाइनको लागि s files.

File नाम   factory_application1.pof factory_application1.rpd	विवरण क्वार्टस II प्रोग्रामिंग file जसमा फ्याक्ट्री इमेज र एप्लिकेसन इमेज १ समावेश हुन्छ, जसलाई क्रमशः CFM1 र CFM0 र CFM1 मा प्रारम्भिक s मा प्रोग्राम गर्न सकिन्छ।tage.
factory_application2.pof factory_application2.rpd	• क्वार्टस II प्रोग्रामिङ file जसमा फ्याक्ट्री छवि र एप्लिकेसन छवि २ समावेश हुन्छ। • अनुप्रयोग छवि 2 पछि निकालिनेछ रिमोट प्रणाली अपग्रेडको क्रममा अनुप्रयोग छवि 1 प्रतिस्थापन गर्न, तल application_ image_2.rpd नाम दिइएको छ।
application_image_1.rpd	क्वार्टस II कच्चा प्रोग्रामिङ डाटा file जसमा आवेदन छवि १ मात्र समावेश छ।
application_image_2.rpd	क्वार्टस II कच्चा प्रोग्रामिङ डाटा file जसमा एप्लिकेसन छवि २ मात्र समावेश छ।
Nios_application.pof	• प्रोग्रामिङ file जसमा Nios II प्रोसेसर सफ्टवेयर एप्लिकेसन .hex समावेश छ file मात्र। • बाह्य QSPI फ्लैश मा प्रोग्राम गर्न।
pfl.sof	• क्वार्टस II .sof PFL समावेश। • MAX 10 FPGA विकास किटमा QSPI फ्ल्यासमा प्रोग्राम गरिएको।

सन्दर्भ डिजाइन कार्यात्मक विवरण

Nios II Gen2 प्रोसेसर

• सन्दर्भ डिजाइनमा Nios II Gen2 प्रोसेसरसँग निम्न कार्यहरू छन्:
• एउटा बस मास्टर जसले Altera अन-चिप फ्ल्यास आईपी कोरसँग पढ्ने, लेख्ने र मेटाउने सहित सबै इन्टरफेस सञ्चालनहरू ह्यान्डल गर्छ।
• होस्ट कम्प्युटरबाट प्रोग्रामिङ बिट स्ट्रिम प्राप्त गर्न र दोहोरो कन्फिगरेसन IP कोर मार्फत पुन: कन्फिगरेसन ट्रिगर गर्न सफ्टवेयरमा एल्गोरिदम प्रदान गर्दछ।
• तपाईंले प्रोसेसरको रिसेट भेक्टर तदनुसार सेट गर्न आवश्यक छ। यो प्रोसेसरले UFM वा बाह्य QSPI फ्ल्यासबाट सही अनुप्रयोग कोड बुट गरेको सुनिश्चित गर्न हो।
• नोट: यदि Nios II अनुप्रयोग कोड ठूलो छ भने, Intel ले तपाइँलाई बाह्य QSPI फ्लैशमा अनुप्रयोग कोड भण्डारण गर्न सिफारिस गर्दछ। यस सन्दर्भ डिजाइनमा, रिसेट भेक्टरले बाह्य QSPI फ्ल्यासलाई संकेत गरिरहेको छ जहाँ Nios II अनुप्रयोग कोड भण्डार गरिएको छ।

सम्बन्धित जानकारी

• Nios II Gen2 हार्डवेयर विकास ट्यूटोरियल
• Nios II Gen2 प्रोसेसर विकास गर्ने बारे थप जानकारी प्रदान गर्दछ।

अल्टेरा अन-चिप फ्ल्यास आईपी कोर

• Altera अन-चिप फ्ल्यास IP कोरले CFM र UFM मा पढ्न, लेख्न वा मेटाउने कार्य गर्न Nios II प्रोसेसरको लागि इन्टरफेसको रूपमा कार्य गर्दछ। Altera अन-चिप फ्ल्यास IP कोरले तपाईंलाई नयाँ कन्फिगरेसन बिट स्ट्रिमको साथ CFM पहुँच गर्न, मेटाउन र अद्यावधिक गर्न अनुमति दिन्छ। Altera अन-चिप फ्ल्यास IP प्यारामिटर सम्पादकले प्रत्येक मेमोरी क्षेत्रको लागि पूर्वनिर्धारित ठेगाना दायरा देखाउँछ।

सम्बन्धित जानकारी

• अल्टेरा अन-चिप फ्ल्यास आईपी कोर
• Altera On-Chip Flash IP Core बारे थप जानकारी प्रदान गर्दछ।

Altera दोहोरो कन्फिगरेसन आईपी कोर

• तपाईं MAX 10 FPGA उपकरणहरूमा रिमोट प्रणाली अपग्रेड ब्लक पहुँच गर्न Altera दोहोरो कन्फिगरेसन IP कोर प्रयोग गर्न सक्नुहुन्छ। Altera डुअल कन्फिगरेसन IP कोरले तपाईंलाई नयाँ छवि डाउनलोड भएपछि पुन: कन्फिगरेसन ट्रिगर गर्न अनुमति दिन्छ।

सम्बन्धित जानकारी

• Altera दोहोरो कन्फिगरेसन आईपी कोर
• Altera दोहोरो कन्फिगरेसन आईपी कोर बारे थप जानकारी प्रदान गर्दछ

Altera UART आईपी कोर

• UART IP कोरले MAX 10 FPGA मा एम्बेडेड प्रणाली र एक बाह्य उपकरण बीच सिरियल क्यारेक्टर स्ट्रिमहरूको संचारलाई अनुमति दिन्छ। Avalon-MM मास्टरको रूपमा, Nios II प्रोसेसरले UART IP कोरसँग सञ्चार गर्छ, जुन Avalon-MM दास हो। यो संचार पढ्ने र लेख्ने नियन्त्रण र डाटा दर्ताहरू द्वारा गरिन्छ।
• कोरले RS-232 प्रोटोकल समय लागू गर्दछ र निम्न सुविधाहरू प्रदान गर्दछ:
• समायोज्य बाउड दर, समानता, रोक, र डाटा बिट
• वैकल्पिक RTS/CTS प्रवाह नियन्त्रण संकेतहरू

सम्बन्धित जानकारी

• UART कोर
• UART कोर बारे थप जानकारी प्रदान गर्दछ।

जेनेरिक क्वाड SPI कन्ट्रोलर आईपी कोर

• जेनेरिक क्वाड SPI कन्ट्रोलर IP कोरले MAX 10 FPGA, बाह्य फ्ल्यास र अन-बोर्ड QSPI फ्ल्यास बीचको इन्टरफेसको रूपमा कार्य गर्दछ। कोरले QSPI फ्लैशमा पढ्न, लेख्ने र मेटाउने कार्यहरू मार्फत पहुँच प्रदान गर्दछ।
  जब Nios II अनुप्रयोग थप निर्देशनहरूको साथ विस्तार हुन्छ, file हेक्सको आकार file Nios II अनुप्रयोगबाट उत्पन्न ठूलो हुनेछ। निश्चित साइज सीमाभन्दा बाहिर, UFM सँग एप्लिकेसन हेक्स भण्डारण गर्न पर्याप्त ठाउँ हुनेछैन file। यसलाई समाधान गर्न, तपाईंले एप्लिकेसन हेक्स भण्डारण गर्न MAX 10 FPGA विकास किटमा उपलब्ध बाह्य QSPI फ्ल्यास प्रयोग गर्न सक्नुहुन्छ। file.

Nios II EDS सफ्टवेयर अनुप्रयोग डिजाइन

• सन्दर्भ डिजाइनमा Nios II सफ्टवेयर अनुप्रयोग कोड समावेश छ जसले रिमोट अपग्रेड प्रणाली डिजाइनलाई नियन्त्रण गर्दछ। Nios II सफ्टवेयर अनुप्रयोग कोडले विशेष निर्देशनहरू कार्यान्वयन गरेर UART मार्फत होस्ट टर्मिनलमा प्रतिक्रिया दिन्छ।

अनुप्रयोग छविहरू टाढाबाट अद्यावधिक गर्दै

• तपाईंले प्रोग्रामिङ बिट स्ट्रिम प्रसारण गरेपछि file रिमोट टर्मिनल प्रयोग गरेर, Nios II सफ्टवेयर अनुप्रयोग निम्न गर्न डिजाइन गरिएको छ:

1. CFM1 र 2 क्षेत्रलाई असुरक्षित गर्न Altera अन-चिप फ्ल्यास आईपी कोर नियन्त्रण दर्ता सेट गर्नुहोस्।
2. CFM1 र CFM2 मा सेक्टर मेटाउने कार्य गर्नुहोस्। सफ्टवेयरले अल्टेरा अन-चिप फ्ल्यास आईपी कोरको स्थिति दर्तालाई सफलतापूर्वक मेटाउने कार्य पूरा भएको सुनिश्चित गर्न मतदान गर्दछ।
3. stdin बाट एक पटकमा 4 बाइट बिट स्ट्रिम प्राप्त गर्नुहोस्। मानक इनपुट र आउटपुट होस्ट टर्मिनलबाट सीधा डाटा प्राप्त गर्न र यसमा प्रिन्ट आउटपुट प्रयोग गर्न सकिन्छ। मानक इनपुट र आउटपुट विकल्पका प्रकारहरू Nios II Eclipse Build उपकरणमा BSP सम्पादक मार्फत सेट गर्न सकिन्छ।
4. प्रत्येक बाइटको लागि बिट क्रम उल्टाउँछ।
   • नोट: Altera अन-चिप फ्ल्यास आईपी कोरको कन्फिगरेसनको कारणले, डेटाको प्रत्येक बाइटलाई CFM मा लेख्नु अघि उल्टाउनु आवश्यक छ।
5. CFM4 र CFM1 मा एक पटकमा 2 बाइट डाटा लेख्न सुरु गर्नुहोस्। यो प्रक्रिया प्रोग्रामिङ बिट स्ट्रिमको अन्त्य सम्म जारी रहन्छ।
6. सफल लेखन सञ्चालन सुनिश्चित गर्न Altera अन-चिप फ्ल्यास IP को स्थिति दर्ता पोल गर्नुहोस्। प्रसारण पूरा भएको संकेत गर्न सन्देश प्रम्प्ट गर्दछ।
   • नोट: यदि लेखन कार्य असफल भयो भने, टर्मिनलले बिट स्ट्रिम पठाउने प्रक्रियालाई रोक्नेछ र त्रुटि सन्देश उत्पन्न गर्नेछ।
7. कुनै पनि अनावश्यक लेखन सञ्चालन रोक्न CFM1 र CFM2 लाई पुन: सुरक्षित गर्न नियन्त्रण दर्ता सेट गर्दछ।

सम्बन्धित जानकारी

• कन्भर्ट प्रोग्रामिंग मार्फत पीओएफ जेनेरेसन Files मा
• आरपीडी सिर्जना गर्ने बारे जानकारी प्रदान गर्दछ fileकन्वर्ट प्रोग्रामिङको क्रममा s files.

रिमोटली पुन: कन्फिगरेसन ट्रिगर गर्दै

• तपाईंले होस्ट रिमोट टर्मिनलमा ट्रिगर पुन: कन्फिगरेसन अपरेशन चयन गरेपछि, Nios II सफ्टवेयर अनुप्रयोगले निम्न कार्य गर्नेछ:

1. मानक इनपुटबाट आदेश प्राप्त गर्नुहोस्।
2. निम्न दुई लेखन अपरेसनहरूसँग पुन: कन्फिगरेसन सुरु गर्नुहोस्:

• डुअल कन्फिगरेसन आईपी कोरमा ०x०१ को अफसेट ठेगानामा ०x०३ लेख्नुहोस्। यो अपरेसनले भौतिक CONFIG_SEL पिन ओभरराइट गर्छ र छवि 0 लाई अर्को बुट कन्फिगरेसन छविको रूपमा सेट गर्दछ।
• डुअल कन्फिगरेसन आईपी कोरमा 0x01 को अफसेट ठेगानामा 0x00 लेख्नुहोस्। यो अपरेसनले CFM1 र CFM2 मा अनुप्रयोग छविमा पुन: कन्फिगरेसन ट्रिगर गर्दछ

सन्दर्भ डिजाइन वाकथ्रु

प्रोग्रामिङ उत्पन्न गर्दै Files

• तपाईंले निम्न प्रोग्रामिङ उत्पन्न गर्नुपर्छ fileMAX 10 FPGA विकास किटमा रिमोट प्रणाली अपग्रेड प्रयोग गर्न सक्षम हुनु अघि:

QSPI प्रोग्रामिङको लागि:

• sof - प्रयोग सन्दर्भ डिजाइनमा समावेश गरिएको pfl.sof वा तपाईं आफ्नो PFL डिजाइन भएको फरक .sof सिर्जना गर्न छनौट गर्न सक्नुहुन्छ।
• pof - कन्फिगरेसन file .hex बाट उत्पन्न र QSPI फ्ल्यासमा प्रोग्राम गरिएको।
• को लागी रिमोट प्रणाली अपग्रेड:
• pof - कन्फिगरेसन file .sof बाट उत्पन्न र आन्तरिक फ्ल्यासमा प्रोग्राम गरिएको।
• rpd - समावेश छ आन्तरिक फ्ल्यासको लागि डाटा जसमा ICB सेटिङहरू, CFM0, CFM1 र UFM समावेश छन्।
• नक्सा - राख्छ ICB सेटिङहरू, CFM0, CFM1 र UFM को प्रत्येक मेमोरी क्षेत्रको लागि ठेगाना।

उत्पादन गर्दै files QSPI प्रोग्रामिंग को लागी

pof उत्पन्न गर्न file QSPI प्रोग्रामिङको लागि, निम्न चरणहरू प्रदर्शन गर्नुहोस्:

1. Nios II प्रोजेक्ट बनाउनुहोस् र HEX उत्पन्न गर्नुहोस् file.
   • नोट: AN730 सन्दर्भ गर्नुहोस्: Nios II प्रोजेक्ट निर्माण र HEX उत्पन्न गर्ने बारे जानकारीको लागि MAX 10 यन्त्रहरूमा Nios II प्रोसेसर बुटिङ विधिहरू। file.
2. मा File मेनुमा, प्रोग्रामिङ रूपान्तरणमा क्लिक गर्नुहोस् Files.
3. आउटपुट प्रोग्रामिङ अन्तर्गत file, प्रोग्रामर वस्तु चयन गर्नुहोस् File (.pof) प्रोग्रामिङमा file प्रकार सूची।
4. मोड सूचीमा, 1-बिट निष्क्रिय सिरियल चयन गर्नुहोस्।
5. कन्फिगरेसन उपकरण सूचीमा, CFI_512Mb चयन गर्नुहोस्।
6. मा File नाम बक्स, निर्दिष्ट गर्नुहोस् file प्रोग्रामिङको लागि नाम file तपाइँ सिर्जना गर्न चाहानुहुन्छ।
7. इनपुटमा files सूची रूपान्तरण गर्न, विकल्पहरू र SOF डेटा पङ्क्ति हटाउनुहोस्। हेक्स डाटा थप्नुहोस् क्लिक गर्नुहोस् र हेक्स डाटा थप्नुहोस् संवाद बक्स देखा पर्दछ। हेक्स डाटा थप्नुहोस् बाकसमा, निरपेक्ष ठेगाना चयन गर्नुहोस् र हेक्स घुसाउनुहोस् file Nios II EDS Build Tools बाट उत्पन्न।
8. सबै सेटिङहरू सेट गरिसकेपछि, सम्बन्धित प्रोग्रामिङ उत्पन्न गर्न उत्पन्न क्लिक गर्नुहोस् file.

सम्बन्धित जानकारी

AN730: MAX 10 FPGA यन्त्रहरूमा Nios II प्रोसेसर बुटिङ विधिहरू
उत्पादन गर्दै fileरिमोट सिस्टम अपग्रेडको लागि

.pof, .map र .rpd उत्पन्न गर्न fileरिमोट प्रणाली अपग्रेडको लागि, निम्न चरणहरू प्रदर्शन गर्नुहोस्:

1. Factory_image, application_image_1 र application_image_2 लाई रिस्टोर गर्नुहोस्, र सबै तीन डिजाइनहरू कम्पाइल गर्नुहोस्।
2. दुई .pof उत्पन्न गर्नुहोस् fileनिम्न तालिकामा वर्णन गरिएको छ:
   • नोट: कन्भर्ट प्रोग्रामिङ मार्फत .pof जेनेरेसनलाई सन्दर्भ गर्नुहोस् Files.pof उत्पन्न गर्ने चरणहरूको लागि files.
3. कुनै पनि हेक्स सम्पादक प्रयोग गरेर app2.rpd खोल्नुहोस्।
4. हेक्स सम्पादकमा, नक्सालाई सन्दर्भ गरेर सुरु र अन्त्य अफसेटमा आधारित बाइनरी डेटा ब्लक चयन गर्नुहोस्। file। 10M50 यन्त्रको लागि सुरु र अन्त्य अफसेट क्रमशः 0x12000 र 0xB9FFF हो। यो ब्लकलाई नयाँमा प्रतिलिपि गर्नुहोस् file र यसलाई फरक .rpd मा बचत गर्नुहोस् file। यो नयाँ .rpd file आवेदन छवि 2 मात्र समावेश गर्दछ।

कन्भर्ट प्रोग्रामिंग मार्फत पीओएफ जेनेरेसन Files

.sof रूपान्तरण गर्न files to .pof files, यी चरणहरू पालना गर्नुहोस्:

1. मा File मेनुमा, प्रोग्रामिङ रूपान्तरणमा क्लिक गर्नुहोस् Files.
2. आउटपुट प्रोग्रामिङ अन्तर्गत file, प्रोग्रामर वस्तु चयन गर्नुहोस् File (.pof) प्रोग्रामिङमा file प्रकार सूची।
3. मोड सूचीमा, आन्तरिक कन्फिगरेसन चयन गर्नुहोस्।
4. मा File नाम बक्स, निर्दिष्ट गर्नुहोस् file प्रोग्रामिङको लागि नाम file तपाइँ सिर्जना गर्न चाहानुहुन्छ।
5. मेमोरी नक्सा उत्पन्न गर्न File (.map), मेमोरी नक्सा सिर्जना गर्नुहोस् सक्रिय गर्नुहोस् File (स्वत: उत्पादन उत्पादन_fileनक्सा)। नक्साले CFM र UFM को ICB सेटिङको ठेगाना समावेश गर्दछ जुन तपाईंले विकल्प/बुट जानकारी विकल्प मार्फत सेट गर्नुभयो।
6.  कच्चा प्रोग्रामिङ डाटा (.rpd) उत्पन्न गर्न, कन्फिगरेसन डाटा RPD सिर्जना गर्नुहोस् सक्रिय गर्नुहोस् (आउटपुट उत्पन्न गर्नुहोस्_file_auto.rpd)।
   मेमोरी नक्साको सहयोगमा File, तपाईं सजिलैसँग .rpd मा प्रत्येक कार्यात्मक ब्लकको लागि डाटा पहिचान गर्न सक्नुहुन्छ file। तपाईं तेस्रो पक्ष प्रोग्रामिङ उपकरणहरूको लागि फ्ल्यास डाटा पनि निकाल्न सक्नुहुन्छ वा Altera अन-चिप फ्ल्यास आईपी मार्फत कन्फिगरेसन वा प्रयोगकर्ता डेटा अपडेट गर्न सक्नुहुन्छ।
7. .sof इनपुट मार्फत थप्न सकिन्छ files लाई सूची रूपान्तरण गर्न र तपाईले दुई .sof सम्म थप्न सक्नुहुन्छ files.
   • रिमोट प्रणाली अपग्रेड उद्देश्यका लागि, तपाईंले .pof मा मूल पृष्ठ 0 डाटा राख्न सक्नुहुन्छ, र नयाँ .sof सँग पृष्ठ 1 डाटा प्रतिस्थापन गर्न सक्नुहुन्छ। file। यो कार्य गर्न, तपाईंले .pof थप्न आवश्यक छ file पृष्ठ 0 मा, त्यसपछि
     .sof पृष्ठ थप्नुहोस्, त्यसपछि नयाँ .sof थप्नुहोस् file को
8. सबै सेटिङहरू सेट गरिसकेपछि, सम्बन्धित प्रोग्रामिङ उत्पन्न गर्न उत्पन्न क्लिक गर्नुहोस् file.

QSPI कार्यक्रम गर्दै

QSPI फ्ल्यासमा Nios II अनुप्रयोग कोड प्रोग्राम गर्न, निम्न चरणहरू गर्नुहोस्:

1. MAX 10 FPGA विकास किटमा, अन-बोर्ड VTAP (MAX II) यन्त्रलाई बाइपास गर्न MAX10_BYPASSn लाई ० मा स्विच गर्नुहोस्।
2. Intel FPGA डाउनलोड केबल (पहिले USB ब्लास्टर) लाई J मा जडान गर्नुहोस्TAG हेडर।
3. प्रोग्रामर विन्डोमा, हार्डवेयर सेटअपमा क्लिक गर्नुहोस् र USB ब्लास्टर चयन गर्नुहोस्।
4. मोड सूचीमा, J चयन गर्नुहोस्TAG.
5. बायाँ फलकमा स्वत: पत्ता लगाउने बटनमा क्लिक गर्नुहोस्।
6. प्रोग्राम गर्न उपकरण चयन गर्नुहोस्, र थप्नुहोस् क्लिक गर्नुहोस् File.
7. pfl.sof चयन गर्नुहोस्।
8. प्रोग्रामिङ सुरु गर्न सुरु गर्नुहोस् क्लिक गर्नुहोस्।
9. प्रोग्रामिङ सफल भएपछि, बोर्ड बन्द नगरी, बायाँ फलकमा स्वत: पत्ता लगाउनुहोस् बटनमा क्लिक गर्नुहोस्। तपाईंले प्रोग्रामर विन्डोमा QSPI_512Mb फ्ल्यास देख्नुहुनेछ।
10. QSPI उपकरण चयन गर्नुहोस्, र थप्नुहोस् क्लिक गर्नुहोस् File.
11. pof चयन गर्नुहोस् file पहिले .hex बाट उत्पन्न file.
12. QSPI फ्लैश प्रोग्रामिङ सुरु गर्न सुरु गर्नुहोस् क्लिक गर्नुहोस्।

J प्रयोग गरेर प्रारम्भिक छविको साथ FPGA लाई प्रोग्राम गर्दैTAG

तपाईंले एप1.pof लाई FPGA मा डिभाइस प्रारम्भिक छविको रूपमा प्रोग्राम गर्नुपर्छ। FPGA मा app1.pof प्रोग्राम गर्न, निम्न चरणहरू गर्नुहोस्:

1. प्रोग्रामर विन्डोमा, हार्डवेयर सेटअपमा क्लिक गर्नुहोस् र USB ब्लास्टर चयन गर्नुहोस्।
2. मोड सूचीमा, J चयन गर्नुहोस्TAG.
3. बायाँ फलकमा स्वत: पत्ता लगाउने बटनमा क्लिक गर्नुहोस्।
4. प्रोग्राम गर्न उपकरण चयन गर्नुहोस्, र थप्नुहोस् क्लिक गर्नुहोस् File.
5. app1.pof चयन गर्नुहोस्।
6. प्रोग्रामिङ सुरु गर्न सुरु गर्नुहोस् क्लिक गर्नुहोस्।

UART प्रयोग गरी छवि अपडेट गर्दै र पुन: कन्फिगरेसन ट्रिगर गर्दै

तपाईंको MAX10 FPGA विकास किट टाढाबाट कन्फिगर गर्न, निम्न चरणहरू गर्नुहोस्:

1. नोट: तपाईंले सुरु गर्नु अघि, निम्न सुनिश्चित गर्नुहोस्:
   • बोर्डमा CONFIG_SEL पिन ० मा सेट गरिएको छ
   • तपाईको बोर्डको UART पोर्ट तपाईको कम्प्युटरमा जोडिएको छ
   • Remote Terminal.exe खोल्नुहोस् र रिमोट टर्मिनल इन्टरफेस खुल्छ।
2. सेटिङ्हरूमा क्लिक गर्नुहोस् र सिरियल पोर्ट सेटिंग्स विन्डो देखा पर्नेछ।
3. Quartus II UART IP कोरमा चयन गरिएको UART सेटिङहरूसँग मेल खाने रिमोट टर्मिनलको प्यारामिटरहरू सेट गर्नुहोस्। सेटिङ पूरा भएपछि, ठीक क्लिक गर्नुहोस्।
4. विकास किटमा रहेको nCONFIG बटन थिच्नुहोस् वा पाठ पठाउनुहोस् बाकसमा कुञ्जी-इन १ थिच्नुहोस्, र त्यसपछि इन्टर थिच्नुहोस्।
   • सञ्चालन विकल्पको सूची टर्मिनलमा देखा पर्नेछ, जस्तै तल देखाइएको छ:
   • नोट: अपरेशन चयन गर्न, पाठ पठाउनुहोस् बाकसमा नम्बरमा कुञ्जी, र त्यसपछि इन्टर थिच्नुहोस्।
5. एप्लिकेसन छवि 1 को साथ एप्लिकेसन छवि 2 अद्यावधिक गर्न, अपरेशन 2 चयन गर्नुहोस्। तपाईंलाई CFM1 र CFM2 को सुरु र अन्त्य ठेगाना सम्मिलित गर्न प्रेरित गरिनेछ।
   • नोट: नक्सामा देखाइएको ठेगाना file ICB सेटिङहरू, CFM र UFM तर Altera अन-चिप समावेश गर्दछ
   • फ्ल्यास आईपीले CFM र UFM मात्र पहुँच गर्न सक्छ। तसर्थ, नक्सामा देखाइएको ठेगानाको बीचमा ठेगाना अफसेट छ file र Altera अन-चिप फ्ल्यास आईपी प्यारामिटर विन्डो।
6. Altera अन-चिप फ्लैश आईपी प्यारामिटर विन्डो द्वारा निर्दिष्ट ठेगानामा आधारित ठेगानामा कुञ्जी।
   • तपाईंले अन्तिम ठेगाना प्रविष्ट गरेपछि मेटाउन स्वतः सुरु हुनेछ।
7. मेटाउन सफल भएपछि, तपाईंलाई प्रोग्रामिङ .rpd प्रविष्ट गर्न प्रेरित गरिनेछ file आवेदन छवि 2 को लागी।
   • छवि अपलोड गर्न, पठाउनुहोस् क्लिक गर्नुहोस्File बटन, र त्यसपछि आवेदन छवि 2 मात्र समावेश .rpd चयन गर्नुहोस् र खोल्नुहोस् क्लिक गर्नुहोस्।
   • नोट: एप्लिकेसन छवि २ बाहेक, तपाईंले उपकरणमा अद्यावधिक गर्न चाहेको कुनै पनि नयाँ छवि प्रयोग गर्न सक्नुहुन्छ।
   • अद्यावधिक प्रक्रिया सीधा सुरु हुनेछ र तपाईं टर्मिनल मार्फत प्रगति निगरानी गर्न सक्नुहुन्छ। अपरेशन मेनुले Done लाई प्रम्प्ट गर्नेछ र अब तपाइँ अर्को अपरेशन रोज्न सक्नुहुन्छ।
8. पुन: कन्फिगरेसन ट्रिगर गर्न, अपरेशन 4 चयन गर्नुहोस्। तपाईंले यन्त्रमा लोड गरिएको फरक छविलाई संकेत गर्ने LED व्यवहार अवलोकन गर्न सक्नुहुन्छ।

छवि	एलईडी स्थिति (सक्रिय कम)
कारखानाको छवि	01010
अनुप्रयोग छवि १	10101
अनुप्रयोग छवि १	01110

कागजात संशोधन इतिहास

मिति	संस्करण	परिवर्तनहरू
फेब्रुअरी २०२२	2017.02.21	Intel को रूपमा पुन: ब्रान्ड गरिएको।
जुन २०२३	2015.06.15	प्रारम्भिक रिलीज।

कागजातहरू / स्रोतहरू

Intel MAX 10 FPGA यन्त्रहरू UART मा Nios II प्रोसेसरसँग [pdf] प्रयोगकर्ता गाइड MAX 10 FPGA यन्त्रहरू UART मा Nios II प्रोसेसरको साथ, MAX 10 FPGA यन्त्रहरू, Nios II प्रोसेसरको साथ UART ओभर, UART ओभर, Nios II प्रोसेसर UART, Nios II, प्रोसेसर UART

सन्दर्भहरू

• प्रयोगकर्ता पुस्तिका