Nios II ပရိုဆက်ဆာဖြင့် UART ကျော်သည့် intel MAX 10 FPGA စက်ပစ္စည်းများ

ထုတ်ကုန်အချက်အလက်

အကိုးအကားဒီဇိုင်းသည် MAX 10 FPGA စက်များအတွက် Nios II-based စနစ်များတွင် အခြေခံအဝေးထိန်းဖွဲ့စည်းမှုအင်္ဂါရပ်များကို အကောင်အထည်ဖော်ပေးသည့် ရိုးရှင်းသောအပလီကေးရှင်းကို ပံ့ပိုးပေးပါသည်။ MAX 10 FPGA Development Kit တွင်ပါဝင်သော UART interface ကို အဝေးထိန်းဖွဲ့စည်းမှုလုပ်ဆောင်နိုင်စွမ်းကို ပံ့ပိုးပေးရန်အတွက် Altera UART IP core နှင့် တွဲသုံးပါသည်။ MAX10 FPGA စက်များသည် အဝေးထိန်းစနစ် အဆင့်မြှင့်တင်မှု အင်္ဂါရပ်ကို ပိုမိုတိုးတက်ကောင်းမွန်စေသည့် ဖွဲ့စည်းမှုပုံစံပုံနှစ်ပုံအထိ သိမ်းဆည်းထားနိုင်သည့် စွမ်းရည်ကို ပေးဆောင်သည်။

အတိုကောက်များ

အတိုကောက်	ဖော်ပြချက်
Avalon-MM	Avalon Memory-Mapped Configuration Flash မမ်မိုရီ
CFM	ဂရပ်ဖစ်အသုံးပြုသူ အင်တာဖေ့စ်
ICB	Initialization Configuration Bit
MAP/.map	မှတ်ဉာဏ်မြေပုံ File
Nios II EDS	Nios II Embedded Design Suite ပံ့ပိုးမှု
PFL	Parallel Flash Loader IP core
POF/.pof	Programmer Object File
QSPI	Quad အမှတ်စဉ် အရံမျက်နှာပြင်
RPD/.rpd	အကြမ်းပရိုဂရမ်ဒေတာ
SBT	Software Build Tools များ
SOF/.sof	SRAM အရာဝတ္ထု File
လှည်း	Universal asynchronous receiver/transmitter
UFM	အသုံးပြုသူ flash memory

ထုတ်ကုန်အသုံးပြုမှု ညွှန်ကြားချက်များ

လိုအပ်ချက်များ

ဤအကိုးအကားဒီဇိုင်းကို အသုံးချခြင်းသည် သင့်အား အောက်ပါနယ်ပယ်များတွင် ဖော်ပြထားသော အသိပညာအဆင့် သို့မဟုတ် အတွေ့အကြုံရှိရန် လိုအပ်သည်-

လိုအပ်ချက်များ-

အောက်ဖော်ပြပါများသည် ရည်ညွှန်းဒီဇိုင်းအတွက် ဟာ့ဒ်ဝဲနှင့် ဆော့ဖ်ဝဲ လိုအပ်ချက်များဖြစ်သည်-

ရည်ညွှန်းဒီဇိုင်း Files

File နာမည်	ဖော်ပြချက်
စက်ရုံ_ပုံ	နှစ်ထပ်ဖွဲ့စည်းပုံပုံစံ ပုံများဖွဲ့စည်းပုံမုဒ်တွင် CFM1 နှင့် CFM2 တစ်ခုတည်းသော CFM သိုလှောင်မှုသို့ ပေါင်းစပ်ထားသည်။
app_image_1	Quartus II ဟာ့ဒ်ဝဲဒီဇိုင်း file ၎င်းသည် app_image_2 ကိုအစားထိုးသည်။ အဝေးထိန်းစနစ် အဆင့်မြှင့်တင်နေစဉ်။
app_image_2	Nios II software application code သည် controller အဖြစ်ဆောင်ရွက်သည်။ အဝေးထိန်းစနစ် အဆင့်မြှင့်တင်မှု ဒီဇိုင်း။
Remote_system_upgrade.c
factory_application1.pof	Quartus II ပရိုဂရမ်ရေးဆွဲခြင်း။ file စက်ရုံရုပ်ပုံနှင့် ပါဝင်သည်။ အပလီကေးရှင်းပုံ 1 ကို CFM0 နှင့် CFM1 & CFM2 သို့ ပရိုဂရမ်ထည့်သွင်းရန် ကနဦး s တွင်အသီးသီးtage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

အကိုးအကားဒီဇိုင်းသည် MAX 10 FPGA စက်များအတွက် Nios II-based စနစ်များတွင် အခြေခံအဝေးထိန်းဖွဲ့စည်းမှုအင်္ဂါရပ်များကို အကောင်အထည်ဖော်ပေးသည့် ရိုးရှင်းသောအပလီကေးရှင်းကို ပံ့ပိုးပေးပါသည်။ MAX 10 FPGA Development Kit တွင်ပါဝင်သော UART interface ကို အဝေးထိန်းဖွဲ့စည်းမှုလုပ်ဆောင်နိုင်စွမ်းကို ပံ့ပိုးပေးရန်အတွက် Altera UART IP core နှင့် တွဲသုံးပါသည်။

ဆက်စပ်အချက်အလက်

ရည်ညွှန်းဒီဇိုင်း Files

MAX 10 FPGA ကျော်ဖြင့် အဝေးထိန်းစနစ် အဆင့်မြှင့်တင်ခြင်း။view

အဝေးထိန်းစနစ် အဆင့်မြှင့်တင်ခြင်း အင်္ဂါရပ်ဖြင့် FPGA စက်များအတွက် အဆင့်မြှင့်တင်မှုများနှင့် ချွတ်ယွင်းချက်ပြင်ဆင်မှုများကို အဝေးမှ လုပ်ဆောင်နိုင်သည်။ မြှုပ်သွင်းထားသော စနစ်ပတ်ဝန်းကျင်တွင် UART၊ Ethernet နှင့် I2C ကဲ့သို့သော ပရိုတိုကော အမျိုးအစားအမျိုးမျိုးအတွက် ဖန်ဝဲကို မကြာခဏ အပ်ဒိတ်လုပ်ရန် လိုအပ်သည်။ ထည့်သွင်းထားသောစနစ်တွင် FPGA ပါ၀င်သောအခါ၊ ဖာမ်းဝဲလ်မွမ်းမံမှုများတွင် FPGA ရှိ ဟာ့ဒ်ဝဲရုပ်ပုံ၏ အပ်ဒိတ်များ ပါဝင်နိုင်သည်။
MAX10 FPGA စက်များသည် အဝေးထိန်းစနစ် အဆင့်မြှင့်တင်မှု အင်္ဂါရပ်ကို ပိုမိုတိုးတက်ကောင်းမွန်စေသည့် ဖွဲ့စည်းမှုပုံစံပုံနှစ်ပုံအထိ သိမ်းဆည်းထားနိုင်သည့် စွမ်းရည်ကို ပေးဆောင်သည်။ လက်ရှိပုံတွင် အမှားအယွင်းတစ်ခုဖြစ်ပေါ်ပါက ပုံများထဲမှတစ်ခုသည် အရန်သိမ်းထားသောပုံဖြစ်လိမ့်မည်။

အတိုကောက်များ

ဇယား 1- အတိုကောက်များစာရင်း

အတိုကောက်ဖော်ပြချက်
Avalon-MM	Avalon Memory-Mapped
CFM	ဖလက်ရှ်မမ်မိုရီ ဖွဲ့စည်းမှု
GUI	ဂရပ်ဖစ်အသုံးပြုသူ အင်တာဖေ့စ်
ICB	Initialization Configuration Bit
MAP/.map	မှတ်ဉာဏ်မြေပုံ File
Nios II EDS	Nios II Embedded Design Suite ပံ့ပိုးမှု
PFL	Parallel Flash Loader IP core
POF/.pof	Programmer Object File

• Intel ကော်ပိုရေးရှင်း။ မူပိုင်ခွင့်ကိုလက်ဝယ်ထားသည်။ Intel၊ Intel လိုဂို၊ Altera၊ Arria၊ Cyclone၊ Enpirion၊ MAX၊ Nios၊ Quartus နှင့် Stratix စကားလုံးများနှင့် လိုဂိုများသည် Intel ကော်ပိုရေးရှင်း သို့မဟုတ် အမေရိကန်နှင့်/သို့မဟုတ် အခြားနိုင်ငံများရှိ ၎င်း၏လက်အောက်ခံကုမ္ပဏီများ၏ ကုန်အမှတ်တံဆိပ်များဖြစ်သည်။ Intel သည် Intel ၏ စံအာမခံချက်နှင့်အညီ ၎င်း၏ FPGA နှင့် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းထုတ်ကုန်များ၏ စွမ်းဆောင်ရည်ကို လက်ရှိ သတ်မှတ်ချက်များအတိုင်း အာမခံထားသော်လည်း မည်သည့်ထုတ်ကုန်နှင့် ဝန်ဆောင်မှုများကိုမဆို အသိပေးခြင်းမရှိဘဲ အချိန်မရွေး အပြောင်းအလဲပြုလုပ်ပိုင်ခွင့်ကို လက်ဝယ်ရှိပါသည်။ Intel မှ စာဖြင့် အတိအလင်း သဘောတူထားသည့်အတိုင်း ဤနေရာတွင် ဖော်ပြထားသော အချက်အလက်၊ ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုကို အသုံးပြုခြင်း သို့မဟုတ် အသုံးပြုခြင်းမှ ဖြစ်ပေါ်လာသော တာဝန် သို့မဟုတ် တာဝန်ခံမှု မရှိဟု ယူဆပါသည်။ Intel သုံးစွဲသူများသည် ထုတ်ဝေထားသော အချက်အလက်များနှင့် ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုများအတွက် အမှာစာမတင်မီ နောက်ဆုံးဗားရှင်းကို ရယူရန် အကြံပြုအပ်ပါသည်။
• အခြားအမည်များနှင့် အမှတ်တံဆိပ်များကို အခြားသူများ၏ ပိုင်ဆိုင်မှုအဖြစ် တောင်းဆိုနိုင်ပါသည်။

လိုအပ်ချက်များ

အတိုကောက် QSPI	ဖော်ပြချက် Quad အမှတ်စဉ် အရံမျက်နှာပြင်
RPD/.rpd	အကြမ်းပရိုဂရမ်ဒေတာ
SBT	Software Build Tools များ
SOF/.sof	SRAM အရာဝတ္ထု File
UART	Universal asynchronous receiver/transmitter
UFM	အသုံးပြုသူ flash memory

လိုအပ်ချက်များ

• ဤအကိုးအကားဒီဇိုင်းကို အသုံးချခြင်းသည် သင့်အား အောက်ပါနယ်ပယ်များတွင် ဖော်ပြထားသော အသိပညာအဆင့် သို့မဟုတ် အတွေ့အကြုံရှိရန် လိုအပ်သည်-
• Nios II စနစ်များနှင့် ၎င်းတို့ကို တည်ဆောက်ရန် ကိရိယာများဆိုင်ရာ အသိပညာများ။ ဤစနစ်များနှင့် ကိရိယာများတွင် Quartus® II ဆော့ဖ်ဝဲ၊ Qsys နှင့် Nios II EDS တို့ ပါဝင်သည်။
• MAX 10 FPGA အတွင်းပိုင်းဖွဲ့စည်းပုံစနစ်၊ အဝေးထိန်းစနစ် အဆင့်မြှင့်တင်ခြင်း အင်္ဂါရပ်နှင့် PFL ကဲ့သို့သော Intel FPGA ဖွဲ့စည်းမှုဆိုင်ရာ နည်းစနစ်များနှင့် ကိရိယာများအကြောင်း အသိပညာ။

လိုအပ်ချက်များ

• အောက်ဖော်ပြပါများသည် ရည်ညွှန်းဒီဇိုင်းအတွက် ဟာ့ဒ်ဝဲနှင့် ဆော့ဖ်ဝဲ လိုအပ်ချက်များဖြစ်သည်-
• MAX 10 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာအစုံ
• Nios II EDS ဖြင့် Quartus II ဗားရှင်း 15.0
• အလုပ်လုပ်သော UART ဒရိုက်ဘာနှင့် အင်တာဖေ့စ်ပါရှိသော ကွန်ပျူတာ
• ဒွိ/ခြောက်ဂဏန်း မှန်သမျှ file အယ်ဒီတာ

ရည်ညွှန်းဒီဇိုင်း Files

ဇယား 2- ဒီဇိုင်း FileReference Design တွင် ပါဝင်ပါသည်။

File နာမည် စက်ရုံ_ပုံ	ဖော်ပြချက် • Quartus II ဟာ့ဒ်ဝဲဒီဇိုင်း file CFM0 တွင် သိမ်းဆည်းရန်။ • အပလီကေးရှင်းရုပ်ပုံဒေါင်းလုဒ်တွင် အမှားအယွင်းဖြစ်သွားသောအခါတွင် အသုံးပြုရမည့် နောက်ခံပုံ/စက်ရုံရုပ်ပုံ။
app_image_1	• Quartus II ဟာ့ဒ်ဝဲဒီဇိုင်း file CFM1 နှင့် CFM2 တွင် သိမ်းဆည်းရန်။(၁) • စက်တွင်တင်ထားသော ကနဦးအပလီကေးရှင်းပုံ။

1. နှစ်ထပ်ဖွဲ့စည်းမှုပုံများ ဖွဲ့စည်းမှုပုံစံတွင်၊ CFM1 နှင့် CFM2 တို့ကို CFM သိုလှောင်မှုတစ်ခုတည်းသို့ ပေါင်းစပ်ထားသည်။

File နာမည် app_image_2	ဖော်ပြချက် Quartus II ဟာ့ဒ်ဝဲဒီဇိုင်း file အဝေးထိန်းစနစ် အဆင့်မြှင့်တင်မှုအတွင်း app_image_2 ကို အစားထိုးသည်။
Remote_system_ upgrade.c	Nios II ဆော့ဖ်ဝဲလ်အပလီကေးရှင်းကုဒ်သည် အဝေးထိန်းအဆင့်မြှင့်တင်မှုစနစ်ဒီဇိုင်းအတွက် ထိန်းချုပ်သူအဖြစ် ဆောင်ရွက်သည်။
အဝေးထိန်း Terminal.exe	• အကောင်ထည်ဖော်ပါ။ file GUI ဖြင့် • MAX 10 FPGA develop-ment kit နှင့် အပြန်အလှန်တုံ့ပြန်ရန် host အတွက် terminal အဖြစ် လုပ်ဆောင်ချက်များ။ • UART မှတဆင့် ပရိုဂရမ်ဒေတာကို ပေးပို့သည်။ • ဤ terminal အတွက် အရင်းအမြစ်ကုဒ် ပါဝင်ပါသည်။

ဇယား 3: ဆရာကြီး FileReference Design တွင် ပါဝင်ပါသည်။

ဤမာစတာကိုသုံးနိုင်သည်။ files သည် ဒီဇိုင်းကို မပြုစုဘဲ အကိုးအကား ဒီဇိုင်းအတွက် files.

File နာမည်   factory_application1.pof factory_application1.rpd	ဖော်ပြချက် Quartus II ပရိုဂရမ်ရေးဆွဲခြင်း။ file ကနဦး s တွင် CFM1 နှင့် CFM0 နှင့် CFM1 အသီးသီးတွင် အစီအစဉ်ချမည့် စက်ရုံပုံနှင့် လျှောက်လွှာပုံ 2 ပါ၀င်သည်tage.
factory_application2.pof factory_application2.rpd	• Quartus II ပရိုဂရမ်ရေးဆွဲခြင်း။ file စက်ရုံရုပ်ပုံနှင့် အပလီကေးရှင်းပုံ ၂ ပုံတို့ ပါဝင်သည်။ • အောက်ဖော်ပြပါ application_ image_2.rpd ဟု အမည်ပေးထားသည့် အဝေးထိန်းစနစ် အဆင့်မြှင့်တင်မှုအတွင်း အက်ပ်ပုံ 1 ကို အစားထိုးရန်အတွက် အက်ပ်ပုံ 2 ကို နောက်ပိုင်းတွင် ထုတ်ယူပါမည်။
application_image_1.rpd	Quartus II အကြမ်းပရိုဂရမ်ဒေတာ file အပလီကေးရှင်းပုံ 1 သာပါရှိသည်။
application_image_2.rpd	Quartus II အကြမ်းပရိုဂရမ်ဒေတာ file အပလီကေးရှင်းပုံ 2 သာပါရှိသည်။
Nios_application.pof	• Programming file Nios II ပရိုဆက်ဆာ ဆော့ဖ်ဝဲလ် application-tion .hex ပါ၀င်သည်။ file သာလျှင်။ • ပြင်ပ QSPI ဖလက်ရှ်သို့ ပရိုဂရမ်ထည့်သွင်းရန်။
pfl.sof	• Quartus II .sof PFL ပါဝင်ပါတယ်။ • MAX 10 FPGA Development kit တွင် QSPI flash တွင် ပရိုဂရမ်ထည့်သွင်းထားသည်။

ဒီဇိုင်းအကိုးအကား Functional Description

Nios II Gen2 ပရိုဆက်ဆာ

• ရည်ညွှန်းဒီဇိုင်းတွင် Nios II Gen2 ပရိုဆက်ဆာသည် အောက်ပါလုပ်ဆောင်ချက်များ ပါရှိသည်။
• ဖတ်ရန်၊ ရေးသားခြင်းနှင့် ဖျက်ခြင်းအပါအဝင် Altera On-Chip Flash IP core ဖြင့် အင်တာဖေ့စ်လုပ်ဆောင်မှုများအားလုံးကို ကိုင်တွယ်လုပ်ဆောင်သည့် ဘတ်စ်ကားမာစတာ။
• host computer တစ်ခုမှ ပရိုဂရမ်းမင်းဘစ်စီးကြောင်းကို လက်ခံရရှိရန်နှင့် Dual Configuration IP core မှတစ်ဆင့် ပြန်လည်ဖွဲ့စည်းမှုကို အစပျိုးရန် ဆော့ဖ်ဝဲလ်တွင် အယ်လဂိုရီသမ်တစ်ခု ပေးသည်။
• processor ၏ reset vector ကို လိုက်လျောညီထွေဖြစ်စေရန် လိုအပ်သည်။ ၎င်းသည် ပရိုဆက်ဆာသည် UFM သို့မဟုတ် ပြင်ပ QSPI ဖလက်ရှ်မှ မှန်ကန်သော အပလီကေးရှင်းကုဒ်ကို စတင်စစ်ဆေးရန်ဖြစ်သည်။
• မှတ်ချက် - Nios II အပလီကေးရှင်းကုဒ်သည် ကြီးမားပါက၊ Intel မှ သင့်အား ပြင်ပ QSPI flash တွင် အပလီကေးရှင်းကုဒ်ကို သိမ်းဆည်းရန် အကြံပြုထားသည်။ ဤအကိုးအကားဒီဇိုင်းတွင်၊ ပြန်လည်သတ်မှတ်သည့် vector သည် Nios II အပလီကေးရှင်းကုဒ်ကို သိမ်းဆည်းထားသည့် ပြင်ပ QSPI flash ကို ညွှန်ပြနေသည်။

ဆက်စပ်အချက်အလက်

• Nios II Gen2 ဟာ့ဒ်ဝဲဖွံ့ဖြိုးတိုးတက်ရေးကျူတိုရီရယ်
• Nios II Gen2 ပရိုဆက်ဆာကို တီထွင်ခြင်းအကြောင်း နောက်ထပ်အချက်အလက်များကို ပေးသည်။

Altera On-Chip Flash IP Core

• Altera On-Chip Flash IP core သည် CFM နှင့် UFM အတွက် ဖတ်ရန်၊ စာရေးရန် သို့မဟုတ် ဖျက်ရန် လုပ်ဆောင်ချက်ပြုလုပ်ရန် Nios II ပရိုဆက်ဆာအတွက် အင်တာဖေ့စ်တစ်ခုအဖြစ် လုပ်ဆောင်သည်။ Altera On-Chip Flash IP core သည် သင့်အား CFM ကို ဖွဲ့စည်းမှုဘစ်စီးကြောင်းအသစ်ဖြင့် ဝင်ရောက်၊ ဖျက်ရန်နှင့် အပ်ဒိတ်လုပ်ရန် ခွင့်ပြုပေးပါသည်။ Altera On-Chip Flash IP ကန့်သတ်ချက်တည်းဖြတ်သူသည် မမ်မိုရီကဏ္ဍတစ်ခုစီအတွက် ကြိုတင်သတ်မှတ်ထားသော လိပ်စာအပိုင်းအခြားကို ပြသသည်။

ဆက်စပ်အချက်အလက်

• Altera On-Chip Flash IP Core
• Altera On-Chip Flash IP Core အကြောင်း နောက်ထပ် အချက်အလက် ပေးသည်။

Altera Dual Configuration IP Core

• MAX 10 FPGA စက်များတွင် အဝေးထိန်းစနစ် အဆင့်မြှင့်တင်မှု ဘလောက်ကို ဝင်ရောက်ရန် Altera Dual Configuration IP core ကို အသုံးပြုနိုင်သည်။ ပုံအသစ်ကို ဒေါင်းလုဒ်လုပ်ပြီးသည်နှင့် Altera Dual Configuration IP core သည် သင့်အား ပြန်လည်ဖွဲ့စည်းမှုကို စတင်ခွင့်ပြုသည်။

ဆက်စပ်အချက်အလက်

• Altera Dual Configuration IP Core
• Altera Dual Configuration IP Core အကြောင်း နောက်ထပ်အချက်အလက်များကို ပေးပါသည်။

Altera UART IP Core

• UART IP core သည် MAX 10 FPGA တွင် ထည့်သွင်းထားသော စနစ်နှင့် ပြင်ပစက်ပစ္စည်းကြားတွင် အမှတ်စဉ်ဇာတ်ကောင်စီးကြောင်းများ ဆက်သွယ်မှုကို ခွင့်ပြုသည်။ Avalon-MM မာစတာအနေဖြင့် Nios II ပရိုဆက်ဆာသည် Avalon-MM slave ဖြစ်သည့် UART IP core နှင့် ဆက်သွယ်သည်။ ဤဆက်သွယ်ရေးကို စာဖတ်ခြင်းနှင့် စာရေးခြင်း ထိန်းချုပ်ခြင်းနှင့် ဒေတာစာရင်းသွင်းခြင်းများ ပြုလုပ်သည်။
• core သည် RS-232 ပရိုတိုကော အချိန်ကိုက်ခြင်းကို လုပ်ဆောင်ပြီး အောက်ပါအင်္ဂါရပ်များကို ပံ့ပိုးပေးသည်-
• ချိန်ညှိနိုင်သော baud နှုန်း၊ တူညီမှု၊ ရပ်တန့်မှုနှင့် ဒေတာဘစ်များ
• ရွေးချယ်နိုင်သော RTS/CTS စီးဆင်းမှု ထိန်းချုပ်မှု အချက်ပြမှုများ

ဆက်စပ်အချက်အလက်

• UART Core
• UART Core အကြောင်း နောက်ထပ် အချက်အလက် ပေးသည်။

ယေဘူယျ Quad SPI Controller IP Core

• ယေဘူယျ Quad SPI Controller IP core သည် MAX 10 FPGA၊ ပြင်ပဖလက်ရှ်နှင့် ဘုတ်ပေါ်ရှိ QSPI ဖလက်ရှ်တို့ကြား ချိတ်ဆက်မှုအဖြစ် လုပ်ဆောင်သည်။ core သည် QSPI flash ကို ဝင်ရောက်ဖတ်ရှုခြင်း၊ စာရေးခြင်းနှင့် ဖျက်ခြင်း လုပ်ဆောင်ချက်များကို ပံ့ပိုးပေးသည်။
  Nios II အပလီကေးရှင်းသည် ပိုမိုညွှန်ကြားချက်များဖြင့် ချဲ့ထွင်သောအခါ၊ file hex ၏အရွယ်အစား file Nios II အပလီကေးရှင်းမှ ထုတ်ပေးသည့်အရာသည် ပိုမိုကြီးမားလာမည်ဖြစ်သည်။ သတ်မှတ်ထားသောအရွယ်အစားကန့်သတ်ချက်ထက်ကျော်လွန်ပါက UFM သည် အပလီကေးရှင်း hex ကိုသိမ်းဆည်းရန် နေရာအလုံအလောက်ရှိမည်မဟုတ်ပါ။ file. ၎င်းကိုဖြေရှင်းရန်၊ သင်သည် MAX 10 FPGA Development kit တွင်ရနိုင်သော ပြင်ပ QSPI flash ကိုသုံး၍ အပလီကေးရှင်း hex ကိုသိမ်းဆည်းရန် file.

Nios II EDS Software Application Design

• ရည်ညွှန်းဒီဇိုင်းတွင် အဝေးထိန်းအဆင့်မြှင့်တင်မှုစနစ်ဒီဇိုင်းကို ထိန်းချုပ်သည့် Nios II ဆော့ဖ်ဝဲလ်အက်ပ်ကုဒ် ပါဝင်သည်။ Nios II ဆော့ဖ်ဝဲလ်အပလီကေးရှင်းကုဒ်သည် တိကျသောညွှန်ကြားချက်များကိုလုပ်ဆောင်ခြင်းဖြင့် UART မှတစ်ဆင့် host terminal သို့တုံ့ပြန်သည်။

အပလီကေးရှင်းပုံများကို အဝေးမှ အပ်ဒိတ်လုပ်ခြင်း။

• ပရိုဂရမ်းမင်းဘစ်စီးကြောင်းကို သင်ထုတ်လွှင့်ပြီးနောက် file Remote Terminal ကိုအသုံးပြု၍ Nios II ဆော့ဖ်ဝဲအပလီကေးရှင်းကို အောက်ပါအတိုင်းလုပ်ဆောင်ရန် ဒီဇိုင်းထုတ်ထားသည်။

1. CFM1 နှင့် 2 ကဏ္ဍကို ကာကွယ်ခြင်းမှ ရပ်စဲရန် Altera On-Chip Flash IP core Control Register ကို သတ်မှတ်ပါ။
2. CFM1 နှင့် CFM2 တွင် ကဏ္ဍဖျက်ခြင်းလုပ်ဆောင်ချက်ကို လုပ်ဆောင်ပါ။ ဆော့ဖ်ဝဲသည် အောင်မြင်စွာ ဖျက်ခြင်းပြီးမြောက်ကြောင်း သေချာစေရန် Altera On-Chip Flash IP core ၏ status register ကို စစ်တမ်းကောက်ယူသည်။
3. stdin မှ တစ်ကြိမ်လျှင် bit stream 4 bytes ကိုရယူပါ။ လက်ခံသူ terminal မှ ဒေတာကို တိုက်ရိုက်လက်ခံရန်နှင့် ၎င်းတွင် print output ကို ရယူရန် Standard input နှင့် output ကို အသုံးပြုနိုင်သည်။ Nios II Eclipse Build tool ရှိ BSP Editor မှတစ်ဆင့် ပုံမှန်ထည့်သွင်းမှုနှင့် အထွက်ရွေးချယ်မှု အမျိုးအစားများကို သတ်မှတ်နိုင်ပါသည်။
4. byte တစ်ခုစီအတွက် ဘစ်အစဉ်ကို ပြောင်းပြန်လှန်သည်။
   • မှတ်ချက် - Altera On-Chip Flash IP Core ၏ဖွဲ့စည်းပုံကြောင့်၊ CFM သို့မရေးမီ ဒေတာဘိုက်တိုင်းကို ပြောင်းပြန်လှန်ရန် လိုအပ်သည်။
5. CFM4 နှင့် CFM1 သို့ တစ်ကြိမ်တွင် ဒေတာ 2 bytes ရေးရန် စတင်ပါ။ ဤလုပ်ငန်းစဉ်သည် ပရိုဂရမ်းမင်းဘစ်စီးကြောင်း ပြီးဆုံးသည်အထိ ဆက်လက်လုပ်ဆောင်ပါသည်။
6. အောင်မြင်စွာရေးသားခြင်းလုပ်ဆောင်မှုကိုသေချာစေရန် Altera On-Chip Flash IP ၏ status register ကို စစ်တမ်းကောက်ယူပါ။ ထုတ်လွှင့်မှု ပြီးမြောက်ကြောင်း ညွှန်ပြရန် မက်ဆေ့ခ်ျကို နှိုးဆော်သည်။
   • မှတ်ချက် - ရေးရန် လုပ်ဆောင်ချက် မအောင်မြင်ပါက၊ terminal သည် bit stream ပေးပို့ခြင်း လုပ်ငန်းစဉ်ကို ရပ်တန့်ပြီး error message ထုတ်ပေးမည်ဖြစ်ပါသည်။
7. CFM1 နှင့် CFM2 ကို ပြန်လည်ကာကွယ်ရန် ထိန်းချုပ်ရေးမှတ်ပုံတင်ခြင်းအား သတ်မှတ်ပေးသည် ။

ဆက်စပ်အချက်အလက်

• Convert Programming မှတဆင့် pof မျိုးဆက် Files on
• rpd ဖန်တီးခြင်းဆိုင်ရာ အချက်အလက်ကို ပေးသည်။ fileconvert programming တွင် s files.

Reconfiguration ကို အဝေးမှ ထွက်လာပါတယ်။

• host Remote Terminal တွင် အစပျိုးပုံစံပြန်လည်ပြင်ဆင်ခြင်းလုပ်ငန်းကို သင်ရွေးချယ်ပြီးနောက်၊ Nios II ဆော့ဖ်ဝဲအပလီကေးရှင်းသည် အောက်ပါတို့ကို လုပ်ဆောင်လိမ့်မည်-

1. စံထည့်သွင်းမှုမှ အမိန့်ကို လက်ခံပါ။
2. အောက်ဖော်ပြပါ လုပ်ဆောင်ချက်နှစ်ခုဖြင့် ပြန်လည်ပြင်ဆင်ခြင်းကို စတင်ပါ။

• Dual Configuration IP core ရှိ 0x03 ၏ offset address သို့ 0x01 ကိုရေးပါ။ ဤလုပ်ဆောင်ချက်သည် ရုပ်ပိုင်းဆိုင်ရာ CONFIG_SEL ပင်နံပါတ်ကို ထပ်ရေးပြီး Image 1 ကို နောက်ဖွင့်စနစ်ပုံစံပုံအဖြစ် သတ်မှတ်သည်။
• Dual Configuration IP core ရှိ 0x01 ၏ အော့ဖ်ဆက်လိပ်စာသို့ 0x00 ကိုရေးပါ။ ဤလုပ်ဆောင်ချက်သည် CFM1 နှင့် CFM2 ရှိ အပလီကေးရှင်းပုံသို့ ပြန်လည်ဖွဲ့စည်းမှုကို အစပျိုးစေသည်။

အကိုးအကား Design Walkthrough

ပရိုဂရမ်ထုတ်လုပ်ခြင်း။ Files

• အောက်ပါ programming ကိုသင်ဖန်တီးရန်လိုအပ်သည်။ files MAX 10 FPGA Development kit တွင် အဝေးထိန်းစနစ် အဆင့်မြှင့်တင်မှုကို အသုံးမပြုမီ-

QSPI Programming အတွက်

• sof-အသုံးပြုပါ။ ရည်ညွှန်းဒီဇိုင်းတွင်ပါဝင်သော pfl.sof သို့မဟုတ် သင့်ကိုယ်ပိုင် PFL ဒီဇိုင်းပါရှိသော မတူညီသောတစ်ခုကို ဖန်တီးရန် သင်ရွေးချယ်နိုင်သည်။
• pof—ဖွဲ့စည်းပုံ file .hex မှထုတ်ပေးပြီး QSPI flash တွင် ပရိုဂရမ်ထည့်သွင်းထားသည်။
• အဘို့ အဝေးထိန်းစနစ် အဆင့်မြှင့်တင်ခြင်း-
• pof—ဖွဲ့စည်းပုံ file .sof မှ ထုတ်လုပ်ပြီး internal flash တွင် ပရိုဂရမ်ထည့်သွင်းထားသည်။
• rpd—ပါရှိသည်။ ICB ဆက်တင်များ၊ CFM0၊ CFM1 နှင့် UFM ပါ၀င်သည့် အတွင်းဖလက်ရ်ှအတွက် ဒေတာ။
• မြေပုံ-ကိုင်ဆောင်ထားသည်။ ICB ဆက်တင်များ၊ CFM0၊ CFM1 နှင့် UFM ၏ မှတ်ဉာဏ်ကဏ္ဍတစ်ခုစီအတွက် လိပ်စာ။

ထုတ်ပေးခြင်း။ fileQSPI Programming အတွက် s

.pof ကိုထုတ်လုပ်ရန် file QSPI ပရိုဂရမ်အတွက်၊ အောက်ပါအဆင့်များကို လုပ်ဆောင်ပါ။

1. Nios II ပရောဂျက်ကိုတည်ဆောက်ပြီး HEX ကိုထုတ်လုပ်ပါ။ file.
   • မှတ်ချက် - Nios II ပရောဂျက်ကိုတည်ဆောက်ခြင်းနှင့် HEX ထုတ်ပေးခြင်းဆိုင်ရာ အချက်အလက်များအတွက် AN730- Nios II ပရိုဆက်ဆာ Booting Methods MAX 10 စက်များတွင် ဖတ်ရှုပါ။ file.
2. ဂရန် File မီနူးတွင် Convert Programming ကိုနှိပ်ပါ။ Files.
3. Output programming အောက်မှာ fileProgrammer Object ကို ရွေးပါ။ File Programming တွင် (.pof) file စာရင်းရိုက်ပါ။
4. မုဒ်စာရင်းတွင် 1-bit Passive Serial ကို ရွေးပါ။
5. Configuration device list တွင် CFI_512Mb ကို ရွေးပါ။
6. ၌ File name box မှာ သတ်မှတ်ပေးပါ။ file ပရိုဂရမ်အမည် file သင်ဖန်တီးလိုသည်။
7. Input ထဲမှာ fileစာရင်းပြောင်းရန်၊ ရွေးချယ်မှုများနှင့် SOF ဒေတာအတန်းကို ဖယ်ရှားပါ။ Add Hex Data ကို နှိပ်ပြီး Add Hex Data Dialog Box ပေါ်လာပါမယ်။ Add Hex Data အကွက်တွင်၊ Absolute addressing ကိုရွေးချယ်ပြီး .hex ကိုထည့်ပါ။ file Nios II EDS Build Tools မှထုတ်လုပ်သည်။
8. ဆက်တင်များအားလုံးကို သတ်မှတ်ပြီးနောက်၊ ဆက်စပ်ပရိုဂရမ်များကို ထုတ်လုပ်ရန် Generate ကိုနှိပ်ပါ။ file.

ဆက်စပ်အချက်အလက်

AN730- MAX 10 FPGA စက်များတွင် Nios II ပရိုဆက်ဆာ စတင်ခြင်းနည်းလမ်းများ
ထုတ်ပေးခြင်း။ fileRemote System Upgrade အတွက် s

.pof၊ .map နှင့် .rpd ကို ထုတ်လုပ်ရန် files အဝေးထိန်းစနစ် အဆင့်မြှင့်တင်မှုအတွက်၊ အောက်ပါအဆင့်များကို လုပ်ဆောင်ပါ။

1. Factory_image၊ application_image_1 နှင့် application_image_2 ကို ပြန်ယူကာ ဒီဇိုင်းသုံးခုလုံးကို စုစည်းပါ။
2. .pof နှစ်ခုကို ဖန်တီးပါ။ files ကို အောက်ပါဇယားတွင် ဖော်ပြထားပါသည်။
   • မှတ်ချက် - Convert Programming အားဖြင့် .pof မျိုးဆက်ကို ကိုးကားပါ။ File.pof ထုတ်ပေးသည့် အဆင့်များအတွက် s files.
3. hex editor တစ်ခုခုကို အသုံးပြု၍ app2.rpd ကိုဖွင့်ပါ။
4. hex တည်းဖြတ်မှုတွင်၊ .map ကိုရည်ညွှန်းခြင်းဖြင့် အစနှင့်အဆုံး offset ကိုအခြေခံ၍ binary data block ကိုရွေးချယ်ပါ။ file. 10M50 စက်အတွက် အစနှင့်အဆုံး အော့ဖ်ဆက်သည် 0x12000 နှင့် 0xB9FFF အသီးသီးဖြစ်သည်။ ဤဘလောက်ကို အသစ်တစ်ခုသို့ ကူးယူပါ။ file ၎င်းကို မတူညီသော .rpd ဖြင့် သိမ်းဆည်းပါ။ file. ဒါက .rpd အသစ်ပါ။ file အပလီကေးရှင်းပုံ 2 သာပါရှိသည်။

Convert Programming မှတဆင့် pof မျိုးဆက် Files

.sof အဖြစ်ပြောင်းရန် files မှ .pof files၊ ဤအဆင့်များကို လိုက်နာပါ-

1. ဂရန် File မီနူးတွင် Convert Programming ကိုနှိပ်ပါ။ Files.
2. Output programming အောက်မှာ fileProgrammer Object ကို ရွေးပါ။ File Programming တွင် (.pof) file စာရင်းရိုက်ပါ။
3. မုဒ်စာရင်းတွင်၊ Internal Configuration ကိုရွေးချယ်ပါ။
4. ၌ File name box မှာ သတ်မှတ်ပေးပါ။ file ပရိုဂရမ်အမည် file သင်ဖန်တီးလိုသည်။
5. Memory Map တစ်ခု ဖန်တီးရန် File (.map)၊ Create Memory Map ကိုဖွင့်ပါ။ File (အလိုအလျောက်ထုတ်ပေးသည်_file.map). .map တွင် သင် Option/Boot Info ရွေးချယ်မှုမှတစ်ဆင့် သင်သတ်မှတ်ထားသည့် ICB ဆက်တင်ဖြင့် CFM နှင့် UFM ၏လိပ်စာပါရှိသည်။
6.  Raw Programming Data (.rpd) ကို ဖန်တီးရန် Create config data RPD ကိုဖွင့်ပါ (Generate output_file_auto.rpd)။
   Memory Map ၏အကူအညီဖြင့် File.rpd တွင် လုပ်ဆောင်နိုင်သော ဘလောက်တစ်ခုစီအတွက် ဒေတာကို အလွယ်တကူ ခွဲခြားနိုင်သည်။ file. ပြင်ပပရိုဂရမ်းမင်းကိရိယာများအတွက် ဖလက်ရှ်ဒေတာကို ထုတ်ယူနိုင်သည် သို့မဟုတ် Altera On-Chip Flash IP မှတစ်ဆင့် ဖွဲ့စည်းမှု သို့မဟုတ် အသုံးပြုသူဒေတာကို အပ်ဒိတ်လုပ်နိုင်သည်။
7. .sof ကို Input မှတဆင့်ထည့်နိုင်သည်။ files ကို convert list လုပ်ပြီး .sof နှစ်ခုအထိ ထည့်နိုင်ပါတယ်။ files.
   • အဝေးထိန်းစနစ် အဆင့်မြှင့်ခြင်းရည်ရွယ်ချက်များအတွက် သင်သည် .pof တွင် မူရင်းစာမျက်နှာ 0 ဒေတာကို ထိန်းသိမ်းနိုင်ပြီး စာမျက်နှာ 1 ဒေတာကို .sof အသစ်ဖြင့် အစားထိုးနိုင်သည်။ file. ၎င်းကိုလုပ်ဆောင်ရန် .pof ကိုထည့်ရန်လိုအပ်သည်။ file စာမျက်နှာ 0 တွင်၊ ထို့နောက်
     .sof စာမျက်နှာကိုထည့်ပါ၊ ထို့နောက် .sof အသစ်ကိုထည့်ပါ။ file ရန်
8. ဆက်တင်များအားလုံးကို သတ်မှတ်ပြီးနောက်၊ ဆက်စပ်ပရိုဂရမ်များကို ထုတ်လုပ်ရန် Generate ကိုနှိပ်ပါ။ file.

QSPI ပရိုဂရမ်ရေးဆွဲခြင်း။

Nios II အပလီကေးရှင်းကုဒ်ကို QSPI flash တွင် အစီအစဉ်ဆွဲရန် အောက်ပါအဆင့်များကို လုပ်ဆောင်ပါ။

1. MAX 10 FPGA Development Kit တွင်၊ လေယာဉ်ပေါ်ရှိ VTAP (MAX II) စက်ပစ္စည်းကို ကျော်ဖြတ်ရန် MAX10_BYPASSn ကို 0 သို့ ပြောင်းပါ။
2. Intel FPGA ဒေါင်းလုဒ်ကြိုး (ယခင် USB Blaster) ကို J နှင့် ချိတ်ဆက်ပါ။TAG ခေါင်းစီး။
3. ပရိုဂရမ်မာဝင်းဒိုးတွင်၊ Hardware Setup ကိုနှိပ်ပြီး USB Blaster ကိုရွေးချယ်ပါ။
4. မုဒ်စာရင်းတွင် J ကိုရွေးချယ်ပါ။TAG.
5. ဘယ်ဘက်ခြမ်းရှိ Auto Detect ခလုတ်ကို နှိပ်ပါ။
6. ပရိုဂရမ်ပြုလုပ်မည့် စက်ပစ္စည်းကို ရွေးချယ်ပြီး Add ကိုနှိပ်ပါ။ File.
7. pfl.sof ကို ရွေးပါ။
8. ပရိုဂရမ်းမင်းစတင်ရန် Start ကိုနှိပ်ပါ။
9. ပရိုဂရမ်ရေးဆွဲခြင်း အောင်မြင်ပြီးနောက်၊ ဘုတ်အဖွဲ့ကို မပိတ်ဘဲ၊ ဘယ်ဘက်အကန့်ရှိ Auto Detect ခလုတ်ကို ထပ်မံနှိပ်ပါ။ ပရိုဂရမ်မာဝင်းဒိုးတွင် QSPI_512Mb flash ပေါ်လာသည်ကို သင်တွေ့ရပါမည်။
10. QSPI စက်ပစ္စည်းကို ရွေးချယ်ပြီး Add ကိုနှိပ်ပါ။ File.
11. .pof ကို ရွေးပါ။ file ယခင်က .hex မှထုတ်ပေးသည်။ file.
12. QSPI flash ပရိုဂရမ်စတင်ရန် Start ကိုနှိပ်ပါ။

J ကိုအသုံးပြု၍ FPGA ကို ကနဦးပုံဖြင့် ပရိုဂရမ်ပြုလုပ်ခြင်း။TAG

သင်သည် စက်၏ ကနဦးပုံအဖြစ် FPGA သို့ app1.pof ကို ပရိုဂရမ်လုပ်ရန် လိုအပ်သည်။ FPGA တွင် app1.pof ကို ပရိုဂရမ်ပြုလုပ်ရန် အောက်ပါအဆင့်များကို လုပ်ဆောင်ပါ။

1. ပရိုဂရမ်မာဝင်းဒိုးတွင်၊ Hardware Setup ကိုနှိပ်ပြီး USB Blaster ကိုရွေးချယ်ပါ။
2. မုဒ်စာရင်းတွင် J ကိုရွေးချယ်ပါ။TAG.
3. ဘယ်ဘက်ခြမ်းရှိ Auto Detect ခလုတ်ကို နှိပ်ပါ။
4. ပရိုဂရမ်ပြုလုပ်မည့် စက်ပစ္စည်းကို ရွေးချယ်ပြီး Add ကိုနှိပ်ပါ။ File.
5. app1.pof ကို ရွေးပါ။
6. ပရိုဂရမ်းမင်းစတင်ရန် Start ကိုနှိပ်ပါ။

UART ကို အသုံးပြု၍ ရုပ်ပုံအား အပ်ဒိတ်လုပ်ခြင်းနှင့် အစပျိုးခြင်း ပြန်လည်ပြင်ဆင်ခြင်း

သင်၏ MAX10 FPGA ဖွံ့ဖြိုးတိုးတက်မှုကိရိယာအစုံကို အဝေးထိန်းစနစ်ဖြင့် သတ်မှတ်ရန်၊ အောက်ပါအဆင့်များကို လုပ်ဆောင်ပါ။

1. မှတ်ချက် - သင်မစတင်မီ အောက်ပါတို့ကို သေချာစစ်ဆေးပါ။
   • ဘုတ်ပေါ်ရှိ CONFIG_SEL ပင်နံပါတ်ကို 0 ဟု သတ်မှတ်ထားသည်။
   • သင့်ဘုတ်အဖွဲ့၏ UART အပေါက်သည် သင့်ကွန်ပျူတာနှင့် ချိတ်ဆက်ထားသည်။
   • Remote Terminal.exe ကိုဖွင့်ပြီး Remote Terminal interface ကိုဖွင့်ပါ။
2. Settings ကိုနှိပ်ပြီး Serial port settings window ပေါ်လာပါလိမ့်မယ်။
3. Quartus II UART IP core တွင် ရွေးချယ်ထားသော UART ဆက်တင်များနှင့် ကိုက်ညီရန် အဝေးထိန်းဂိတ်၏ ဘောင်များကို သတ်မှတ်ပါ။ ဆက်တင်ပြီးပါက OK ကိုနှိပ်ပါ။
4. ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာအစုံရှိ nCONFIG ခလုတ် သို့မဟုတ် Send စာသားအကွက်ရှိ သော့ချက်-in 1 ကို နှိပ်ပါ၊ ထို့နောက် Enter ကိုနှိပ်ပါ။
   • အောက်ဖော်ပြပါအတိုင်း လည်ပတ်ရွေးချယ်မှုစာရင်းကို terminal တွင် ပေါ်လာပါမည်-
   • မှတ်ချက် - လုပ်ဆောင်ချက်တစ်ခုကို ရွေးချယ်ရန် Send text box ရှိ နံပါတ်ကို နှိပ်ပါ၊ ထို့နောက် Enter ကိုနှိပ်ပါ။
5. အပလီကေးရှင်းပုံ 1 ကို အပလီကေးရှင်းပုံ 2 ဖြင့် အပ်ဒိတ်လုပ်ရန်၊ လုပ်ဆောင်ချက် 2 ကိုရွေးချယ်ပါ။ CFM1 နှင့် CFM2 ၏ အစနှင့်အဆုံးလိပ်စာကို ထည့်သွင်းရန် သင့်အား သတိပေးပါလိမ့်မည်။
   • မှတ်ချက် - မြေပုံမှာပြထားတဲ့လိပ်စာ file ICB ဆက်တင်များ၊ CFM နှင့် UFM ပါဝင်သော်လည်း Altera On-Chip ပါဝင်သည်။
   • Flash IP သည် CFM နှင့် UFM တို့ကိုသာ အသုံးပြုနိုင်သည်။ ထို့ကြောင့်၊ မြေပုံတွင်ပြထားသည့်လိပ်စာကြားတွင် လိပ်စာ offset တစ်ခုရှိသည်။ file နှင့် Altera On-Chip Flash IP ကန့်သတ်ဘောင်ဝင်းဒိုး။
6. Altera On-Chip Flash IP ကန့်သတ်ဘောင်ဝင်းဒိုးမှ သတ်မှတ်ထားသည့် လိပ်စာပေါ်အခြေခံ၍ လိပ်စာတွင် သော့ခတ်ပါ။
   • အဆုံးလိပ်စာကို သင်ဖြည့်သွင်းပြီးနောက် ဖျက်ခြင်းသည် အလိုအလျောက် စတင်မည်ဖြစ်သည်။
7. ဖျက်ပစ်ခြင်း အောင်မြင်ပြီးနောက်၊ ပရိုဂရမ်းမင်း .rpd ကို ထည့်သွင်းရန် သင့်အား သတိပေးပါလိမ့်မည်။ file လျှောက်လွှာပုံ ၂။
   • ပုံအပ်လုဒ်လုပ်ရန် Send ကိုနှိပ်ပါ။File ခလုတ်ကိုနှိပ်ပါ၊ ထို့နောက် အပလီကေးရှင်းပုံ 2 ပါရှိသော .rpd ကို ရွေးပြီး Open ကိုနှိပ်ပါ။
   • မှတ်ချက် - အပလီကေးရှင်းရုပ်ပုံ 2 မှလွဲ၍ အခြားမည်သည့်ပုံအသစ်ကိုမဆို စက်ထဲသို့ အပ်ဒိတ်လုပ်လိုသော မည်သည့်ပုံကိုမဆို သင်အသုံးပြုနိုင်ပါသည်။
   • အပ်ဒိတ်လုပ်ငန်းစဉ်သည် တိုက်ရိုက်စတင်မည်ဖြစ်ပြီး သင်သည် terminal မှတစ်ဆင့် တိုးတက်မှုကို စောင့်ကြည့်နိုင်သည်။ လုပ်ဆောင်ချက်မီနူးသည် ပြီးပြီဟု နှိုးဆော်ပေးမည်ဖြစ်ပြီး ယခုနောက်ထပ်လုပ်ဆောင်မှုကို သင်ရွေးချယ်နိုင်ပြီဖြစ်သည်။
8. ပြန်လည်ဖွဲ့စည်းမှုကို အစပျိုးရန်၊ လုပ်ဆောင်ချက်ကို ရွေးချယ်ပါ 4. စက်ပစ္စည်းထဲသို့ ထည့်သွင်းထားသော မတူညီသောပုံအား ညွှန်ပြသည့် LED အမူအကျင့်ကို သင် စောင့်ကြည့်နိုင်ပါသည်။

ပုံ	LED အခြေအနေ (အသက်ဝင်နိမ့်သည်)
စက်ရုံပုံရိပ်	01010
လျှောက်လွှာပုံ ၁	10101
လျှောက်လွှာပုံ ၁	01110

စာရွက်စာတမ်း ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း

ရက်စွဲ	ဗားရှင်း	အပြောင်းအလဲများ
ဖေဖော်ဝါရီ 2017	2017.02.21	Intel အဖြစ် နာမည်ပြောင်းထားသည်။
ဇွန်လ 2015	2015.06.15	ကနဦး ထုတ်ဝေမှု။

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

Nios II ပရိုဆက်ဆာဖြင့် UART ကျော်သည့် intel MAX 10 FPGA စက်ပစ္စည်းများ [pdf] အသုံးပြုသူလမ်းညွှန် Nios II ပရိုဆက်ဆာဖြင့် UART တွင် MAX 10 FPGA စက်များ၊ MAX 10 FPGA စက်များ၊ MAX XNUMX FPGA စက်များ၊ Nios II ပရိုဆက်ဆာဖြင့် UART ကျော်၊ UART ကျော်၊ Nios II ပရိုဆက်ဆာ UART၊ Nios II၊ ပရိုဆက်ဆာ UART

ကိုးကား

• အသုံးပြုသူလက်စွဲ