Откривање и корекција на грешка во МИКРОЧИП на RTG4 LSRAM меморијата

Историја на ревизии

Историјата на ревизии ги опишува промените што беа имплементирани во документот. Промените се наведени со ревизија, почнувајќи од најактуелната публикација.

Ревизија 4.0
Следното е резиме на промените направени во оваа ревизија.

• Ажуриран документ за Libero SoC v2021.2.
• Додаден е Додаток 1: Програмирање на уредот со помош на FlashPro Express, страница 14.
• Додаден Додаток 2: Извршување на скриптата TCL, страница 16.
• Отстранетите референци на броевите на верзијата на Libero.

Ревизија 3.0
Ажуриран е документот за изданието на софтверот Libero v11.9 SP1.

Ревизија 2.0
Ажуриран е документот за изданието на софтверот Libero v11.8 SP2.

Ревизија 1.0
Првото објавување на овој документ.

Откривање и корекција на грешки на RTG4 LSRAM меморијата

Овој референтен дизајн ги опишува можностите за откривање и корекција на грешки (EDAC) на RTG4™ FPGA LSRAM-овите. Во опкружување подложно на еден настан вознемирен (SEU), RAM меморијата е склона кон минливи грешки предизвикани од тешки јони. Овие грешки може да се откријат и коригираат со употреба на кодови за корекција на грешки (ECCs). Блоковите на RAM RTG4 FPGA имаат вградени EDAC контролери за генерирање на кодови за корекција на грешки за корекција на 1-битна грешка или откривање на 2-битна грешка.

Ако се открие 1-битна грешка, контролорот EDAC го коригира битот за грешка и го поставува знамето за корекција на грешка (SB_CORRECT) на активно високо. Ако се открие 2-битна грешка, контролорот EDAC го поставува знамето за откривање грешка (DB_DETECT) на активно високо.
За повеќе информации за функционалноста RTG4 LSRAM EDAC, погледнете во UG0574: RTG4 FPGA Fabric

Упатство за употреба.
Во овој референтен дизајн, 1-битна грешка или 2-битна грешка се воведува преку SmartDebug GUI. EDAC се набљудува со помош на графички кориснички интерфејс (GUI), користејќи го UART интерфејсот за пристап до LSRAM за читање/запишување податоци, Libero® System-on-Chip (SoC) SmartDebug (JTAG) се користи за вбризгување на грешките во LSRAM меморијата.

Барања за дизајн
Во Табела 1 се наведени барањата за референтен дизајн за извршување на демо RTG4 LSRAM EDAC.

Табела 1 • Барања за дизајн

Софтвер

• Libero SoC
• FlashPro Express
• SmartDebug
• Домаќински драјвери за компјутер УСБ во UART драјвери

Забелешка: Сликите на Libero SmartDesign и конфигурацискиот екран прикажани во ова упатство се само за илустрација.
Отворете го дизајнот Libero за да ги видите најновите ажурирања.

Предуслови
Пред да започнете:
Преземете и инсталирајте го Libero SoC (како што е наведено во webсајт за овој дизајн) на компјутерот домаќин од следната локација: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Демо дизајн
Преземете го демо-дизајнот fileе од Микросеми webсајт на: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Демо дизајн fileи вклучуваат:

• Проект Libero SoC
• Инсталатор на GUI
• Програмирање files
• Readme.txt file
• TCL_Scripts

Апликацијата GUI на компјутерот домаќин издава команди на уредот RTG4 преку интерфејсот USB-UART. Овој UART интерфејс е дизајниран со CoreUART, што е логичка IP адреса од каталогот за IP на Libero SoC. CoreUART IP во ткаенината RTG4 прима команди и ги пренесува до логиката на командниот декодер. Командата за декодер логиката ја декодира командата за читање или запишување, која се извршува со помош на логиката на меморискиот интерфејс.

Блокот на меморискиот интерфејс се користи за читање/запишување и следење на ознаките за грешка LSRAM. Вградениот EDAC ја коригира 1-битната грешка при читањето од LSRAM и обезбедува коригирани податоци на корисничкиот интерфејс, но не ги запишува поправените податоци назад во LSRAM. Вградениот LSRAM EDAC не имплементира функција за чистење. Демо-дизајнот ја имплементира логиката за чистење, која го надгледува знамето за корекција на 1-бит и го ажурира LSRAM со коригираните податоци доколку се појави грешка во еден бит.
SmartDebug GUI се користи за инјектирање на 1-битна или 2-битна грешка во податоците на LSRAM.
Слика 1 го прикажува блок дијаграмот на највисоко ниво на демо-дизајнот RTG4 LSRAM EDAC.

Слика 1 • Блок дијаграм на највисоко ниво

Следниве се конфигурациите за демо дизајн:

1. LSRAM е конфигуриран за режим ×18 и EDAC е овозможен со поврзување на LSRAMs ECC_EN сигналот на високо.
   Забелешка: LSRAM EDAC е поддржан само за режими ×18 и ×36.
2. CoreUART IP е конфигурирана да комуницира со апликацијата домаќин на компјутер со брзина од 115200 бауд.
3. RTG4FCCCECALIB_C0 е конфигуриран да ја тактира CoreUART и другата логика на ткаенина на 80 MHz.

Карактеристики
Следниве се карактеристиките на демо-дизајнот:

• Читајте и пишувајте на LSRAM
• Инјектирајте 1-битна и 2-битна грешка користејќи SmartDebug
• Прикажи 1-битни и 2-битни вредности на бројот на грешки
• Одредба за чистење на вредностите на бројот на грешки
• Овозможете или оневозможете ја логиката за чистење на меморијата

Опис
Овој демо дизајн вклучува имплементација на следните задачи:

• Иницијализирање и пристап до LSRAM
  Логиката на меморискиот интерфејс имплементирана во логиката на ткаенината ја прима командата за иницијализација од GUI и ги иницијализира првите 256 мемориски локации на LSRAM со дополнителните податоци. Исто така, ги извршува операциите за читање и запишување на 256 мемориски локации на LSRAM со примање на адресата и податоците од GUI. За операција за читање, дизајнот ги презема податоците од LSRAM и ги обезбедува на GUI за прикажување. Очекувањата се дека дизајнот нема да предизвика грешки пред да се користи SmartDebug.

Забелешка: Неиницијализираните мемориски локации може да имаат случајни вредности, а SmartDebug може да прикажува единечни или двобитни грешки на тие локации.

• Инјектирање 1-битни или 2-битни грешки
  SmartDebug GUI се користи за инјектирање на 1-битни или 2-битни грешки во наведената мемориска локација на LSRAM. Следниве операции се вршат со помош на SmartDebug за инјектирање на 1-битни и 2-битни грешки во LSRAM:
  • Отворете SmartDebug GUI, кликнете Debug FPGA Array.
  • Одете во картичката Мемориски блокови, изберете го примерот на меморијата и кликнете со десното копче на копчето Додај.
  • За да го прочитате меморискиот блок, кликнете Read Block.
  • Инјектирајте еднобитна или двобитна грешка во која било локација на LSRAM со одредена длабочина.
  • За да пишувате на изменетата локација, кликнете Write Block.
    За време на операцијата за читање и запишување LSRAM преку SmartDebug (ЈTAG) интерфејс, контролорот EDAC е заобиколен и не ги пресметува ECC битовите за операцијата за запишување во чекор д.
• Броење на грешки
  8-битни бројачи се користат за да се обезбеди број на грешки и е дизајниран во логиката на ткаенината за броење на 1-битни или 2-битни грешки. Командната логика на декодерот ги обезбедува вредностите на броењето на GUI кога прима команди од GUI.

Структура на такт
Во овој демо-дизајн, има еден домен на часовникот. Внатрешниот осцилатор од 50 MHz го придвижува RTG4FCCC, што дополнително го придвижува RTG4FCCCECALIB_C0. RTG4FCCCECALIB_C0 генерира такт од 80 MHz кој обезбедува извор на часовник за модулите COREUART, cmd_decoder, TPSRAM_ECC и RAM_RW.
Следната слика ја прикажува структурата на такт на демо-дизајнот.

Слика 2 • Структура на такт

Ресетирање на структурата
Во овој демо-дизајн, сигналот за ресетирање на модулите COREUART, cmd_decoder и RAM_RW се обезбедува преку LOCK-портата на RTG4FCCCECALIB_C0. Следната слика ја прикажува ресетираната структура на демо-дизајнот.

Слика 3 • Ресетирање на структурата

Поставување на демо дизајн
Следните делови опишуваат како да ги поставите RTG4 развојниот комплет и GUI за да го извршите демо-дизајнот.

Поставки за скокач

1. Поврзете ги џемперите на комплетот за развој RTG4, како што е прикажано во Табела 2.
   Табела 2 • Поставки за скокач

   Скокач	Закачете (од)	Закачете (на)	Коментари
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Стандардно
   J16	2	3	Стандардно
   J32	1	2	Стандардно
   J33	1	3	Стандардно
   	2	4

   Забелешка: Исклучете го прекинувачот за напојување, SW6, додека ги поврзувате џемперите.

2. Поврзете го USB-кабелот (mini USB во USB-кабел од тип-А) на J47 од RTG4 Development Kit и другиот крај на кабелот со USB-портата на компјутерот домаќин.
3. Осигурете се дека двигателите за мостот USB на UART се автоматски откриени. Ова може да се потврди во менаџерот на уреди на компјутерот домаќин.
   Слика 4 ги прикажува својствата на сериската порта USB 2.0 и поврзаниот COM31 и USB сериски конвертор C.

Слика 4 • Возачи од USB во UART Bridge

Забелешка: Ако не се инсталирани драјвери за USB на UART мост, преземете ги и инсталирајте ги драјверите од www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Слика 5 го прикажува поставувањето на таблата за извршување на демото EDAC на RTG4 Development Kit.

Програмирање на демо дизајнот

1. Стартувајте го софтверот Libero SOC.
2. Да го програмирате комплетот за развој на RTG4 со работата file обезбедени како дел од дизајнот fileпри користење на софтверот FlashPro Express, погледнете во Додаток 1: Програмирање на уредот со помош на FlashPro Express, страница 14.
   Забелешка: Откако ќе заврши програмирањето со работата file преку софтверот FlashPro Express, преминете на EDAC Demo GUI, страница 9. Во спротивно, продолжете на следниот чекор.
3. Во текот на дизајнот Libero, кликнете на дејството Изврши програма.
4. Откако ќе заврши програмирањето, зелениот штиклирање се појавува пред „Изврши дејство на програмата“ што укажува на успешно програмирање на демо-дизајнот.

EDAC демо GUI
Демонстрацијата на EDAC е обезбедена со кориснички GUI, како што е прикажано на Слика 7, што работи на компјутерот-домаќин, кој комуницира со RTG4 Development Kit. UART се користи како основниот протокол за комуникација помеѓу компјутерот-домаќин и RTG4 Development Kit.

GUI ги содржи следните делови:

1. Избор на COM порта за воспоставување на врската UART со RTG4 FPGA со брзина на бауд од 115200.
2. LSRAM Memory Write: За да ги запишете 8-битните податоци на наведената LSRAM мемориска адреса.
3. Мемориско чистење: за овозможување или оневозможување на логиката за чистење.
4. Читање на LSRAM меморија: за читање на 8-битни податоци од наведената LSRAM мемориска адреса.
5. Број на грешки: Го прикажува бројот на грешки и обезбедува опција за бришење на вредноста на бројачот на нула.
6. 1-битен број на грешки: го прикажува бројот на грешки од 1 бит и обезбедува опција за бришење на вредноста на бројачот на нула.
7. 2-битен број на грешки: прикажува 2-битен број на грешки и обезбедува опција за бришење на вредноста на бројачот на нула.
8. Податоци за евиденција: Обезбедува информации за статусот за секоја операција извршена со помош на GUI.

Вклучување на демо
Следниве чекори опишуваат како да се изврши демо:

1. Оди до \v1.2.2\v1.2.2\Exe и кликнете двапати на EDAC_GUI.exe како што е прикажано на Слика 8.
2. Изберете ја портата COM31 од списокот и кликнете Поврзи.

Инјектирање и корекција на грешка со еден бит

1. Во дадениот Libero дизајн, кликнете двапати на Дизајнот SmartDebug во текот на дизајнот.
2. Во SmartDebug GUI, кликнете Debug FPGA Array.
3. Во прозорецот Debug FPGA Array, одете во табулаторот Memory Blocks. Ќе го прикаже блокот LSRAM во дизајнот со логичен и физички view. Логичките блокови се прикажани со икона L, а физичките блокови со икона P.
4. Изберете го примерот на физичкиот блок и кликнете со десното копче Додај.
5. За да го прочитате меморискиот блок, кликнете Read Block.
6. Инјектирајте 1 битна грешка во 8-битните податоци на која било локација на LSRAM до длабочината 256, како што е прикажано на следната слика каде што 1 битна грешка е инјектирана на 0-та локација на LSRAM.
7. Кликнете Write Block за да ги запишете изменетите податоци на наменетата локација.
8. Одете во EDAC GUI и внесете го полето Address во делот LSRAM Memory Read и кликнете Read, како што е прикажано на следната слика.
9. Набљудувајте ги полињата за броење грешки од 1 бит и за читање податоци во GUI. Вредноста на бројот на грешки се зголемува за 1.
   Полето Read Data ги прикажува точните податоци додека EDAC го коригира битот за грешка.

Забелешка: Ако чистењето на меморијата не е овозможено, тогаш бројот на грешки се зголемува за секое читање од истата LSRAM адреса бидејќи предизвикува 1-битна грешка.

Вбризгување и откривање на двојна грешка

1. Направете чекор 1 до чекор 5 како што е дадено во Инјектирање и корекција на грешка со еден бит, страница 10.
2. Инјектирајте 2-битна грешка во 8-битните податоци на која било локација на LSRAM до длабочина 256, како што е прикажано на следната слика каде што 2-битната грешка е инјектирана на локацијата 'A' на LSRAM.
3. Кликнете Write Block за да ги напишете изменетите податоци на предвидената локација.
4. Одете во EDAC GUI и внесете го полето Address во делот LSRAM Memory Read и кликнете Read, како што е прикажано на следната слика.
5. Набљудувајте ги полињата 2-битни Број на грешки и Читање податоци во GUI. Вредноста на бројот на грешки се зголемува за 1.
   Полето Read Data ги прикажува оштетените податоци.

Сите дејства извршени во RTG4 се најавени во делот Сериска конзола на GUI.

Заклучок
Оваа демонстрација ги истакнува можностите EDAC на мемориите RTG4 LSRAM. 1-битна грешка или 2-битна грешка се воведуваат преку SmartDebug GUI. 1-битна корекција на грешка и откривање на 2-битна грешка се набљудува со помош на EDAC GUI.

Програмирање на уредот со помош на FlashPro Express

Овој дел опишува како да го програмирате уредот RTG4 со задачата за програмирање file користејќи FlashPro Express.

За да го програмирате уредот, направете ги следниве чекори:

1. Осигурете се дека поставките за скокач на таблата се исти како оние наведени во Табела 3 од UG0617:
   Упатство за употреба на комплет за развој на RTG4.
2. Изборно, скокачот J32 може да се постави да ги поврзува пиновите 2-3 кога користите надворешен програмер FlashPro4, FlashPro5 или FlashPro6 наместо стандардната поставка за скокач за користење на вградениот FlashPro5.
   Забелешка: Прекинувачот за напојување, SW6 мора да биде исклучен додека ги поврзувате скокачите.
3. Поврзете го кабелот за напојување со приклучокот J9 на плочката.
4. ВКЛУЧЕТЕ го прекинувачот за напојување SW6.
5. Ако користите вграден FlashPro5, поврзете го USB-кабелот со приклучокот J47 и компјутерот-домаќин.
   Алтернативно, ако користите надворешен програмер, поврзете го кабелот со лента со JTAG заглавие J22 и поврзете го програмерот со компјутерот домаќин.
6. На компјутерот домаќин, стартувајте го софтверот FlashPro Express.
7. Кликнете New или изберете New Job Project од FlashPro Express Job од менито Project за да креирате нов проект за работа, како што е прикажано на следната слика.
8. Внесете го следново во прозорецот за дијалог New Job Project од FlashPro Express Job:
   • Работа за програмирање file: Кликнете на Прелистување и одете до локацијата каде што е .работа file се наоѓа и изберете го file. Стандардната локација е: \rtg4_dg0703_df\Programming_Job
   • Локација на проектот за работа FlashPro Express: кликнете на Прелистување и одете до саканата локација на проектот FlashPro Express.
9. Кликнете на ОК. Потребното програмирање file е избрано и подготвено да се програмира во уредот.
10. Ќе се појави прозорецот FlashPro Express, потврдете дека се појавува програмерски број во полето Програмер. Ако не, потврдете ги врските на таблата и кликнете Освежи/Рескнирај програмери.
11. Кликнете на RUN. Кога уредот е успешно програмиран, се прикажува статус RUN PASSED како што е прикажано на следната слика.
12. Затворете го FlashPro Express или кликнете Излез во јазичето Проект.

Вклучување на скриптата TCL

TCL скриптите се дадени во дизајнот files папка под директориумот TCL_Scripts. Доколку е потребно, дизајнот
протокот може да се репродуцира од имплементација на дизајн до создавање на работа file.

За да го стартувате TCL, следете ги чекорите подолу:

1. Стартувајте го софтверот Libero
2. Изберете Проект > Изврши скрипта….
3. Кликнете на Прелистување и изберете script.tcl од преземениот директориум TCL_Scripts.
4. Кликнете Изврши.

По успешното извршување на скриптата TCL, проектот Libero се создава во директориумот TCL_Scripts.
За повеќе информации за TCL скриптите, погледнете на rtg4_dg0703_df/TCL_Scripts/readme.txt.
За повеќе детали за TCL командите, погледнете во Libero® SoC TCL Command Reference Guide. Контактирајте со техничката поддршка за какви било прашања што се среќаваат при извршување на скриптата TCL.

Microsemi не дава никаква гаранција, претставување или гаранција во врска со информациите содржани овде или соодветноста на неговите производи и услуги за која било одредена цел, ниту пак Microsemi презема каква било одговорност што произлегува од примената или употребата на кој било производ или коло. Производите што се продаваат подолу и сите други производи што ги продава Microsemi биле предмет на ограничено тестирање и не треба да се користат заедно со опрема или апликации кои се критични за мисијата. Се верува дека сите спецификации за изведба се сигурни, но не се потврдени, а Купувачот мора да ги спроведе и заврши сите перформанси и други тестови на производите, сам и заедно со, или инсталиран во, кој било крајен производ. Купувачот нема да се потпира на какви било податоци и спецификации или параметри за перформанси обезбедени од Microsemi. Одговорност на Купувачот е самостојно да ја утврди соодветноста на кој било производ и истите да ги тестира и потврди. Информациите дадени од Microsemi подолу се дадени „како што е, каде што е“ и со сите грешки, а целиот ризик поврзан со таквите информации е целосно кај Купувачот. Microsemi не дава, експлицитно или имплицитно, на која било страна никакви патентни права, лиценци или други права на ИС, без разлика дали се однесуваат на самите тие информации или што било опишано со таквите информации. Информациите дадени во овој документ се сопственост на Microsemi, а Microsemi го задржува правото да прави какви било промени на информациите во овој документ или на сите производи и услуги во секое време без претходна најава.

За Microsemi Microsemi, подружница во целосна сопственост на Microchip Technology Inc. (Nasdaq: MCHP), нуди сеопфатно портфолио на полупроводнички и системски решенија за воздушната и одбраната, комуникациите, центарот за податоци и индустриските пазари. Производите вклучуваат аналогни интегрирани кола со мешан сигнал со високи перформанси и стврднати со зрачење, FPGA, SoC и ASIC; производи за управување со енергија; уреди за тајминг и синхронизација и прецизни временски решенија, поставувајќи ги светските стандарди за времето; уреди за обработка на глас; RF решенија; дискретни компоненти; претпријатија за складирање и комуникациски решенија, безбедносни технологии и скалабилни анти-тamper производи; Етернет решенија; ИЦ и средни распони со напојување преку етернет; како и можности и услуги прилагодено за дизајн. Дознајте повеќе на www.microsemi.com.

Седиште на Микросеми
One Enterprise, Алисо Виехо,
Калифорнија 92656 САД
Во рамките на САД: +1 800-713-4113
Надвор од САД: +1 949-380-6100
Продажба: +1 949-380-6136
Факс: +1 949-215-4996
Е-пошта: продажба.support@microsemi.com
www.microsemi.com

©2021 Microsemi, подружница во целосна сопственост на Microchip Technology Inc. Сите права се задржани. Microsemi и логото Microsemi се регистрирани заштитни знаци на Microsemi Corporation. Сите други трговски марки и услужни марки се сопственост на нивните соодветни сопственици.

Microsemi Комерцијален DG0703 Ревизија 4.0

Документи / ресурси

Откривање и корекција на грешка во МИКРОЧИП на RTG4 LSRAM меморијата [pdf] Упатство за корисникот DG0703 Демо, откривање и корекција на грешки на RTG4 LSRAM меморија, откривање и корекција на RTG4 LSRAM меморија, RTG4 LSRAM меморија, LSRAM меморија

Референци

• Упатство за употреба