Canfod a Chywiro Gwall MICROCHIP ar Gof LSRAM RTG4

Hanes Adolygu

Mae'r hanes adolygu yn disgrifio'r newidiadau a roddwyd ar waith yn y ddogfen. Rhestrir y newidiadau yn ôl adolygiad, gan ddechrau gyda'r cyhoeddiad diweddaraf.

Adolygiad 4.0
Mae'r canlynol yn grynodeb o'r newidiadau a wnaed yn yr adolygiad hwn.

• Diweddaru'r ddogfen ar gyfer Libero SoC v2021.2.
• Ychwanegwyd Atodiad 1: Rhaglennu'r Dyfais gan Ddefnyddio FlashPro Express, tudalen 14.
• Ychwanegwyd Atodiad 2: Rhedeg y Sgript TCL, tudalen 16.
• Wedi dileu'r cyfeiriadau at rifau fersiwn Libero.

Adolygiad 3.0
Diweddaru'r ddogfen ar gyfer rhyddhau meddalwedd Libero v11.9 SP1.

Adolygiad 2.0
Diweddaru'r ddogfen ar gyfer rhyddhau meddalwedd Libero v11.8 SP2.

Adolygiad 1.0
Cyhoeddiad cyntaf y ddogfen hon.

Canfod a Chywiro Gwallau ar Gof LSRAM RTG4

Mae'r dyluniad cyfeirio hwn yn disgrifio galluoedd canfod a chywiro gwallau (EDAC) yr RTG4™ FPGA LSRAMs. Mewn amgylchedd agored i gynhyrfu digwyddiad unigol (SEU), mae RAM yn dueddol o gael gwallau dros dro a achosir gan ïonau trwm. Gellir canfod a chywiro'r gwallau hyn trwy ddefnyddio codau cywiro gwallau (ECCs). Mae gan flociau RAM RTG4 FPGA reolwyr EDAC wedi'u hymgorffori i gynhyrchu'r codau cywiro gwall ar gyfer cywiro gwall 1-did neu ganfod gwall 2-did.

Os canfyddir gwall 1-did, mae'r rheolydd EDAC yn cywiro'r did gwall ac yn gosod y faner cywiro gwall (SB_CORRECT) i uchel gweithredol. Os canfyddir gwall 2-did, mae'r rheolydd EDAC yn gosod y faner canfod gwall (DB_DETECT) i uchel gweithredol.
I gael rhagor o wybodaeth am ymarferoldeb RTG4 LSRAM EDAC, cyfeiriwch at UG0574: RTG4 FPGA Fabric

Canllaw Defnyddiwr.
Yn y dyluniad cyfeirio hwn, cyflwynir y gwall 1-bit neu'r gwall 2-bit trwy SmartDebug GUI. Gwelir EDAC yn defnyddio rhyngwyneb defnyddiwr graffigol (GUI), gan ddefnyddio'r rhyngwyneb UART i gyrchu'r LSRAM ar gyfer darllen/ysgrifennu data, Libero® System-on-Chip (SoC) SmartDebug (JTAG) yn cael ei ddefnyddio i chwistrellu'r gwallau i gof LSRAM.

Gofynion Dylunio
Mae Tabl 1 yn rhestru'r gofynion dylunio cyfeirio ar gyfer rhedeg demo RTG4 LSRAM EDAC.

Tabl 1 • Gofynion Dylunio

Meddalwedd

• Libero SoC
• FlashPro Express
• SmartDebug
• Gyrwyr PC gwesteiwr Gyrwyr USB i UART

Nodyn: Mae lluniau Libero SmartDesign a sgrin ffurfweddu a ddangosir yn y canllaw hwn at ddibenion darlunio yn unig.
Agorwch ddyluniad Libero i weld y diweddariadau diweddaraf.

Rhagofynion
Cyn i chi ddechrau:
Dadlwythwch a gosod Libero SoC (fel y nodir yn y websafle ar gyfer y dyluniad hwn) ar y cyfrifiadur gwesteiwr o'r lleoliad canlynol: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Dylunio Demo
Lawrlwythwch y dyluniad demo files o'r Microsemi websafle yn: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Y dyluniad demo files cynnwys:

• Prosiect SoC Libero
• Gosodwr GUI
• Rhaglennu files
• darllenme.txt file
• TCL_Scripts

Mae'r cymhwysiad GUI ar y PC gwesteiwr yn cyhoeddi gorchmynion i'r ddyfais RTG4 trwy'r rhyngwyneb USB-UART. Mae'r rhyngwyneb UART hwn wedi'i gynllunio gyda CoreUART, sef IP rhesymeg o gatalog IP Libero SoC. Mae'r IP CoreUART yn y ffabrig RTG4 yn derbyn gorchmynion ac yn eu trosglwyddo i'r rhesymeg datgodiwr gorchymyn. Mae'r rhesymeg dadgodiwr gorchymyn yn dadgodio'r gorchymyn darllen neu ysgrifennu, sy'n cael ei weithredu gan ddefnyddio rhesymeg rhyngwyneb cof.

Defnyddir y bloc rhyngwyneb cof i ddarllen / ysgrifennu a monitro baneri gwall LSRAM. Mae'r EDAC adeiledig yn cywiro'r gwall 1-did wrth ddarllen o LSRAM ac yn darparu data wedi'i gywiro i'r rhyngwyneb defnyddiwr ond nid yw'n ysgrifennu data wedi'i gywiro yn ôl i LSRAM. Nid yw'r LSRAM EDAC adeiledig yn gweithredu nodwedd sgwrio. Mae'r dyluniad demo yn gweithredu rhesymeg prysgwydd, sy'n monitro'r faner cywiro 1-did ac yn diweddaru'r LSRAM gyda'r data wedi'i gywiro os bydd gwall did sengl yn digwydd.
Defnyddir SmartDebug GUI i chwistrellu gwall 1-bit neu 2-bit i mewn i ddata LSRAM.
Mae Ffigur 1 yn dangos y diagram bloc lefel uchaf o ddyluniad demo RTG4 LSRAM EDAC.

Ffigur 1 • Diagram Bloc Lefel Uchaf

Dyma'r cyfluniadau dylunio demo:

1. Mae'r LSRAM wedi'i ffurfweddu ar gyfer modd ×18 ac mae EDAC wedi'i alluogi trwy gysylltu signal LSRAMs ECC_EN i uchel.
   Nodyn: Mae'r LSRAM EDAC yn cael ei gefnogi ar gyfer moddau × 18 a × 36 yn unig.
2. Mae'r IP CoreUART wedi'i ffurfweddu i gyfathrebu â'r cymhwysiad PC gwesteiwr ar gyfradd baud 115200.
3. Mae'r RTG4FCCCECALIB_C0 wedi'i ffurfweddu i glocio'r CoreUART a rhesymeg ffabrig arall ar 80 MHz.

Nodweddion
Dyma'r nodweddion dylunio demo:

• Darllen ac ysgrifennu at LSRAM
• Chwistrellu gwall 1-did a 2-did gan ddefnyddio SmartDebug
• Arddangos gwerthoedd cyfrif gwall 1-did a 2-did
• Darpariaeth i glirio'r gwerthoedd cyfrif gwallau
• Galluogi neu analluogi rhesymeg sgrwbio cof

Disgrifiad
Mae'r dyluniad demo hwn yn cynnwys gweithredu'r tasgau canlynol:

• Cychwyn a chyrchu LSRAM
  Mae'r rhesymeg rhyngwyneb cof a weithredir yn y rhesymeg ffabrig yn derbyn y gorchymyn cychwyn gan GUI ac yn cychwyn y 256 lleoliad cof cyntaf o LSRAM gyda'r data cynyddrannol. Mae hefyd yn cyflawni'r gweithrediadau darllen ac ysgrifennu i 256 o leoliadau cof LSRAM trwy dderbyn cyfeiriad a data o'r GUI. Ar gyfer gweithrediad darllen, mae'r dyluniad yn nôl y data o LSRAM ac yn ei ddarparu i GUI i'w arddangos. Y disgwyl yw na fydd y dyluniad yn achosi gwallau cyn defnyddio SmartDebug.

Nodyn: Efallai y bydd gan leoliadau cof anghychwynnol werthoedd ar hap, a gall SmartDebug ddangos gwallau did sengl neu ddwbl yn y lleoliadau hynny.

• Chwistrellu gwallau 1-did neu 2-did
  Defnyddir SmartDebug GUI i chwistrellu'r gwallau 1 did neu 2-bit i leoliad cof penodedig LSRAM. Perfformir y gweithrediadau canlynol gan ddefnyddio SmartDebug i chwistrellu gwallau 1-did a 2-did i LSRAM:
  • Agor SmartDebug GUI, cliciwch Debug FPGA Array.
  • Ewch i'r tab Blociau Cof, dewiswch yr enghraifft cof, a chliciwch ar y dde Ychwanegu.
  • I ddarllen y bloc cof, cliciwch Darllen Bloc.
  • Chwistrellu gwall un-did neu ddwbl i unrhyw leoliad o'r LSRAM o ddyfnder penodol.
  • I ysgrifennu i'r lleoliad addasedig, cliciwch ar Write Block.
    Yn ystod gweithrediad darllen ac ysgrifennu LSRAM trwy'r SmartDebug (JTAG) rhyngwyneb, mae'r rheolydd EDAC yn cael ei osgoi ac nid yw'n cyfrifo'r darnau ECC ar gyfer y gweithrediad ysgrifennu yng ngham e.
• Cyfri Gwall
  Defnyddir rhifyddion 8-did i roi cyfrif gwallau ac mae wedi'i ddylunio i mewn i resymeg y ffabrig i gyfrif gwallau 1-did neu 2-did. Mae'r rhesymeg dadgodiwr gorchymyn yn darparu'r gwerthoedd cyfrif i'r GUI wrth dderbyn gorchmynion gan y GUI.

Strwythur Clocio
Yn y dyluniad demo hwn, mae un parth cloc. Mae'r osgiliadur 50 MHz mewnol yn gyrru'r RTG4FCCC, sy'n gyrru RTG4FCCCECALIB_C0 ymhellach. Mae'r RTG4FCCCECALIB_C0 yn cynhyrchu cloc 80 MHz sy'n darparu ffynhonnell cloc i'r modiwlau COREUART, cmd_decoder, TPSRAM_ECC, a RAM_RW.
Mae'r ffigur canlynol yn dangos strwythur clocio'r dyluniad demo.

Ffigur 2 • Strwythur Clocio

Ailosod Strwythur
Yn y dyluniad demo hwn, darperir y signal ailosod i'r modiwlau COREUART, cmd_decoder, a RAM_RW trwy borthladd LOCK RTG4FCCCECALIB_C0. Mae'r ffigur canlynol yn dangos strwythur ailosod y dyluniad demo.

Ffigur 3 • Strwythur Ailosod

Sefydlu'r Dyluniad Demo
Mae'r adrannau canlynol yn disgrifio sut i sefydlu Pecyn Datblygu RTG4 a GUI i redeg y dyluniad demo.

Gosodiadau Siwmper

1. Cysylltwch y siwmperi ar y Pecyn Datblygu RTG4, fel y dangosir yn Nhabl 2.
   Tabl 2 • Gosodiadau Siwmper

   Siwmper	Pin (Oddi)	Pin (I)	Sylwadau
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Diofyn
   J16	2	3	Diofyn
   J32	1	2	Diofyn
   J33	1	3	Diofyn
   	2	4

   Nodyn: Diffoddwch y switsh cyflenwad pŵer, SW6, tra'n cysylltu'r siwmperi.

2. Cysylltwch y cebl USB (mini USB â chebl USB Math-A) â J47 o'r Pecyn Datblygu RTG4 a phen arall y cebl i borth USB y PC gwesteiwr.
3. Sicrhewch fod y gyrwyr pont USB i UART yn cael eu canfod yn awtomatig. Gellir gwirio hyn yn rheolwr dyfais y PC gwesteiwr.
   Mae Ffigur 4 yn dangos priodweddau porthladd cyfresol USB 2.0 a'r trawsnewidydd cyfresol COM31 a USB C cysylltiedig.

Ffigur 4 • Gyrwyr Pont USB i UART

Nodyn: Os nad yw'r gyrwyr pont USB i UART wedi'u gosod, lawrlwythwch a gosodwch y gyrwyr o www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Mae Ffigur 5 yn dangos y gosodiad bwrdd ar gyfer rhedeg y demo EDAC ar y Pecyn Datblygu RTG4.

Rhaglennu'r Dyluniad Demo

1. Lansio meddalwedd Libero SOC.
2. Rhaglennu Pecyn Datblygu RTG4 gyda'r swydd file darparu fel rhan o'r dyluniad files gan ddefnyddio meddalwedd FlashPro Express, cyfeiriwch at Atodiad 1: Rhaglennu'r Dyfais gan Ddefnyddio FlashPro Express, tudalen 14.
   Nodyn: Unwaith y bydd y rhaglennu wedi'i wneud gyda'r swydd file trwy feddalwedd FlashPro Express, ewch ymlaen i EDAC Demo GUI, tudalen 9. Fel arall, ewch ymlaen i'r cam nesaf.
3. Yn y llif dylunio Libero, cliciwch Rhedeg gweithredu Rhaglen.
4. Unwaith y bydd y Rhaglennu wedi'i chwblhau, mae tic gwyrdd yn ymddangos o flaen 'Run Programme action' sy'n nodi rhaglennu cynllun y demo yn llwyddiannus.

GUI Demo EDAC
Mae demo EDAC yn cael GUI hawdd ei ddefnyddio, fel y dangosir yn Ffigur 7, sy'n rhedeg ar y cyfrifiadur gwesteiwr, sy'n cyfathrebu â Phecyn Datblygu RTG4. Defnyddir yr UART fel y protocol cyfathrebu sylfaenol rhwng y PC gwesteiwr a Phecyn Datblygu RTG4.

Mae'r GUI yn cynnwys yr adrannau canlynol:

1. Dewis porthladd COM i sefydlu'r cysylltiad UART â RTG4 FPGA gyda chyfradd baud 115200.
2. Ysgrifennu Cof LSRAM: Ysgrifennu'r data 8-did i'r cyfeiriad cof LSRAM penodedig.
3. Sgwrio Cof: I alluogi neu analluogi'r rhesymeg sgrwbio.
4. Darllen Cof LSRAM: I ddarllen y data 8-bit o'r cyfeiriad cof LSRAM penodedig.
5. Cyfrif Gwallau: Yn dangos y cyfrif gwallau ac yn darparu opsiwn i glirio gwerth y cownter i sero.
6. Cyfrif Gwall 1-did: Yn dangos cyfrif gwall 1-did ac yn darparu opsiwn i glirio gwerth y cownter i sero.
7. Cyfrif Gwall 2-did: Yn dangos cyfrif gwall 2-did ac yn darparu opsiwn i glirio gwerth y rhifydd i sero.
8. Data Log: Yn darparu'r wybodaeth statws ar gyfer pob gweithrediad a gyflawnir gan ddefnyddio'r GUI.

Rhedeg y Demo
Mae'r camau canlynol yn disgrifio sut i redeg y demo:

1. Mynd i \v1.2.2\v1.2.2\Exe a chliciwch ddwywaith ar EDAC_GUI.exe fel y dangosir yn Ffigur 8.
2. Dewiswch y porthladd COM31 o'r rhestr a chliciwch ar Connect.

Chwistrelliad gwall did sengl a chywiro

1. Yn y dyluniad Libero a ddarperir, cliciwch ddwywaith ar y SmartDebug Design yn y llif dylunio.
2. Yn y SmartDebug GUI, cliciwch Debug FPGA Array.
3. Yn y ffenestr Debug FPGA Array, ewch i'r tab Blociau Cof. Bydd yn dangos y bloc LSRAM yn y dyluniad gyda rhesymeg a chorfforol view. Dangosir blociau rhesymegol gydag eicon L, a dangosir blociau ffisegol gydag eicon P.
4. Dewiswch yr enghraifft bloc corfforol a de-gliciwch Ychwanegu.
5. I ddarllen y bloc cof, cliciwch Darllen Bloc.
6. Chwistrellu gwall 1 bit yn y data bit 8 mewn unrhyw leoliad o LSRAM hyd at ddyfnder 256, fel y dangosir yn y ffigur canlynol lle mae gwall 1 did yn cael ei chwistrellu yn lleoliad 0th y LSRAM.
7. Cliciwch Write Block er mwyn ysgrifennu'r data wedi'i addasu i'r lleoliad arfaethedig.
8. Ewch i'r EDAC GUI a nodwch y maes Cyfeiriad yn yr adran Darllen Cof LSRAM a chliciwch ar Darllen, fel y dangosir yn y ffigur canlynol.
9. Arsylwi 1 Bit Gwall Cyfrif a Darllen meysydd Data yn y GUI. Mae gwerth cyfrif gwall yn cynyddu 1.
   Mae'r maes Darllen Data yn dangos y data cywir wrth i'r EDAC gywiro'r darn gwall.

Nodyn: Os nad yw sgrwbio cof wedi'i alluogi, yna cynyddir y cyfrif gwallau ar gyfer pob darlleniad o'r un cyfeiriad LSRAM gan ei fod yn achosi'r gwall 1-did.

Chwistrelliad gwall did dwbl a Chanfod

1. Perfformiwch gam 1 i gam 5 fel y nodir yn Chwistrelliad a chywiriad gwall did sengl, tudalen 10.
2. Chwistrellu gwall 2-did yn y data 8-did mewn unrhyw leoliad o LSRAM hyd at ddyfnder 256, fel y dangosir yn y ffigur canlynol lle mae'r gwall 2-did yn cael ei chwistrellu yn lleoliad 'A' y LSRAM.
3. Cliciwch Write Block i ysgrifennu'r data wedi'i addasu i'r lleoliad arfaethedig.
4. Ewch i'r EDAC GUI a nodwch y maes Cyfeiriad yn yr adran Darllen Cof LSRAM a chliciwch ar Darllen, fel y dangosir yn y ffigur canlynol.
5. Arsylwi 2-did Cyfrif Gwallau a Darllen meysydd Data yn y GUI. Mae gwerth cyfrif gwall yn cynyddu 1.
   Mae'r maes Darllen Data yn dangos y data llygredig.

Mae'r holl gamau a gyflawnir yn RTG4 wedi'u cofnodi yn adran Consol Cyfresol GUI.

Casgliad
Mae'r demo hwn yn tynnu sylw at alluoedd EDAC atgofion RTG4 LSRAM. Cyflwynir y gwall 1-did neu'r gwall 2-did trwy SmartDebug GUI. Gwelir cywiro gwall 1-did a chanfod gwall 2-did gan ddefnyddio GUI EDAC.

Rhaglennu'r Dyfais gan Ddefnyddio FlashPro Express

Mae'r adran hon yn disgrifio sut i raglennu'r ddyfais RTG4 gyda'r swydd raglennu file gan ddefnyddio FlashPro Express.

I raglennu'r ddyfais, gwnewch y camau canlynol:

1. Sicrhewch fod y gosodiadau siwmper ar y bwrdd yr un fath â'r rhai a restrir yn Nhabl 3 o UG0617:
   Canllaw Defnyddiwr Pecyn Datblygu RTG4.
2. Yn ddewisol, gellir gosod siwmper J32 i gysylltu pinnau 2-3 wrth ddefnyddio rhaglennydd FlashPro4, FlashPro5, neu FlashPro6 allanol yn lle'r gosodiad siwmper rhagosodedig i ddefnyddio'r FlashPro5 wedi'i fewnosod.
   Nodyn: Rhaid diffodd y switsh cyflenwad pŵer, SW6 tra'n gwneud y cysylltiadau siwmper.
3. Cysylltwch y cebl cyflenwad pŵer â'r cysylltydd J9 ar y bwrdd.
4. Pŵer AR y switsh cyflenwad pŵer SW6.
5. Os ydych chi'n defnyddio'r FlashPro5 wedi'i fewnosod, cysylltwch y cebl USB â'r cysylltydd J47 a'r PC gwesteiwr.
   Fel arall, os ydych chi'n defnyddio rhaglennydd allanol, cysylltwch y cebl rhuban â'r JTAG pennawd J22 a chysylltwch y rhaglennydd â'r PC gwesteiwr.
6. Ar y cyfrifiadur gwesteiwr, lansiwch feddalwedd FlashPro Express.
7. Cliciwch Newydd neu dewiswch Prosiect Swydd Newydd o FlashPro Express Job o ddewislen Prosiect i greu prosiect swydd newydd, fel y dangosir yn y ffigur canlynol.
8. Rhowch y canlynol yn y Prosiect Swydd Newydd o flwch deialog FlashPro Express Job:
   • Swydd rhaglennu file: Cliciwch Pori , a llywio i'r lleoliad lle mae'r .job file wedi ei leoli a dewiswch y file. Y lleoliad diofyn yw: \rtg4_dg0703_df\Rhaglenu_Swydd
   • Lleoliad prosiect swydd FlashPro Express: Cliciwch Pori a llywio i'r lleoliad prosiect FlashPro Express a ddymunir.
9. Cliciwch OK. Y rhaglennu gofynnol file wedi'i ddewis ac yn barod i'w raglennu yn y ddyfais.
10. Bydd y ffenestr FlashPro Express yn ymddangos, yn cadarnhau bod rhif rhaglennydd yn ymddangos yn y maes Rhaglennydd. Os nad ydyw, cadarnhewch y cysylltiadau bwrdd a chliciwch ar Adnewyddu/Ailsganio Rhaglenwyr.
11. Cliciwch RUN. Pan fydd y ddyfais wedi'i rhaglennu'n llwyddiannus, dangosir statws RUN PASSED fel y dangosir yn y ffigur canlynol.
12. Caewch FlashPro Express neu cliciwch Ymadael yn y tab Prosiect.

Rhedeg y Sgript TCL

Darperir sgriptiau TCL yn y dyluniad files ffolder o dan cyfeiriadur TCL_Scripts. Os oes angen, y dyluniad
gellir atgynhyrchu'r llif o'r Cynllun Gweithredu hyd at gynhyrchu swyddi file.

I redeg y TCL, dilynwch y camau isod:

1. Lansio meddalwedd Libero
2. Dewiswch Prosiect > Cyflawni Sgript….
3. Cliciwch Pori a dewiswch script.tcl o'r cyfeiriadur TCL_Scripts sydd wedi'i lawrlwytho.
4. Cliciwch Rhedeg.

Ar ôl gweithredu sgript TCL yn llwyddiannus, caiff prosiect Libero ei greu o fewn cyfeiriadur TCL_Scripts.
Am ragor o wybodaeth am sgriptiau TCL, cyfeiriwch at rtg4_dg0703_df/TCL_Scripts/readme.txt.
Cyfeiriwch at Ganllaw Cyfeirio Gorchymyn TCL Libero® SoC am ragor o fanylion am orchmynion TCL. Cysylltwch â Chymorth Technegol ar gyfer unrhyw ymholiadau a gafwyd wrth redeg y sgript TCL.

Nid yw Microsemi yn gwneud unrhyw warant, cynrychiolaeth na gwarant ynghylch y wybodaeth a gynhwysir yma nac addasrwydd ei gynhyrchion a'i wasanaethau at unrhyw ddiben penodol, ac nid yw Microsemi ychwaith yn cymryd unrhyw atebolrwydd o gwbl sy'n deillio o gymhwyso neu ddefnyddio unrhyw gynnyrch neu gylched. Mae'r cynhyrchion a werthir isod ac unrhyw gynhyrchion eraill a werthwyd gan Microsemi wedi bod yn destun profion cyfyngedig ac ni ddylid eu defnyddio ar y cyd ag offer neu gymwysiadau sy'n hanfodol i genhadaeth. Credir bod unrhyw fanylebau perfformiad yn ddibynadwy ond nid ydynt wedi'u gwirio, a rhaid i'r Prynwr gynnal a chwblhau'r holl berfformiad a phrofion eraill o'r cynhyrchion, ar eu pen eu hunain ac ynghyd ag unrhyw gynhyrchion terfynol, neu wedi'u gosod ynddynt. Ni fydd y prynwr yn dibynnu ar unrhyw ddata a manylebau perfformiad neu baramedrau a ddarperir gan Microsemi. Cyfrifoldeb y Prynwr yw pennu addasrwydd unrhyw gynhyrchion yn annibynnol a phrofi a gwirio'r un peth. Darperir y wybodaeth a ddarperir gan Microsemi isod “fel y mae, ble mae” a chyda phob nam, ac mae'r holl risg sy'n gysylltiedig â gwybodaeth o'r fath yn gyfan gwbl gyda'r Prynwr. Nid yw Microsemi yn rhoi, yn benodol nac yn ymhlyg, i unrhyw barti unrhyw hawliau patent, trwyddedau, nac unrhyw hawliau eiddo deallusol eraill, boed hynny mewn perthynas â gwybodaeth o'r fath ei hun neu unrhyw beth a ddisgrifir gan wybodaeth o'r fath. Mae'r wybodaeth a ddarperir yn y ddogfen hon yn berchnogol i Microsemi, ac mae Microsemi yn cadw'r hawl i wneud unrhyw newidiadau i'r wybodaeth yn y ddogfen hon neu i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd.

Ynglŷn â Microsemi Mae Microsemi, is-gwmni sy'n eiddo llwyr i Microchip Technology Inc. (Nasdaq: MCHP), yn cynnig portffolio cynhwysfawr o atebion lled-ddargludyddion a system ar gyfer awyrofod ac amddiffyn, cyfathrebu, canolfan ddata a marchnadoedd diwydiannol. Mae cynhyrchion yn cynnwys cylchedau integredig signal cymysg analog perfformiad uchel ac wedi'u caledu gan ymbelydredd, FPGAs, SoCs ac ASICs; cynhyrchion rheoli pŵer; dyfeisiau amseru a chydamseru a datrysiadau amser manwl gywir, gan osod safon y byd ar gyfer amser; dyfeisiau prosesu llais; atebion RF; cydrannau arwahanol; datrysiadau storio a chyfathrebu menter, technolegau diogelwch a gwrth-t graddadwyamper cynnyrch; Atebion Ethernet; ICs pŵer-dros-Ethernet a midspans; yn ogystal â galluoedd a gwasanaethau dylunio personol. Dysgwch fwy yn www.microsemi.com.

Pencadlys Microsemi
Un Fenter, Aliso Viejo,
CA 92656 UDA
O fewn UDA: +1 800-713-4113
Y tu allan i UDA: +1 949-380-6100
Gwerthiant: +1 949-380-6136
Ffacs: +1 949-215-4996
E-bost: gwerthiannau.cefnogaeth@microsemi.com
www.microsemi.com

©2021 Microsemi, is-gwmni sy'n eiddo llwyr i Microchip Technology Inc. Cedwir pob hawl. Mae Microsemi a logo Microsemi yn nodau masnach cofrestredig Microsemi Corporation. Mae'r holl nodau masnach a nodau gwasanaeth eraill yn eiddo i'w perchnogion priodol.

Microsemi Perchnogol DG0703 Adolygu 4.0

Dogfennau / Adnoddau

Canfod a Chywiro Gwall MICROCHIP ar Gof LSRAM RTG4 [pdfCanllaw Defnyddiwr Demo DG0703, Canfod Gwallau a Chywiro ar Gof LSRAM RTG4, Canfod a Chywiro ar Gof LSRAM RTG4, Cof RTG4 LSRAM, Cof LSRAM

Cyfeiriadau

• Llawlyfr Defnyddiwr