Detekce a oprava chyb MICROCHIP na paměti RTG4 LSRAM

Historie revizí

Historie revizí popisuje změny, které byly v dokumentu implementovány. Změny jsou uvedeny podle revizí, počínaje nejnovější publikací.

Revize 4.0
Níže je uveden souhrn změn provedených v této revizi.

• Aktualizován dokument pro Libero SoC v2021.2.
• Přidán Dodatek 1: Programování zařízení pomocí FlashPro Express, strana 14.
• Přidán Dodatek 2: Spuštění skriptu TCL, strana 16.
• Odstraněny odkazy na čísla verzí Libera.

Revize 3.0
Aktualizován dokument pro vydání softwaru Libero v11.9 SP1.

Revize 2.0
Aktualizován dokument pro vydání softwaru Libero v11.8 SP2.

Revize 1.0
První zveřejnění tohoto dokumentu.

Detekce a oprava chyb na paměti RTG4 LSRAM

Tento referenční návrh popisuje schopnosti detekce a opravy chyb (EDAC) LSRAM RTG4™ FPGA. V prostředí citlivém na jednu událost (SEU) je RAM náchylná k přechodným chybám způsobeným těžkými ionty. Tyto chyby lze detekovat a opravit pomocí kódů pro opravu chyb (ECC). Bloky RTG4 FPGA RAM mají vestavěné řadiče EDAC pro generování kódů opravy chyb pro opravu 1bitové chyby nebo detekci 2bitové chyby.

Pokud je detekována 1bitová chyba, ovladač EDAC opraví chybový bit a nastaví příznak opravy chyb (SB_CORRECT) na aktivní vysokou. Pokud je detekována 2bitová chyba, ovladač EDAC nastaví příznak detekce chyb (DB_DETECT) na aktivní vysokou.
Další informace o funkčnosti RTG4 LSRAM EDAC naleznete v UG0574: RTG4 FPGA Fabric

Uživatelská příručka.
V tomto referenčním návrhu je 1bitová nebo 2bitová chyba zavedena prostřednictvím grafického uživatelského rozhraní SmartDebug. EDAC je sledován pomocí grafického uživatelského rozhraní (GUI), využívajícího rozhraní UART pro přístup k LSRAM pro čtení/zápis dat, Libero® System-on-Chip (SoC) SmartDebug (JTAG) se používá k vložení chyb do paměti LSRAM.

Požadavky na design
Tabulka 1 uvádí referenční požadavky na návrh pro spuštění ukázky RTG4 LSRAM EDAC.

Tabulka 1 • Požadavky na design

Software

• Libero SoC
• FlashPro Express
• SmartDebug
• Ovladače hostitelského počítače Ovladače USB na UART

Poznámka: Libero SmartDesign a snímky obrazovek konfigurace zobrazené v této příručce jsou pouze ilustrativní.
Otevřete design Libero a podívejte se na nejnovější aktualizace.

Předpoklady
Než začnete:
Stáhněte a nainstalujte Libero SoC (jak je uvedeno v webweb pro tento návrh) na hostitelském počítači z následujícího umístění: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Demo design
Stáhněte si demo design files od Microsemi webmísto na: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Demo design files zahrnují:

• Projekt Libero SoC
• Instalační program GUI
• Programování files
• Readme.txt file
• TCL_Scripts

Aplikace GUI na hostitelském počítači vydává příkazy zařízení RTG4 prostřednictvím rozhraní USB-UART. Toto rozhraní UART je navrženo s CoreUART, což je logická IP z katalogu Libero SoC IP. CoreUART IP v látce RTG4 přijímá příkazy a přenáší je do logiky příkazového dekodéru. Logika dekodéru příkazů dekóduje příkaz pro čtení nebo zápis, který se provádí pomocí logiky paměťového rozhraní.

Blok paměťového rozhraní se používá ke čtení/zápisu a sledování příznaků chyb LSRAM. Vestavěný EDAC opravuje 1bitovou chybu při čtení z LSRAM a poskytuje opravená data do uživatelského rozhraní, ale nezapisuje opravená data zpět do LSRAM. Vestavěný LSRAM EDAC neimplementuje funkci čištění. Demo design implementuje srubovou logiku, která monitoruje příznak 1bitové korekce a aktualizuje LSRAM opravenými daty, pokud dojde k chybě jednoho bitu.
SmartDebug GUI se používá k vložení 1bitové nebo 2bitové chyby do dat LSRAM.
Obrázek 1 ukazuje blokové schéma nejvyšší úrovně demo návrhu RTG4 LSRAM EDAC.

Obrázek 1 • Blokový diagram nejvyšší úrovně

Níže jsou uvedeny konfigurace demo návrhu:

1. LSRAM je nakonfigurována pro režim ×18 a EDAC je povoleno připojením signálu LSRAM ECC_EN k high.
   Poznámka: LSRAM EDAC je podporován pouze pro režimy ×18 a ×36.
2. CoreUART IP je nakonfigurován pro komunikaci s aplikací hostitelského PC při přenosové rychlosti 115200.
3. RTG4FCCCECALIB_C0 je nakonfigurován tak, aby taktoval CoreUART a další látkovou logiku na 80 MHz.

Vlastnosti
Následují funkce demo designu:

• Čtení a zápis do LSRAM
• Vložení 1bitové a 2bitové chyby pomocí SmartDebug
• Zobrazení 1bitových a 2bitových hodnot počtu chyb
• Ustanovení pro vymazání hodnot počtu chyb
• Povolit nebo zakázat logiku čištění paměti

Popis
Tento demo návrh zahrnuje implementaci následujících úkolů:

• Inicializace a přístup k LSRAM
  Logika paměťového rozhraní implementovaná v logice tkaniny přijímá inicializační příkaz z GUI a inicializuje prvních 256 paměťových míst LSRAM pomocí přírůstkových dat. Provádí také operace čtení a zápisu do 256 paměťových míst LSRAM přijímáním adresy a dat z GUI. Pro operaci čtení návrh načte data z LSRAM a poskytne je grafickému rozhraní pro zobrazení. Očekává se, že návrh nebude způsobovat chyby před použitím SmartDebug.

Poznámka: Neinicializovaná paměťová místa mohou mít náhodné hodnoty a SmartDebug může v těchto umístěních vykazovat jednobitové nebo dvoubitové chyby.

• Vkládání 1bitových nebo 2bitových chyb
  SmartDebug GUI se používá k vložení 1bitových nebo 2bitových chyb do určeného paměťového místa LSRAM. Následující operace se provádějí pomocí SmartDebug pro vložení 1bitových a 2bitových chyb do LSRAM:
  • Otevřete GUI SmartDebug a klikněte na Debug FPGA Array.
  • Přejděte na kartu Bloky paměti, vyberte instanci paměti a klikněte pravým tlačítkem na Přidat.
  • Chcete-li přečíst blok paměti, klepněte na tlačítko Číst blok.
  • Injektujte jednobitovou nebo dvoubitovou chybu do libovolného místa paměti LSRAM určité hloubky.
  • Chcete-li zapisovat do upraveného umístění, klepněte na Zapsat blok.
    Během operace čtení a zápisu LSRAM pomocí SmartDebug (JTAG) je řadič EDAC vynechán a nepočítá bity ECC pro operaci zápisu v kroku e.
• Chyba při počítání
  8bitové čítače se používají k poskytování počtu chyb a jsou navrženy do logiky tkaniny pro počítání 1bitových nebo 2bitových chyb. Logika dekodéru příkazů poskytuje GUI hodnoty počtu při přijímání příkazů z GUI.

Struktura hodin
V tomto demo designu je jedna doména hodin. Interní 50 MHz oscilátor pohání RTG4FCCC, který dále pohání RTG4FCCCECALIB_C0. RTG4FCCCECALIB_C0 generuje 80 MHz hodiny, které poskytují zdroj hodin pro moduly COREUART, cmd_decoder, TPSRAM_ECC a RAM_RW.
Následující obrázek ukazuje strukturu taktování demo návrhu.

Obrázek 2 • Struktura hodin

Obnovit strukturu
V tomto ukázkovém návrhu je signál resetování do modulů COREUART, cmd_decoder a RAM_RW poskytován prostřednictvím portu LOCK RTG4FCCCECALIB_C0. Následující obrázek ukazuje strukturu resetování demo návrhu.

Obrázek 3 • Resetovat strukturu

Nastavení demo designu
Následující části popisují, jak nastavit RTG4 Development Kit a GUI pro spuštění demo návrhu.

Nastavení propojky

1. Připojte propojky na vývojové sadě RTG4, jak je znázorněno v tabulce 2.
   Tabulka 2 • Nastavení propojek

   Skokan	Připnout (od)	Připnout (komu)	Komentáře
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Výchozí
   J16	2	3	Výchozí
   J32	1	2	Výchozí
   J33	1	3	Výchozí
   	2	4

   Poznámka: Při zapojování propojek vypněte vypínač napájení SW6.

2. Připojte kabel USB (kabel mini USB na USB typu A) k J47 vývojové sady RTG4 a druhý konec kabelu k portu USB hostitelského počítače.
3. Ujistěte se, že jsou automaticky detekovány ovladače můstku USB na UART. To lze ověřit ve správci zařízení hostitelského počítače.
   Obrázek 4 ukazuje vlastnosti sériového portu USB 2.0 a připojený sériový převodník COM31 a USB C.

Obrázek 4 • Ovladače USB to UART Bridge

Poznámka: Pokud nejsou nainstalovány ovladače USB to UART bridge, stáhněte a nainstalujte ovladače z www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Obrázek 5 ukazuje nastavení desky pro spuštění dema EDAC na RTG4 Development Kit.

Programování demo designu

1. Spusťte software Libero SOC.
2. Chcete-li naprogramovat vývojovou sadu RTG4 s touto úlohou file poskytnuta jako součást návrhu files pomocí softwaru FlashPro Express, viz Příloha 1: Programování zařízení pomocí FlashPro Express, strana 14.
   Poznámka: Jakmile je programování dokončeno s úlohou file prostřednictvím softwaru FlashPro Express přejděte na EDAC Demo GUI, strana 9. V opačném případě přejděte k dalšímu kroku.
3. V procesu návrhu Libero klikněte na Spustit akci programu.
4. Jakmile je programování dokončeno, objeví se zelené zaškrtnutí před 'Run Program action', což znamená úspěšné naprogramování demo designu.

EDAC Demo GUI
Demo EDAC je vybaveno uživatelsky přívětivým GUI, jak je znázorněno na obrázku 7, které běží na hostitelském počítači, který komunikuje s vývojovou sadou RTG4. UART se používá jako základní komunikační protokol mezi hostitelským PC a RTG4 Development Kit.

GUI obsahuje následující sekce:

1. Výběr COM portu pro navázání připojení UART k RTG4 FPGA s přenosovou rychlostí 115200.
2. Zápis do paměti LSRAM: Pro zápis 8bitových dat na zadanou adresu paměti LSRAM.
3. Čištění paměti: Umožňuje povolit nebo zakázat logiku čištění.
4. Čtení paměti LSRAM: Čtení 8bitových dat ze zadané adresy paměti LSRAM.
5. Error Count: Zobrazuje počet chyb a poskytuje možnost vymazat hodnotu čítače na nulu.
6. 1-bit Error Count: Zobrazuje 1-bitový počet chyb a poskytuje možnost vymazat hodnotu čítače na nulu.
7. 2-bit Error Count: Zobrazuje 2bitový počet chyb a poskytuje možnost vymazat hodnotu čítače na nulu.
8. Log Data: Poskytuje informace o stavu pro každou operaci provedenou pomocí GUI.

Spuštění ukázky
Následující kroky popisují, jak spustit demo:

1. Jít do \v1.2.2\v1.2.2\Exe a poklepejte na EDAC_GUI.exe, jak je znázorněno na obrázku 8.
2. Vyberte port COM31 ze seznamu a klikněte na Connect.

Jednobitová injekce chyb a oprava

1. V poskytnutém návrhu Libero poklepejte na návrh SmartDebug v toku návrhu.
2. V grafickém rozhraní SmartDebug klikněte na Debug FPGA Array.
3. V okně Debug FPGA Array přejděte na kartu Memory Blocks. Ukáže blok LSRAM v návrhu s logickým a fyzickým view. Logické bloky jsou zobrazeny ikonou L a fyzické bloky jsou zobrazeny ikonou P.
4. Vyberte instanci fyzického bloku a klikněte pravým tlačítkem na Přidat.
5. Chcete-li přečíst blok paměti, klepněte na tlačítko Číst blok.
6. Vloží 1 bitovou chybu do 8bitových dat na libovolné místo LSRAM až do hloubky 256, jak je znázorněno na následujícím obrázku, kde je 1 bitová chyba vložena na 0. místo LSRAM.
7. Chcete-li zapsat upravená data do zamýšleného umístění, klikněte na Zapsat blok.
8. Přejděte do GUI EDAC a zadejte pole Adresa v části Čtení paměti LSRAM a klikněte na Číst, jak je znázorněno na následujícím obrázku.
9. Sledujte pole 1 Bit Error Count a Read Data v GUI. Hodnota počtu chyb se zvýší o 1.
   Pole Číst data zobrazuje správná data, protože EDAC opravuje chybový bit.

Poznámka: Pokud není povoleno čištění paměti, počet chyb se zvýší při každém čtení ze stejné adresy LSRAM, protože způsobí 1bitovou chybu.

Dvojitá bitová injekce a detekce chyb

1. Proveďte kroky 1 až 5, jak je uvedeno v Injekce a oprava jedné bitové chyby, strana 10.
2. Vloží 2bitovou chybu do 8bitových dat na libovolné místo LSRAM až do hloubky 256, jak je znázorněno na následujícím obrázku, kde je 2bitová chyba vložena do místa 'A' LSRAM.
3. Klepnutím na Zapsat blok zapište upravená data do zamýšleného umístění.
4. Přejděte do GUI EDAC a zadejte pole Adresa v části Čtení paměti LSRAM a klikněte na Číst, jak je znázorněno na následujícím obrázku.
5. Sledujte pole 2bit Error Count a Read Data v GUI. Počet chyb se zvýší o 1.
   Pole Číst data zobrazuje poškozená data.

Všechny akce provedené v RTG4 jsou protokolovány v části Sériová konzole v GUI.

Závěr
Tato ukázka zdůrazňuje schopnosti EDAC pamětí RTG4 LSRAM. 1bitová nebo 2bitová chyba se zavádí prostřednictvím grafického uživatelského rozhraní SmartDebug. 1bitová oprava chyb a 2bitová detekce chyb je sledována pomocí grafického uživatelského rozhraní EDAC.

Programování zařízení pomocí FlashPro Express

Tato část popisuje, jak programovat obvod RTG4 pomocí programovací úlohy file pomocí FlashPro Express.

Chcete-li naprogramovat zařízení, proveďte následující kroky:

1. Zajistěte, aby nastavení propojek na desce bylo stejné jako v tabulce 3 v UG0617:
   RTG4 Development Kit Uživatelská příručka.
2. Volitelně lze propojku J32 nastavit pro připojení kolíků 2-3 při použití externího programátoru FlashPro4, FlashPro5 nebo FlashPro6 namísto výchozího nastavení propojky pro použití vestavěného FlashPro5.
   Poznámka: Při zapojování propojek musí být vypínač napájení SW6 vypnutý.
3. Připojte napájecí kabel ke konektoru J9 na desce.
4. Zapněte vypínač SW6.
5. Pokud používáte vestavěný FlashPro5, připojte kabel USB ke konektoru J47 a hostitelskému počítači.
   Případně, pokud používáte externí programátor, připojte plochý kabel do konektoru JTAG hlavičku J22 a připojte programátor k hostitelskému PC.
6. Na hostitelském počítači spusťte software FlashPro Express.
7. Klikněte na Nový nebo vyberte Nový projekt úlohy z FlashPro Express Job z nabídky Projekt a vytvořte nový projekt zakázky, jak je znázorněno na následujícím obrázku.
8. V dialogovém okně New Job Project from FlashPro Express Job zadejte následující:
   • Programátorská práce file: Klikněte na Procházet a přejděte do umístění, kde se nachází .úloha file se nachází a vyberte file. Výchozí umístění je: \rtg4_dg0703_df\Programování_Job
   • Umístění projektu úlohy FlashPro Express: Klepněte na Procházet a přejděte do požadovaného umístění projektu FlashPro Express.
9. Klepněte na tlačítko OK. Požadované programování file je vybrán a připraven k naprogramování v zařízení.
10. Zobrazí se okno FlashPro Express, potvrďte, že se v poli Programátor objevilo číslo programátoru. Pokud ne, potvrďte připojení desky a klikněte na Refresh/Rescan Programmers.
11. Klepněte na RUN. Když je zařízení úspěšně naprogramováno, zobrazí se stav RUN PASSED, jak je znázorněno na následujícím obrázku.
12. Zavřete FlashPro Express nebo klikněte na Konec na kartě Projekt.

Spuštění skriptu TCL

V návrhu jsou uvedeny skripty TCL files složku v adresáři TCL_Scripts. V případě potřeby design
tok lze reprodukovat od implementace návrhu až po vytvoření zakázky file.

Chcete-li spustit TCL, postupujte takto:

1. Spusťte software Libero
2. Vyberte Projekt > Spustit skript….
3. Klikněte na Procházet a vyberte script.tcl ze staženého adresáře TCL_Scripts.
4. Klikněte na Spustit.

Po úspěšném provedení TCL skriptu se v adresáři TCL_Scripts vytvoří projekt Libero.
Další informace o skriptech TCL naleznete v rtg4_dg0703_df/TCL_Scripts/readme.txt.
Další podrobnosti o příkazech TCL naleznete v Referenční příručce příkazů Libero® SoC TCL. Obraťte se na technickou podporu v případě jakýchkoli dotazů, na které narazíte při spouštění skriptu TCL.

Microsemi neposkytuje žádnou záruku, prohlášení ani záruku týkající se informací zde obsažených nebo vhodnosti svých produktů a služeb pro jakýkoli konkrétní účel, ani nepřebírá žádnou odpovědnost vyplývající z aplikace nebo použití jakéhokoli produktu nebo okruhu. Zde prodávané produkty a jakékoli další produkty prodávané společností Microsemi byly podrobeny omezenému testování a neměly by být používány ve spojení s kritickým vybavením nebo aplikacemi. Jakékoli výkonnostní specifikace jsou považovány za spolehlivé, ale nejsou ověřeny, a Kupující musí provést a dokončit veškeré výkonnostní a další testování produktů, a to samostatně a společně s jakýmikoli koncovými produkty nebo v nich instalované. Kupující se nebude spoléhat na žádná data a výkonové specifikace nebo parametry poskytnuté společností Microsemi. Je odpovědností kupujícího nezávisle určit vhodnost jakýchkoli produktů a testovat a ověřit je. Informace poskytované společností Microsemi níže jsou poskytovány „tak, jak jsou, kde jsou“ a se všemi chybami a veškerá rizika spojená s těmito informacemi nese výhradně Kupující. Microsemi neuděluje, explicitně ani implicitně, žádné straně žádná patentová práva, licence nebo jakákoli jiná práva duševního vlastnictví, ať už se jedná o takové informace samotné nebo cokoli popsaného v těchto informacích. Informace uvedené v tomto dokumentu jsou majetkem společnosti Microsemi a společnost Microsemi si vyhrazuje právo kdykoli bez upozornění provést jakékoli změny informací v tomto dokumentu nebo jakýchkoli produktů a služeb.

O Microsemi Microsemi, 100% dceřiná společnost Microchip Technology Inc. (Nasdaq: MCHP), nabízí komplexní portfolio polovodičových a systémových řešení pro letectví a obranu, komunikace, datová centra a průmyslové trhy. Produkty zahrnují vysoce výkonné a radiací zesílené analogové integrované obvody se smíšeným signálem, FPGA, SoC a ASIC; produkty pro řízení spotřeby; časovací a synchronizační zařízení a přesná časová řešení, stanovující světový standard pro čas; zařízení pro zpracování hlasu; RF řešení; diskrétní součásti; podniková úložiště a komunikační řešení, bezpečnostní technologie a škálovatelný anti-tamper produkty; Ethernetová řešení; Integrované obvody Power-over-Ethernet a střední rozpětí; stejně jako možnosti a služby vlastního návrhu. Více se dozvíte na www.microsemi.com.

Centrála Microsemi
Jedna Enterprise, Aliso Viejo,
CA 92656 USA
V rámci USA: +1 800-713-4113
Mimo USA: +1 949-380-6100
Prodej: +1 949-380-6136
Fax: +1 949-215-4996
Email: prodej.podpora@microsemi.com
www.microsemi.com

©2021 Microsemi, dceřiná společnost ve stoprocentním vlastnictví Microchip Technology Inc. Všechna práva vyhrazena. Microsemi a logo Microsemi jsou registrované ochranné známky společnosti Microsemi Corporation. Všechny ostatní ochranné známky a servisní známky jsou majetkem příslušných vlastníků.

Microsemi Proprietary DG0703 Revize 4.0

Dokumenty / zdroje

Detekce a oprava chyb MICROCHIP na paměti RTG4 LSRAM [pdfUživatelská příručka DG0703 Demo, detekce a oprava chyb na paměti RTG4 LSRAM, detekce a oprava na paměti RTG4 LSRAM, paměti RTG4 LSRAM, paměti LSRAM

Reference

• Uživatelská příručka