Deteksyon ak koreksyon erè MICROCHIP sou memwa RTG4 LSRAM

Istwa revizyon

Istwa revizyon an dekri chanjman ki te aplike nan dokiman an. Chanjman yo nan lis pa revizyon, kòmanse ak piblikasyon ki pi aktyèl la.

Revizyon 4.0
Sa ki anba la a se yon rezime chanjman ki fèt nan revizyon sa a.

• Mete ajou dokiman an pou Libero SoC v2021.2.
• Te ajoute Apendis 1: Pwogramasyon Aparèy la Sèvi ak FlashPro Express, paj 14.
• Te ajoute Apendis 2: Kouri Script TCL, paj 16.
• Retire referans yo nan nimewo vèsyon Libero.

Revizyon 3.0
Mete ajou dokiman an pou lage lojisyèl Libero v11.9 SP1.

Revizyon 2.0
Mete ajou dokiman an pou lage lojisyèl Libero v11.8 SP2.

Revizyon 1.0
Premye piblikasyon dokiman sa a.

Deteksyon ak koreksyon erè sou memwa RTG4 LSRAM

Konsepsyon referans sa a dekri kapasite deteksyon ak koreksyon erè (EDAC) RTG4™ FPGA LSRAM yo. Nan yon sèl evènman fache (SEU) anviwònman sansib, RAM gen tandans fè erè pasajè ki te koze pa iyon lou. Erè sa yo ka detekte ak korije lè w itilize kòd koreksyon erè (ECCs). Blòk RAM RTG4 FPGA yo gen kontwolè EDAC entegre pou jenere kòd koreksyon erè pou korije yon erè 1-bit oswa detekte yon erè 2-bit.

Si yo detekte yon erè 1-bit, kontwolè EDAC a korije ti erè a epi li mete drapo koreksyon erè a (SB_CORRECT) nan aktif segondè. Si yo detekte yon erè 2-bit, kontwolè EDAC la mete drapo deteksyon erè (DB_DETECT) nan aktif segondè.
Pou plis enfòmasyon sou fonksyonalite RTG4 LSRAM EDAC, al gade nan UG0574: RTG4 FPGA Fabric

Gid itilizatè.
Nan konsepsyon referans sa a, erè 1-bit oswa erè 2-bit prezante atravè SmartDebug GUI. Yo obsève EDAC lè l sèvi avèk yon koòdone itilizatè grafik (GUI), lè l sèvi avèk koòdone UART pou jwenn aksè nan LSRAM pou done li/ekri, Libero® System-on-Chip (SoC) SmartDebug (JTAG) yo itilize pou enjekte erè yo nan memwa LSRAM.

Kondisyon konsepsyon
Tablo 1 bay lis kondisyon konsepsyon referans pou kouri demo RTG4 LSRAM EDAC la.

Tablo 1 • Kondisyon konsepsyon

Lojisyèl

• Libero SoC
• FlashPro Express
• SmartDebug
• Chofè PC lame yo USB pou chofè UART

Nòt: Libero SmartDesign ak ekran konfigirasyon yo montre nan gid sa a se pou rezon ilistrasyon sèlman.
Louvri konsepsyon Libero a pou wè dènye mizajou yo.

Prekondisyon
Anvan ou kòmanse:
Telechaje epi enstale Libero SoC (jan sa endike nan websit pou konsepsyon sa a) sou PC lame a soti nan kote sa a: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Demo Design
Telechaje konsepsyon Demo a files soti nan Microsemi la websit nan: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Konsepsyon Demo a fileyo enkli:

• Pwojè Libero SoC
• Enstalatè GUI
• Pwogramasyon files
• Readme.txt file
• TCL_Scripts

Aplikasyon GUI sou PC lame a bay kòmandman nan aparèy RTG4 atravè koòdone USB-UART la. Koòdone UART sa a fèt ak CoreUART, ki se yon IP lojik ki soti nan katalòg IP Libero SoC. CoreUART IP nan twal la RTG4 resevwa kòmandman epi transmèt yo nan lojik dekodeur lòd la. Lojik dekodeur kòmandman an dekode lòd li oswa ekri, ki egzekite lè l sèvi avèk lojik koòdone memwa.

Yo itilize blòk koòdone memwa pou li/ekri epi kontwole drapo erè LSRAM yo. EDAC entegre a korije erè 1-bit la pandan y ap li nan LSRAM epi li bay done korije nan koòdone itilizatè a men li pa ekri done korije tounen nan LSRAM. LSRAM EDAC entegre a pa aplike yon karakteristik épuration. Konsepsyon Demo a aplike lojik frote, ki kontwole drapo koreksyon 1-bit la epi mete ajou LSRAM la ak done yo korije si yon sèl erè bit rive.
SmartDebug GUI yo itilize pou enjekte erè 1-bit oswa 2-bit nan done LSRAM yo.
Figi 1 montre dyagram blòk an tèt nivo RTG4 LSRAM EDAC Demo konsepsyon.

Figi 1 • Dyagram Blòk Top Nivo

Sa ki annapre yo se konfigirasyon konsepsyon Demo yo:

1. LSRAM a configuré pou mòd × 18 ak EDAC pèmèt lè w konekte siyal LSRAM ECC_EN nan segondè.
   Nòt: LSRAM EDAC sipòte sèlman pou mòd ×18 ak ×36.
2. CoreUART IP konfigirasyon pou kominike ak aplikasyon PC lame a nan yon vitès 115200 baud.
3. RTG4FCCCECALIB_C0 konfigirasyon pou revèy CoreUART ak lòt lojik twal nan 80 MHz.

Karakteristik
Sa ki annapre yo se karakteristik konsepsyon Demo yo:

• Li epi ekri nan LSRAM
• Enjekte erè 1-bit ak 2-bit lè l sèvi avèk SmartDebug
• Montre valè konte erè 1-bit ak 2-bit
• Pwovizyon pou efase valè konte erè yo
• Pèmèt oswa enfim lojik épuration memwa

Deskripsyon
Konsepsyon Demo sa a enplike nan aplikasyon an nan travay sa yo:

• Inisyalize ak aksè LSRAM
  Lojik koòdone memwa aplike nan lojik twal la resevwa kòmandman inisyalizasyon nan GUI epi inisyalize premye 256 kote memwa LSRAM ak done incrémentielle yo. Li fè tou operasyon lekti ak ekri nan 256 kote memwa LSRAM lè li resevwa adrès la ak done ki sòti nan entèfas la. Pou yon operasyon lekti, konsepsyon an pran done ki soti nan LSRAM epi li bay GUI pou ekspozisyon. Atant la se ke konsepsyon an pa pral pwovoke erè anvan ou sèvi ak SmartDebug.

Nòt: Kote memwa ki pa inisyalize yo ka gen valè o aza, epi SmartDebug ka montre erè yon sèl-bit oswa doub-bit nan kote sa yo.

• Enjekte erè 1-bit oswa 2-bit
  SmartDebug GUI yo itilize pou enjekte erè 1 bit oswa 2 bit nan kote memwa espesifye nan LSRAM. Operasyon sa yo fèt lè l sèvi avèk SmartDebug pou enjekte erè 1-bit ak 2-bit nan LSRAM:
  • Louvri SmartDebug GUI, klike sou Debug FPGA Array.
  • Ale nan tab la Blòk memwa, chwazi egzanp memwa a, epi klike sou Add.
  • Pou li blòk memwa a, klike sou Li blòk.
  • Enjekte erè sèl-bit oswa doub-bit nan nenpòt kote nan LSRAM a nan yon pwofondè sèten.
  • Pou ekri kote modifye a, klike sou Write Block.
    Pandan operasyon lekti ak ekri LSRAM nan SmartDebug (JTAG) koòdone, kontwolè EDAC la iyore epi li pa kalkile Bits ECC yo pou operasyon ekri nan etap e.
• Erè Konte
  Yo itilize kontè 8-bit pou bay yon konte erè epi li se konsepsyon nan lojik twal la pou konte erè 1-bit oswa 2-bit. Lojik dekodeur kòmand bay valè konte yo nan entèfas a lè yo resevwa kòmandman ki soti nan entèfas la.

Estrikti revèy
Nan konsepsyon Demo sa a, gen yon domèn revèy. Osilator entèn 50 MHz kondui RTG4FCCC a, ki pi lwen kondwi RTG4FCCCECALIB_C0. RTG4FCCCECALIB_C0 jenere yon revèy 80 MHz ki bay modil COREUART, cmd_decoder, TPSRAM_ECC ak RAM_RW yon sous revèy.
Figi sa a montre estrikti revèy konsepsyon Demo a.

Figi 2 • Estrikti klòch

Reyajiste estrikti
Nan konsepsyon Demo sa a, yo bay siyal reset nan modil COREUART, cmd_decoder ak RAM_RW atravè pò LOCK RTG4FCCCECALIB_C0. Figi sa a montre estrikti reset nan konsepsyon Demo a.

Figi 3 • Reyajiste Estrikti

Mete kanpe konsepsyon Demo a
Seksyon sa yo dekri kijan pou mete kanpe RTG4 Devlopman Twous ak entèfas pou kouri konsepsyon Demo a.

Anviwònman kavalye

1. Konekte kavalye yo sou Twous Devlopman RTG4 la, jan yo montre nan Tablo 2.
   Tablo 2 • Anviwònman kavalye

   Kavalye	PIN (soti nan)	PIN (Pou)	Kòmantè
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Default
   J16	2	3	Default
   J32	1	2	Default
   J33	1	3	Default
   	2	4

   Nòt: Etenn switch ekipman pou pouvwa a, SW6, pandan w ap konekte jumper yo.

2. Konekte kab USB a (mini USB pou Kalite A USB kab) nan J47 nan Twous Devlopman RTG4 la ak lòt bout kab la nan pò USB nan PC lame a.
3. Asire w ke chofè pon USB pou UART yo detekte otomatikman. Sa a ka verifye nan manadjè a aparèy nan PC lame a.
   Figi 4 montre pwopriyete pò seri USB 2.0 ak COM31 ak konvètisè seri USB C ki konekte.

Figi 4 • USB pou UART Bridge Drivers

Nòt: Si chofè pon USB pou UART yo pa enstale, telechaje epi enstale chofè yo www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Figi 5 montre konfigirasyon tablo a pou kouri demo EDAC sou Twous Devlopman RTG4 la.

Pwogramasyon Demo Design la

1. Lanse lojisyèl Libero SOC.
2. Pou pwograme Twous Devlopman RTG4 ak travay la file bay kòm yon pati nan konsepsyon an files w ap itilize lojisyèl FlashPro Express, al gade nan Anèks 1: Pwogramasyon Aparèy la Sèvi ak FlashPro Express,paj 14.
   Nòt: Yon fwa ke pwogramasyon an fini ak travay la file atravè lojisyèl FlashPro Express, ale nan EDAC Demo GUI, paj 9. Sinon, ale nan pwochen etap la.
3. Nan koule konsepsyon Libero a, klike sou Run Program action.
4. Yon fwa ke pwogramasyon fini, tik vèt parèt devan 'Kouri aksyon pwogram' ki endike siksè pwogramasyon nan konsepsyon Demo a.

EDAC Demo GUI
Demo EDAC a bay yon entèfas ki fasil pou itilize, jan yo montre nan Figi 7, ki kouri sou PC lame a, ki kominike avèk Twous Devlopman RTG4 la. Yo itilize UART kòm pwotokòl kominikasyon ki kache ant PC lame a ak Twous Devlopman RTG4.

GUI a gen seksyon sa yo:

1. Seleksyon pò COM pou etabli koneksyon UART pou RTG4 FPGA ak pousantaj baud 115200.
2. Ekri memwa LSRAM: Pou ekri done 8-bit yo nan adrès memwa LSRAM espesifye a.
3. Memwa Scrubbing: Pou pèmèt oswa enfim lojik la frote.
4. Lekti memwa LSRAM: Pou li done 8-bit ki soti nan adrès memwa LSRAM espesifye a.
5. Konte Erè: Montre konte erè a epi li bay yon opsyon pou netwaye valè kontwa an a zewo.
6. Konte erè 1-bit: Montre konte erè 1-bit epi li bay yon opsyon pou netwaye valè kontwa an a zewo.
7. Konte erè 2-bit: Montre konte erè 2-bit epi li bay yon opsyon pou netwaye valè kontwa a a zewo.
8. Done Log: Bay enfòmasyon sou sitiyasyon pou chak operasyon ki fèt ak entèfas.

Kouri Demo a
Etap sa yo dekri kijan pou kouri Demo a:

1. Ale nan \v1.2.2\v1.2.2\Exe epi double-klike sou EDAC_GUI.exe jan yo montre nan Figi 8.
2. Chwazi pò COM31 la nan lis la epi klike sou Konekte.

Single bit erè piki ak koreksyon

1. Nan konsepsyon Libero yo bay la, double-klike sou Design SmartDebug la nan koule konsepsyon an.
2. Nan entèfas SmartDebug la, klike sou Debug FPGA Array.
3. Nan fenèt la Debug FPGA etalaj, ale nan tab la Blòk memwa. Li pral montre blòk la LSRAM nan konsepsyon an ak yon lojik ak fizik view. Blòk lojik yo montre ak yon icon L, ak blòk fizik yo montre ak yon icon P.
4. Chwazi egzanp blòk fizik la epi klike sou Add.
5. Pou li blòk memwa a, klike sou Li blòk.
6. Enjekte erè 1 bit nan done 8 bit nan nenpòt kote nan LSRAM jiska pwofondè 256, jan yo montre nan figi sa a kote erè 1 bit yo enjekte nan 0yèm kote LSRAM la.
7. Klike sou Write Block pou ekri done modifye yo nan kote yo gen entansyon an.
8. Ale nan EDAC GUI epi antre nan jaden Adrès nan seksyon LSRAM Memory Read epi klike sou Li, jan yo montre nan figi sa a.
9. Obsève 1 Bit Erè Konte ak Li Done jaden nan entèfas la. Valè konte erè a ogmante pa 1.
   Jaden Li Done a montre done ki kòrèk yo pandan EDAC a korije ti erè a.

Nòt: Si fwote memwa pa pèmèt, Lè sa a, konte erè a ogmante pou chak lekti nan menm adrès LSRAM la jan li lakòz erè a 1-bit.

Double bit erè piki ak Deteksyon

1. Fè etap 1 jiska etap 5 jan yo bay nan Enjeksyon ak koreksyon erè yon sèl bit, paj 10.
2. Enjekte erè 2-bit nan done 8-bit yo nan nenpòt kote nan LSRAM jiska pwofondè 256, jan yo montre nan figi sa a kote erè a 2-bit yo enjekte nan kote 'A' nan LSRAM la.
3. Klike sou Write Block pou ekri done modifye yo nan kote ki gen entansyon an.
4. Ale nan EDAC GUI epi antre nan jaden Adrès nan seksyon LSRAM Memory Read epi klike sou Li, jan yo montre nan figi sa a.
5. Obsève 2-bit Erè Konte ak Li Done jaden nan entèfas la. Valè konte erè a ogmante pa 1.
   Jaden Li Done a montre done yo pèvèti.

Tout aksyon ki fèt nan RTG4 yo konekte nan seksyon Serial Console nan GUI.

Konklizyon
Demo sa a mete aksan sou kapasite EDAC nan memwa RTG4 LSRAM yo. Yo prezante erè 1-bit oswa erè 2-bit atravè SmartDebug GUI. Yo obsève koreksyon erè 1-bit ak deteksyon erè 2-bit lè l sèvi avèk yon entèfas EDAC.

Pwogramasyon Aparèy la Sèvi ak FlashPro Express

Seksyon sa a dekri kijan pou pwograme aparèy RTG4 la ak travay pwogramasyon an file lè l sèvi avèk FlashPro Express.

Pou pwograme aparèy la, fè etap sa yo:

1. Asire ke paramèt kavalye yo sou tablo a se menm jan ak sa yo ki nan lis nan Tablo 3 nan UG0617:
   RTG4 Devlopman Kit Itilizatè Gid.
2. Opsyonèlman, kavalye J32 ka mete pou konekte broch 2-3 lè w ap itilize yon pwogramè ekstèn FlashPro4, FlashPro5, oswa FlashPro6 olye de anviwònman kavalye default pou itilize FlashPro5 entegre.
   Nòt: Chanjman ekipman pou pouvwa a, SW6 dwe etenn pandan y ap fè koneksyon yo kavalye.
3. Konekte kab ekipman pou pouvwa a nan konektè J9 sou tablo a.
4. Power ON switch ekipman pou pouvwa SW6 la.
5. Si w ap itilize FlashPro5 entegre a, konekte kab USB a nan konektè J47 ak PC lame a.
   Altènativman, si w ap itilize yon pwogramè ekstèn, konekte kab riban an ak JTAG header J22 epi konekte pwogramè a nan PC lame a.
6. Sou PC lame a, lanse lojisyèl FlashPro Express la.
7. Klike sou Nouvo oswa chwazi Nouvo Pwojè Travay nan FlashPro Express Job nan meni Pwojè pou kreye yon nouvo pwojè travay, jan yo montre nan figi sa a.
8. Antre sa ki annapre yo nan bwat dyalòg New Job Project soti nan FlashPro Express Job:
   • Travay pwogramasyon file: Klike sou Browse, epi ale nan kote .job la file sitiye epi chwazi a file. Kote defo a se: \rtg4_dg0703_df\Programming_Job
   • Kote pwojè travay FlashPro Express: Klike sou Browse epi navige nan kote pwojè FlashPro Express vle a.
9. Klike sou OK. Pwogramasyon ki nesesè yo file se chwazi ak pare yo dwe pwograme nan aparèy la.
10. Fenèt FlashPro Express la ap parèt, konfime ke yon nimewo pwogramè parèt nan jaden pwogramè a. Si li pa fè sa, konfime koneksyon tablo yo epi klike sou Refresh/Rescan Programmers.
11. Klike sou RUN. Lè aparèy la pwograme avèk siksè, yon estati RUN PASSED parèt jan yo montre nan figi sa a.
12. Fèmen FlashPro Express oswa klike sou Sòti nan tab Pwojè a.

Kouri TCL Script la

Scripts TCL yo bay nan konsepsyon an fileKatab s anba anyè TCL_Scripts. Si sa nesesè, konsepsyon an
koule ka repwodui soti nan Aplikasyon Design jiska jenerasyon travay file.

Pou kouri TCL a, swiv etap ki anba yo:

1. Lanse lojisyèl Libero a
2. Chwazi Pwojè> Egzekite Script....
3. Klike sou Browse epi chwazi script.tcl nan anyè TCL_Scripts ki telechaje a.
4. Klike sou Kouri.

Apre ekzekisyon siksè nan script TCL, pwojè Libero kreye nan anyè TCL_Scripts.
Pou plis enfòmasyon sou scripts TCL, al gade nan rtg4_dg0703_df/TCL_Scripts/readme.txt.
Gade Gid Referans Kòmandman Libero® SoC TCL pou plis detay sou kòmandman TCL. Kontakte sipò teknik pou nenpòt kesyon ou rankontre lè w ap kouri script TCL la.

Microsemi pa fè okenn garanti, reprezantasyon, oswa garanti konsènan enfòmasyon ki nan la a oswa konvnab nan pwodwi ak sèvis li yo pou nenpòt ki rezon patikilye, ni Microsemi pa pran okenn responsablite kèlkeswa ki soti nan aplikasyon an oswa itilizasyon nenpòt pwodwi oswa sikwi. Pwodwi yo vann anba a ak nenpòt lòt pwodwi Microsemi vann yo te sijè a tès limite epi yo pa ta dwe itilize ansanm ak ekipman oswa aplikasyon ki enpòtan pou misyon yo. Nenpòt espesifikasyon pèfòmans yo kwè yo dwe serye men yo pa verifye, ak Achtè dwe fè ak ranpli tout pèfòmans ak lòt tès nan pwodwi yo, pou kont li ak ansanm ak, oswa enstale nan, nenpòt pwodwi final. Achtè pa dwe konte sou okenn done ak espesifikasyon pèfòmans oswa paramèt Microsemi bay. Se responsablite Achtè a pou detèmine si nenpòt pwodwi yo konvnab poukont li epi teste ak verifye menm bagay la. Enfòmasyon Microsemi bay anba la a bay "jan yo ye a, kote yo ye" ak tout defo, epi tout risk ki asosye ak enfòmasyon sa yo se antyèman ak Achtè a. Microsemi pa bay okenn patant, lisans oswa okenn lòt dwa IP, klèman oswa anplis, kit li konsènan enfòmasyon sa yo oswa nenpòt ki bagay ki dekri nan enfòmasyon sa yo. Enfòmasyon yo bay nan dokiman sa a se pwopriyete Microsemi, epi Microsemi rezève dwa pou fè nenpòt chanjman nan enfòmasyon ki nan dokiman sa a oswa nan nenpòt pwodwi ak sèvis nenpòt ki lè san avètisman.

Konsènan Microsemi Microsemi, yon sipòtè totalman pou Microchip Technology Inc. (Nasdaq: MCHP), ofri yon dosye konplè nan semi-conducteurs ak solisyon sistèm pou ayewospasyal ak defans, kominikasyon, sant done ak mache endistriyèl. Pwodwi yo gen ladan sikui entegre analòg siyal melanje wo-pèfòmans ak radyasyon fè tèt di, FPGAs, SoCs ak ASICs; pwodwi jesyon pouvwa; distribisyon ak aparèy senkronizasyon ak solisyon tan egzak, mete estanda nan mond lan pou tan; aparèy pwosesis vwa; solisyon RF; eleman disrè; depo antrepriz ak solisyon kominikasyon, teknoloji sekirite ak évolutive anti-tamper pwodwi; solisyon Ethernet; Power-over-Ethernet ICs ak midspans; osi byen ke kapasite konsepsyon koutim ak sèvis yo. Aprann plis nan www.microsemi.com.

Katye Jeneral Microsemi
One Enterprise, Aliso Viejo,
CA 92656 USA
Nan peyi Etazini: +1 800-713-4113
Deyò USA: +1 949-380-6100
Komèsyal: +1 949-380-6136
Faks: +1 949-215-4996
Imèl: lavant.support@microsemi.com
www.microsemi.com

©2021 Microsemi, yon sipòtè totalman pou Microchip Technology Inc. Tout dwa rezève. Microsemi ak logo Microsemi a se mak anrejistre Microsemi Corporation. Tout lòt mak ak mak sèvis yo se pwopriyete pwopriyetè respektif yo.

Microsemi Pwopriyetè DG0703 Revizyon 4.0

Dokiman / Resous

Deteksyon ak koreksyon erè MICROCHIP sou memwa RTG4 LSRAM [pdfGid Itilizatè DG0703 Demo, deteksyon erè ak koreksyon sou memwa RTG4 LSRAM, deteksyon ak koreksyon sou memwa RTG4 LSRAM, memwa RTG4 LSRAM, memwa LSRAM

Referans

• Manyèl itilizatè