МИЦРОЦХИП Откривање и исправљање грешака на РТГ4 ЛСРАМ меморији

Историја ревизија

Историја ревизија описује промене које су примењене у документу. Промене су наведене по ревизији, почевши од најновије публикације.

Ревизија 4.0
Следи резиме промена направљених у овој ревизији.

• Ажуриран документ за Либеро СоЦ в2021.2.
• Додати Додатак 1: Програмирање уређаја помоћу ФласхПро Екпресс-а, страница 14.
• Додати Додатак 2: Покретање ТЦЛ скрипте, страница 16.
• Уклоњене су референце на бројеве верзија Либера.

Ревизија 3.0
Ажуриран документ за издање софтвера Либеро в11.9 СП1.

Ревизија 2.0
Ажуриран документ за издање софтвера Либеро в11.8 СП2.

Ревизија 1.0
Прва публикација овог документа.

Откривање и исправљање грешака на РТГ4 ЛСРАМ меморији

Овај референтни дизајн описује могућности откривања и исправљања грешака (ЕДАЦ) РТГ4™ ФПГА ЛСРАМ-а. У окружењу подложном једном догађају (СЕУ), РАМ је склон пролазним грешкама узрокованим тешким јонима. Ове грешке се могу открити и исправити коришћењем кодова за исправљање грешака (ЕЦЦ). РТГ4 ФПГА РАМ блокови имају уграђене ЕДАЦ контролере за генерисање кодова за исправљање грешака за исправљање 1-битне грешке или откривање 2-битне грешке.

Ако се детектује 1-битна грешка, ЕДАЦ контролер исправља бит грешке и поставља заставицу за исправљање грешке (СБ_ЦОРРЕЦТ) на активни високи ниво. Ако се открије 2-битна грешка, ЕДАЦ контролер поставља заставицу за откривање грешке (ДБ_ДЕТЕЦТ) на активни високи.
За више информација о РТГ4 ЛСРАМ ЕДАЦ функционалности, погледајте УГ0574: РТГ4 ФПГА Фабриц

Упутство за употребу.
У овом референтном дизајну, 1-битна грешка или 2-битна грешка се уводи кроз СмартДебуг ГУИ. ЕДАЦ се посматра коришћењем графичког корисничког интерфејса (ГУИ), користећи УАРТ интерфејс за приступ ЛСРАМ-у за читање/уписивање података, Либеро® Систем-он-Цхип (СоЦ) СмартДебуг (ЈTAG) се користи за убацивање грешака у ЛСРАМ меморију.

Захтеви за дизајн
Табела 1 наводи захтеве референтног дизајна за покретање РТГ4 ЛСРАМ ЕДАЦ демо верзије.

Табела 1 • Захтеви за пројектовање

софтвер

• Либеро СоЦ
• ФласхПро Екпресс
• СмартДебуг
• Драјвери за хост рачунар УСБ на УАРТ драјвери

Напомена: Либеро СмартДесигн и снимци екрана конфигурације приказани у овом водичу служе само за илустрацију.
Отворите Либеро дизајн да видите најновија ажурирања.

Предуслови
Пре него што почнете:
Преузмите и инсталирајте Либеро СоЦ (као што је наведено у webсајт за овај дизајн) на главном рачунару са следеће локације: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Демо дизајн
Преузмите демо дизајн fileс из Мицросеми webсајт на: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Демо дизајн fileс укључују:

• Либеро СоЦ пројекат
• ГУИ Инсталлер
• Програмирање files
• Реадме.ткт file
• ТЦЛ_Сцриптс

ГУИ апликација на главном рачунару издаје команде РТГ4 уређају преко УСБ-УАРТ интерфејса. Овај УАРТ интерфејс је дизајниран са ЦореУАРТ-ом, који је логичка ИП адреса из Либеро СоЦ ИП каталога. ЦореУАРТ ИП у РТГ4 фабрици прима команде и преноси их логици декодера команди. Логика командног декодера декодира команду за читање или писање, која се извршава помоћу логике меморијског интерфејса.

Блок меморијског интерфејса се користи за читање/уписивање и праћење ЛСРАМ заставица грешке. Уграђени ЕДАЦ исправља 1-битну грешку током читања из ЛСРАМ-а и пружа исправљене податке корисничком интерфејсу, али не уписује исправљене податке назад у ЛСРАМ. Уграђени ЛСРАМ ЕДАЦ не имплементира функцију чишћења. Демо дизајн имплементира логику прочишћавања, која надгледа 1-битну исправку заставицу и ажурира ЛСРАМ са исправљеним подацима ако дође до грешке у једном биту.
СмартДебуг ГУИ се користи за убацивање 1-битне или 2-битне грешке у ЛСРАМ податке.
Слика 1 приказује блок дијаграм највишег нивоа демо дизајна РТГ4 ЛСРАМ ЕДАЦ.

Слика 1 • Блок дијаграм највишег нивоа

Следеће су конфигурације демо дизајна:

1. ЛСРАМ је конфигурисан за ×18 режим, а ЕДАЦ је омогућен повезивањем ЛСРАМ-а ЕЦЦ_ЕН сигнала на високи.
   Напомена: ЛСРАМ ЕДАЦ је подржан само за режиме ×18 и ×36.
2. ЦореУАРТ ИП је конфигурисан да комуницира са апликацијом главног рачунара брзином од 115200 баудова.
3. РТГ4ФЦЦЦЕЦАЛИБ_Ц0 је конфигурисан за тактирање ЦореУАРТ-а и друге творничке логике на 80 МХз.

Карактеристике
Следеће су карактеристике демо дизајна:

• Читајте и пишите у ЛСРАМ
• Убаците 1-битну и 2-битну грешку користећи СмартДебуг
• Прикажите 1-битне и 2-битне вредности броја грешака
• Одредба за брисање вредности броја грешака
• Омогућите или онемогућите логику чишћења меморије

Опис
Овај демо дизајн укључује имплементацију следећих задатака:

• Иницијализација и приступ ЛСРАМ-у
  Логика меморијског интерфејса имплементирана у логици структуре прима команду за иницијализацију од ГУИ-а и иницијализује првих 256 меморијских локација ЛСРАМ-а са инкременталним подацима. Такође обавља операције читања и писања на 256 меморијских локација ЛСРАМ-а тако што прима адресу и податке од ГУИ. За операцију читања, дизајн преузима податке из ЛСРАМ-а и даје их ГУИ за приказ. Очекује се да дизајн неће изазвати грешке пре употребе СмартДебуг-а.

Напомена: Неиницијализоване меморијске локације могу имати насумичне вредности, а СмартДебуг може показати једнобитне или двобитне грешке на тим локацијама.

• Убацивање 1-битних или 2-битних грешака
  СмартДебуг ГУИ се користи за убацивање 1-битних или 2-битних грешака у наведену меморијску локацију ЛСРАМ-а. Следеће операције се изводе помоћу СмартДебуг-а за убацивање 1-битних и 2-битних грешака у ЛСРАМ:
  • Отворите СмартДебуг ГУИ, кликните на Дебуг ФПГА Арраи.
  • Идите на картицу Меморијски блокови, изаберите инстанцу меморије и кликните десним тастером миша на дугме Додај.
  • Да бисте прочитали меморијски блок, кликните на Реад Блоцк.
  • Убаците једнобитну или двобитну грешку у било коју локацију ЛСРАМ-а одређене дубине.
  • Да бисте писали на измењену локацију, кликните на Напиши блок.
    Током ЛСРАМ операције читања и писања кроз СмартДебуг (ЈTAG) интерфејс, ЕДАЦ контролер се заобилази и не израчунава ЕЦЦ битове за операцију писања у кораку е.
• Еррор Цоунтинг
  8-битни бројачи се користе да обезбеде број грешака и дизајнирани су у логици структуре за бројање 1-битних или 2-битних грешака. Логика декодера команди обезбеђује вредности бројања ГУИ-ју када прима команде од ГУИ-ја.

Цлоцкинг Струцтуре
У овом демо дизајну постоји један домен сата. Интерни осцилатор од 50 МХз покреће РТГ4ФЦЦЦ, који даље покреће РТГ4ФЦЦЦЕЦАЛИБ_Ц0. РТГ4ФЦЦЦЕЦАЛИБ_Ц0 генерише такт од 80 МХз који обезбеђује извор такта за модуле ЦОРЕУАРТ, цмд_децодер, ТПСРАМ_ЕЦЦ и РАМ_РВ.
Следећа слика приказује структуру такта демо дизајна.

Слика 2 • Структура сата

Ресетуј структуру
У овом демо дизајну, сигнал за ресетовање модулима ЦОРЕУАРТ, цмд_децодер и РАМ_РВ се обезбеђује преко ЛОЦК порта РТГ4ФЦЦЦЕЦАЛИБ_Ц0. Следећа слика приказује структуру ресетовања демо дизајна.

Слика 3 • Ресетуј структуру

Постављање демо дизајна
Следећи одељци описују како да подесите РТГ4 развојни комплет и ГУИ за покретање демо дизајна.

Подешавања краткоспојника

1. Повежите џампере на РТГ4 развојном комплету, као што је приказано у табели 2.
   Табела 2 • Поставке краткоспојника

   Јумпер	Пин (од)	Пин (За)	Коментари
   Ј11, Ј17, Ј19, Ј21, Ј23, Ј26, Ј27, Ј28	1	2	Подразумевано
   Ј16	2	3	Подразумевано
   Ј32	1	2	Подразумевано
   Ј33	1	3	Подразумевано
   	2	4

   Напомена: Искључите прекидач за напајање, СВ6, док повезујете џампере.

2. Повежите УСБ кабл (мини УСБ на УСБ кабл типа А) на Ј47 развојног комплета РТГ4 и други крај кабла на УСБ порт главног рачунара.
3. Уверите се да су управљачки програми за мост УСБ на УАРТ аутоматски откривени. Ово се може проверити у менаџеру уређаја главног рачунара.
   Слика 4 приказује својства УСБ 2.0 серијског порта и повезани ЦОМ31 и УСБ серијски конвертор Ц.

Слика 4 • УСБ на УАРТ Бридге Дривери

Напомена: Ако управљачки програми за УСБ на УАРТ мост нису инсталирани, преузмите и инсталирајте драјвере са ввв.мицросеми.цом//доцументс/ЦДМ_2.08.24_ВХКЛ_Цертифиед.зип

Слика 5 приказује подешавање плоче за покретање ЕДАЦ демонстрације на РТГ4 развојном комплету.

Програмирање демо дизајна

1. Покрените Либеро СОЦ софтвер.
2. Да програмирате РТГ4 развојни комплет са послом file предвиђено као део дизајна fileс помоћу софтвера ФласхПро Екпресс, погледајте Додатак 1: Програмирање уређаја помоћу ФласхПро Екпресс-а, страница 14.
   Напомена: Када се програмирање заврши са послом file преко ФласхПро Екпресс софтвера, пређите на ЕДАЦ Демо ГУИ, страна 9. У супротном, пређите на следећи корак.
3. У току дизајна Либеро, кликните на акцију Покрени програм.
4. Када је програмирање завршено, испред 'Покрени програмску акцију' појављује се зелена квачица која означава успешно програмирање демо дизајна.

ЕДАЦ Демо ГУИ
ЕДАЦ демо је опремљен са корисничким корисничким интерфејсом, као што је приказано на слици 7, који ради на главном рачунару, који комуницира са РТГ4 развојним комплетом. УАРТ се користи као основни комуникациони протокол између главног рачунара и РТГ4 развојног комплета.

ГУИ садржи следеће одељке:

1. Избор ЦОМ порта за успостављање УАРТ везе са РТГ4 ФПГА са брзином од 115200 баудова.
2. ЛСРАМ Мемори Врите: За писање 8-битних података на наведену ЛСРАМ меморијску адресу.
3. Чишћење меморије: Да бисте омогућили или онемогућили логику чишћења.
4. Читање ЛСРАМ меморије: За читање 8-битних података са наведене адресе ЛСРАМ меморије.
5. Број грешака: Приказује број грешака и пружа опцију за брисање вредности бројача на нулу.
6. 1-битни број грешака: Приказује 1-битни број грешака и пружа опцију за брисање вредности бројача на нулу.
7. 2-битни број грешака: Приказује 2-битни број грешака и пружа опцију за брисање вредности бројача на нулу.
8. Подаци евиденције: Пружа информације о статусу за сваку операцију која се изводи помоћу ГУИ.

Покретање демо верзије
Следећи кораци описују како да покренете демо:

1. Иди на \в1.2.2\в1.2.2\Еке и двапут кликните на ЕДАЦ_ГУИ.еке као што је приказано на слици 8.
2. Изаберите ЦОМ31 порт са листе и кликните на Повежи.

Убацивање и исправљање грешке једног бита

1. У обезбеђеном Либеро дизајну, двапут кликните на СмартДебуг Десигн у току дизајна.
2. У СмартДебуг ГУИ, кликните на Дебуг ФПГА Арраи.
3. У прозору Дебуг ФПГА Арраи идите на картицу Мемори Блоцкс. Он ће приказати ЛСРАМ блок у дизајну са логичким и физичким view. Логички блокови су приказани са Л иконом, а физички блокови са П иконом.
4. Изаберите инстанцу физичког блока и кликните десним тастером миша на Додај.
5. Да бисте прочитали меморијски блок, кликните на Реад Блоцк.
6. Убаците 1 битну грешку у 8-битне податке на било коју локацију ЛСРАМ-а до дубине 256, као што је приказано на следећој слици где се грешка од 1 бита убацује на 0. локацију ЛСРАМ-а.
7. Кликните на Врите Блоцк да бисте записали измењене податке на жељену локацију.
8. Идите на ЕДАЦ ГУИ и унесите поље Аддресс у одељку за читање ЛСРАМ меморије и кликните на Реад, као што је приказано на следећој слици.
9. Посматрајте поља за број грешака од 1 бита и поља за читање података у ГУИ. Вредност броја грешака се повећава за 1.
   Поље Реад Дата приказује тачне податке док ЕДАЦ исправља бит грешке.

Напомена: Ако чишћење меморије није омогућено, тада се број грешака повећава за свако читање са исте ЛСРАМ адресе јер узрокује 1-битну грешку.

Убацивање и детекција грешке двоструког бита

1. Обавите кораке од 1 до корака 5 као што је дато у Убацивање и исправљање грешке једног бита, страница 10.
2. Убаците 2-битну грешку у 8-битне податке на било коју локацију ЛСРАМ-а до дубине 256, као што је приказано на следећој слици где се 2-битна грешка убацује на локацију 'А' ЛСРАМ-а.
3. Кликните на Запиши блок да бисте записали измењене податке на жељену локацију.
4. Идите на ЕДАЦ ГУИ и унесите поље Аддресс у одељку за читање ЛСРАМ меморије и кликните на Реад, као што је приказано на следећој слици.
5. Посматрајте поља са 2-битним бројем грешака и читањем података у ГУИ. Вредност броја грешака се повећава за 1.
   Поље Реад Дата приказује оштећене податке.

Све радње извршене у РТГ4 се евидентирају у секцији серијске конзоле ГУИ.

Закључак
Ова демонстрација наглашава ЕДАЦ могућности РТГ4 ЛСРАМ меморија. 1-битна грешка или 2-битна грешка се уводе кроз СмартДебуг ГУИ. Корекција 1-битне грешке и детекција 2-битне грешке се посматра коришћењем ЕДАЦ ГУИ.

Програмирање уређаја помоћу ФласхПро Екпресс-а

Овај одељак описује како програмирати РТГ4 уређај са задатком програмирања file користећи ФласхПро Екпресс.

Да бисте програмирали уређај, извршите следеће кораке:

1. Уверите се да су подешавања краткоспојника на плочи иста као она наведена у табели 3 УГ0617:
   Упутство за употребу РТГ4 развојног комплета.
2. Опционо, краткоспојник Ј32 се може подесити да повезује пинове 2-3 када се користи екстерни ФласхПро4, ФласхПро5 или ФласхПро6 програматор уместо подразумеване поставке краткоспојника за коришћење уграђеног ФласхПро5.
   Напомена: Прекидач за напајање, СВ6 мора бити ИСКЉУЧЕН током повезивања краткоспојника.
3. Повежите кабл за напајање са Ј9 конектором на плочи.
4. Укључите прекидач напајања СВ6.
5. Ако користите уграђени ФласхПро5, повежите УСБ кабл на конектор Ј47 и главни рачунар.
   Алтернативно, ако користите екстерни програматор, повежите тракасти кабл на ЈTAG заглавље Ј22 и повежите програматор са главним рачунаром.
6. На главном рачунару покрените софтвер ФласхПро Екпресс.
7. Кликните на Нев или изаберите Нев Јоб Пројецт из ФласхПро Екпресс Јоб из менија Пројецт да креирате нови пројекат посла, као што је приказано на следећој слици.
8. Унесите следеће у оквир за дијалог Нев Јоб Пројецт из ФласхПро Екпресс Јоб:
   • Посао програмирања file: Кликните на Прегледај и идите до локације на којој се налази .посао file се налази и изаберите file. Подразумевана локација је: \ртг4_дг0703_дф\Программинг_Јоб
   • Локација ФласхПро Екпресс пројекта: Кликните на Прегледај и идите до жељене локације ФласхПро Екпресс пројекта.
9. Кликните ОК. Потребно програмирање file је изабран и спреман за програмирање у уређају.
10. Појавиће се прозор ФласхПро Екпресс, потврдите да се број програмера појављује у пољу Програмер. Ако није, потврдите везе на плочи и кликните на Рефресх/Ресцан Программерс.
11. Кликните на РУН. Када је уређај успешно програмиран, приказује се статус РУН ПАССЕД као што је приказано на следећој слици.
12. Затворите ФласхПро Екпресс или кликните на Изађи на картици Пројекат.

Покретање ТЦЛ скрипте

ТЦЛ скрипте су обезбеђене у дизајну fileс директоријум у директоријуму ТЦЛ_Сцриптс. Ако је потребно, дизајн
ток се може репродуковати од имплементације дизајна до генерисања посла file.

Да бисте покренули ТЦЛ, следите доле наведене кораке:

1. Покрените Либеро софтвер
2. Изаберите Пројекат > Изврши скрипту….
3. Кликните на Бровсе и изаберите сцрипт.тцл из преузетог директоријума ТЦЛ_Сцриптс.
4. Кликните на Рун.

Након успешног извршавања ТЦЛ скрипте, Либеро пројекат се креира у ТЦЛ_Сцриптс директоријуму.
За више информација о ТЦЛ скриптама, погледајте ртг4_дг0703_дф/ТЦЛ_Сцриптс/реадме.ткт.
Погледајте Референтни водич за команде Либеро® СоЦ ТЦЛ за више детаља о ТЦЛ командама. Контактирајте техничку подршку за све упите на које наиђете приликом покретања ТЦЛ скрипте.

Мицросеми не даје никакву гаранцију, представљање или гаранцију у вези са информацијама садржаним овде или прикладношћу својих производа и услуга за било коју одређену сврху, нити Мицросеми преузима било какву одговорност која проистиче из примене или коришћења било ког производа или кола. Производи који се продају у наставку и сви други производи које продаје Мицросеми били су подвргнути ограниченом тестирању и не би требало да се користе заједно са опремом или апликацијама које су критичне за мисију. Верује се да су све спецификације перформанси поуздане, али нису верификоване, а Купац мора да спроведе и заврши сва испитивања перформанси и друга тестирања производа, сами и заједно са, или уграђени у било који крајњи производ. Купац се неће ослањати ни на какве податке и спецификације перформанси или параметре које пружа Мицросеми. Одговорност Купца је да самостално утврди прикладност било којег производа и да га тестира и верификује. Информације које Мицросеми пружа у наставку су дате „као што јесу, где је“ и са свим грешкама, а цео ризик повезан са таквим информацијама је у потпуности на Купцу. Мицросеми не додељује, експлицитно или имплицитно, ниједној страни никаква патентна права, лиценце или било која друга права интелектуалне својине, било у погледу самих таквих информација или било чега што је описано у таквим информацијама. Информације наведене у овом документу су власништво Мицросеми-ја, и Мицросеми задржава право да изврши било какве измене информација у овом документу или било којих производа и услуга у било које време без претходног обавештења.

О Мицросеми Мицросеми, подружници у потпуном власништву Мицроцхип Тецхнологи Инц. (Насдак: МЦХП), нуди свеобухватан портфолио полупроводничких и системских решења за ваздухопловство и одбрану, комуникације, центре података и индустријска тржишта. Производи укључују аналогна интегрисана кола са мешовитим сигналом високих перформанси и зрачењем ојачана, ФПГА, СоЦ и АСИЦ; производи за управљање напајањем; уређаји за мерење времена и синхронизације и прецизна временска решења, постављајући светски стандард за време; уређаји за обраду гласа; РФ решења; дискретне компоненте; предузећа за складиштење и комуникациона решења, безбедносне технологије и скалабилни анти-тampер продуцтс; Етхернет решења; Повер-овер-Етхернет ИЦ и средњи распони; као и могућности и услуге прилагођеног дизајна. Сазнајте више на ввв.мицросеми.цом.

Штаб Мицросеми
Оне Ентерприсе, Алисо Виејо,
ЦА 92656 САД
Унутар САД: +1 800-713-4113
Изван САД: +1 949-380-6100
Продаја: +1 949-380-6136
Факс: +1 949-215-4996
Емаил: продаја.суппорт@мицросеми.цом
ввв.мицросеми.цом

©2021 Мицросеми, подружница у потпуном власништву Мицроцхип Тецхнологи Инц. Сва права задржана. Мицросеми и Мицросеми лого су регистровани заштитни знакови Мицросеми Цорпоратион. Сви остали заштитни знаци и услужни знаци су власништво њихових власника.

Мицросеми Проприетари ДГ0703 Ревизија 4.0

Документи / Ресурси

МИЦРОЦХИП Откривање и исправљање грешака на РТГ4 ЛСРАМ меморији [пдф] Упутство за кориснике ДГ0703 Демо, откривање и исправљање грешака на РТГ4 ЛСРАМ меморији, откривање и исправљање на РТГ4 ЛСРАМ меморији, РТГ4 ЛСРАМ меморији, ЛСРАМ меморији

Референце

• Упутство за употребу