MICROCHIP Откриване и коригиране на грешки в RTG4 LSRAM памет

История на ревизиите

Историята на ревизиите описва промените, които са въведени в документа. Промените са изброени по редакция, започвайки с най-актуалната публикация.

Ревизия 4.0
Следното е обобщение на промените, направени в тази редакция.

• Актуализира документа за Libero SoC v2021.2.
• Добавено приложение 1: Програмиране на устройството чрез FlashPro Express, страница 14.
• Добавено приложение 2: Изпълнение на TCL скрипта, страница 16.
• Премахнати са препратките към номерата на версията на Libero.

Ревизия 3.0
Актуализиран документ за версия на софтуера Libero v11.9 SP1.

Ревизия 2.0
Актуализиран документ за версия на софтуера Libero v11.8 SP2.

Ревизия 1.0
Първата публикация на този документ.

Откриване и коригиране на грешки в RTG4 LSRAM памет

Този референтен дизайн описва възможностите за откриване и коригиране на грешки (EDAC) на RTG4™ FPGA LSRAM. В среда, податлива на разстройство от едно събитие (SEU), RAM е податлива на преходни грешки, причинени от тежки йони. Тези грешки могат да бъдат открити и коригирани чрез използване на кодове за коригиране на грешки (ECC). RTG4 FPGA RAM блоковете имат вградени EDAC контролери за генериране на кодове за коригиране на грешки за коригиране на 1-битова грешка или откриване на 2-битова грешка.

Ако бъде открита 1-битова грешка, контролерът EDAC коригира бита за грешка и настройва флага за коригиране на грешка (SB_CORRECT) на активно високо ниво. Ако бъде открита 2-битова грешка, контролерът EDAC задава флага за откриване на грешка (DB_DETECT) на активно високо ниво.
За повече информация относно функционалността на RTG4 LSRAM EDAC вижте UG0574: RTG4 FPGA Fabric

Ръководство за потребителя.
В този референтен дизайн 1-битовата грешка или 2-битовата грешка се въвежда чрез GUI на SmartDebug. EDAC се наблюдава с помощта на графичен потребителски интерфейс (GUI), използвайки UART интерфейса за достъп до LSRAM за четене/запис на данни, Libero® System-on-Chip (SoC) SmartDebug (JTAG) се използва за инжектиране на грешките в LSRAM паметта.

Изисквания за проектиране
Таблица 1 изброява изискванията за референтния дизайн за изпълнение на демонстрацията на RTG4 LSRAM EDAC.

Таблица 1 • Изисквания за проектиране

Софтуер

• Libero SoC
• FlashPro Express
• SmartDebug
• Драйвери за хост компютър USB към UART драйвери

Забележка: Libero SmartDesign и екранните снимки на конфигурацията, показани в това ръководство, са само за илюстрация.
Отворете дизайна на Libero, за да видите последните актуализации.

Предпоставки
Преди да започнете:
Изтеглете и инсталирайте Libero SoC (както е посочено в webсайт за този дизайн) на хост компютъра от следното местоположение: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Демо дизайн
Изтеглете демо дизайна files от Microsemi webсайт на: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Демо дизайнът files включват:

• Проект Libero SoC
• GUI инсталатор
• Програмиране files
• Readme.txt file
• TCL_Скриптове

GUI приложението на хост компютъра издава команди към RTG4 устройството чрез USB-UART интерфейса. Този UART интерфейс е проектиран с CoreUART, който е логически IP от Libero SoC IP каталога. CoreUART IP в RTG4 тъканта получава команди и ги предава към логиката на командния декодер. Логиката на командния декодер декодира командата за четене или запис, която се изпълнява с помощта на логиката на интерфейса на паметта.

Блокът на интерфейса на паметта се използва за четене/запис и наблюдение на флаговете за грешка на LSRAM. Вграденият EDAC коригира 1-битовата грешка при четене от LSRAM и предоставя коригирани данни към потребителския интерфейс, но не записва коригираните данни обратно в LSRAM. Вграденият LSRAM EDAC не прилага функция за почистване. Демонстрационният дизайн прилага логика за почистване, която следи флага за 1-битова корекция и актуализира LSRAM с коригираните данни, ако възникне грешка с един бит.
SmartDebug GUI се използва за инжектиране на 1-битова или 2-битова грешка в LSRAM данните.
Фигура 1 показва блоковата диаграма от най-високо ниво на демонстрационния дизайн на RTG4 LSRAM EDAC.

Фигура 1 • Блокова диаграма от най-високо ниво

Следните са конфигурациите на демонстрационния дизайн:

1. LSRAM е конфигуриран за режим ×18 и EDAC се активира чрез свързване на LSRAMs ECC_EN сигнал към високо ниво.
   Забележка: LSRAM EDAC се поддържа само за режими ×18 и ×36.
2. CoreUART IP е конфигуриран да комуникира с приложението на хост компютъра при скорост от 115200 бода.
3. RTG4FCCCECALIB_C0 е конфигуриран да клоква CoreUART и друга логика на тъканта на 80 MHz.

Характеристики
Следните са характеристиките на демонстрационния дизайн:

• Четете и пишете в LSRAM
• Инжектирайте 1-битова и 2-битова грешка с помощта на SmartDebug
• Показване на 1-битови и 2-битови стойности на броя на грешките
• Разпоредба за изчистване на стойностите за броя на грешките
• Активирайте или деактивирайте логиката за почистване на паметта

Описание
Този демонстрационен дизайн включва изпълнението на следните задачи:

• Инициализиране и достъп до LSRAM
  Логиката на интерфейса на паметта, внедрена в логиката на тъканта, получава командата за инициализация от GUI и инициализира първите 256 места в паметта на LSRAM с инкременталните данни. Той също така извършва операции за четене и запис в 256 места в паметта на LSRAM, като получава адреса и данните от GUI. За операция за четене дизайнът извлича данните от LSRAM и ги предоставя на GUI за показване. Очакванията са, че дизайнът няма да предизвика грешки преди използването на SmartDebug.

Забележка: Неинициализираните местоположения в паметта може да имат произволни стойности и SmartDebug може да покаже еднобитови или двубитови грешки в тези местоположения.

• Инжектиране на 1-битови или 2-битови грешки
  SmartDebug GUI се използва за инжектиране на 1-битови или 2-битови грешки в указаното място в паметта на LSRAM. Следните операции се извършват с помощта на SmartDebug за инжектиране на 1-битови и 2-битови грешки в LSRAM:
  • Отворете GUI на SmartDebug, щракнете върху Debug FPGA Array.
  • Отидете в раздела Блокове на паметта, изберете екземпляра на паметта и щракнете с десния бутон върху Добавяне.
  • За да прочетете блока памет, щракнете върху Прочетете блока.
  • Инжектирайте еднобитова или двубитова грешка във всяко място на LSRAM с определена дълбочина.
  • За да пишете в промененото местоположение, щракнете върху Напиши блок.
    По време на операцията за четене и запис на LSRAM чрез SmartDebug (JTAG) интерфейс, EDAC контролерът се заобикаля и не изчислява ECC битовете за операцията по запис в стъпка e.
• Преброяване на грешки
  8-битовите броячи се използват за осигуряване на броя на грешките и са проектирани в логиката на тъканта за отчитане на 1-битови или 2-битови грешки. Логиката на командния декодер предоставя стойностите на броя на GUI при получаване на команди от GUI.

Тактова структура
В този демонстрационен дизайн има един часовников домейн. Вътрешният 50 MHz осцилатор управлява RTG4FCCC, който допълнително управлява RTG4FCCCECALIB_C0. RTG4FCCCECALIB_C0 генерира 80 MHz часовник, който осигурява източник на часовник за модулите COREUART, cmd_decoder, TPSRAM_ECC и RAM_RW.
Следващата фигура показва тактовата структура на демонстрационния дизайн.

Фигура 2 • Тактова структура

Нулиране на структурата
В този демонстрационен дизайн сигналът за нулиране към модулите COREUART, cmd_decoder и RAM_RW се предоставя през LOCK порта на RTG4FCCCECALIB_C0. Следващата фигура показва структурата за нулиране на демонстрационния дизайн.

Фигура 3 • Нулиране на структура

Настройване на демонстрационния дизайн
Следващите раздели описват как да настроите комплекта за разработка на RTG4 и графичния потребителски интерфейс за изпълнение на демонстрационния дизайн.

Настройки на джъмпера

1. Свържете джъмперите на комплекта за разработка RTG4, както е показано в таблица 2.
   Таблица 2 • Настройки на джъмпера

   Джъмпър	ПИН (от)	Фиксиране (към)	Коментари
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	По подразбиране
   J16	2	3	По подразбиране
   J32	1	2	По подразбиране
   J33	1	3	По подразбиране
   	2	4

   Забележка: Изключете превключвателя на захранването, SW6, докато свързвате джъмперите.

2. Свържете USB кабела (mini USB към Type-A USB кабел) към J47 на RTG4 Development Kit и другия край на кабела към USB порта на хост компютъра.
3. Уверете се, че драйверите за мост от USB към UART се откриват автоматично. Това може да се провери в диспечера на устройствата на хост компютъра.
   Фигура 4 показва свойствата на USB 2.0 сериен порт и свързания COM31 и USB сериен конвертор C.

Фигура 4 • Драйвери за мост от USB към UART

Забележка: Ако драйверите за USB към UART мост не са инсталирани, изтеглете и инсталирайте драйверите от www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Фигура 5 показва настройката на платката за стартиране на демонстрацията на EDAC на RTG4 Development Kit.

Програмиране на демо дизайна

1. Стартирайте софтуера Libero SOC.
2. За програмиране на комплекта за разработка RTG4 с заданието file предоставен като част от дизайна fileс използване на софтуера FlashPro Express, вижте Приложение 1: Програмиране на устройството чрез FlashPro Express, страница 14.
   Забележка: След като програмирането приключи с работата file чрез софтуера FlashPro Express, преминете към EDAC Demo GUI, страница 9. В противен случай преминете към следващата стъпка.
3. В потока за проектиране на Libero щракнете върху действието Изпълнение на програмата.
4. След като програмирането приключи, зелена отметка се появява пред „Действие за изпълнение на програмата“, което показва успешното програмиране на демонстрационния дизайн.

EDAC демонстрационен GUI
Демонстрацията на EDAC се предоставя с удобен за потребителя GUI, както е показано на Фигура 7, който работи на хост компютъра, който комуникира с комплекта за разработка RTG4. UART се използва като основен комуникационен протокол между хост компютъра и RTG4 Development Kit.

GUI съдържа следните секции:

1. Избор на COM порт за установяване на UART връзка към RTG4 FPGA със скорост 115200 бода.
2. Запис на LSRAM памет: За запис на 8-битови данни на посочения адрес на LSRAM памет.
3. Пречистване на паметта: За активиране или деактивиране на логиката за пречистване.
4. Четене на LSRAM памет: За четене на 8-битови данни от посочения адрес на LSRAM памет.
5. Брой грешки: Показва броя грешки и предоставя опция за изчистване на стойността на брояча до нула.
6. 1-битов брой грешки: Показва 1-битов брой грешки и предоставя опция за изчистване на стойността на брояча до нула.
7. 2-битов брой грешки: Показва 2-битов брой грешки и предоставя опция за изчистване на стойността на брояча до нула.
8. Регистрационни данни: Предоставя информация за състоянието за всяка операция, извършена с помощта на GUI.

Стартиране на демонстрацията
Следните стъпки описват как да стартирате демонстрацията:

1. Отидете на \v1.2.2\v1.2.2\Exe и щракнете двукратно върху EDAC_GUI.exe, както е показано на фигура 8.
2. Изберете порта COM31 от списъка и щракнете върху Свързване.

Инжектиране и коригиране на еднобитова грешка

1. В предоставения дизайн на Libero щракнете двукратно върху SmartDebug Design в потока на дизайна.
2. В GUI на SmartDebug щракнете върху Debug FPGA Array.
3. В прозореца Debug FPGA Array отидете на раздела Memory Blocks. Той ще покаже блока LSRAM в дизайна с логически и физически view. Логическите блокове са показани с икона L, а физическите блокове са показани с икона P.
4. Изберете екземпляра на физически блок и щракнете с десния бутон върху Добавяне.
5. За да прочетете блока памет, щракнете върху Прочетете блока.
6. Инжектирайте 1 битова грешка в 8-битовите данни на всяко място на LSRAM до дълбочина 256, както е показано на следващата фигура, където 1 битова грешка се инжектира на 0-то място на LSRAM.
7. Щракнете върху Напиши блок, за да запишете променените данни на желаното място.
8. Отидете до GUI на EDAC и въведете полето Address в раздела LSRAM Memory Read и щракнете върху Read, както е показано на следващата фигура.
9. Наблюдавайте полетата 1 Bit Error Count и Read Data в GUI. Стойността на броя грешки се увеличава с 1.
   Полето за четене на данни показва правилните данни, докато EDAC коригира бита за грешка.

Забележка: Ако почистването на паметта не е разрешено, тогава броят на грешките се увеличава за всяко четене от същия LSRAM адрес, тъй като причинява 1-битова грешка.

Инжектиране на двойна битова грешка и откриване

1. Изпълнете стъпка 1 до стъпка 5, както е дадено в Инжектиране и коригиране на грешка с един бит, страница 10.
2. Инжектирайте 2-битова грешка в 8-битовите данни във всяко местоположение на LSRAM до дълбочина 256, както е показано на следващата фигура, където 2-битовата грешка се инжектира в местоположение „A“ на LSRAM.
3. Щракнете върху Напиши блок, за да запишете променените данни на предвиденото място.
4. Отидете до GUI на EDAC и въведете полето Address в раздела LSRAM Memory Read и щракнете върху Read, както е показано на следващата фигура.
5. Наблюдавайте полетата за 2-битов брой грешки и четене на данни в GUI. Стойността на броя грешки се увеличава с 1.
   Полето за четене на данни показва повредените данни.

Всички действия, извършени в RTG4, се записват в секцията Serial Console на GUI.

Заключение
Тази демонстрация подчертава възможностите на EDAC на паметите RTG4 LSRAM. 1-битовата грешка или 2-битовата грешка се въвеждат чрез GUI на SmartDebug. 1-битова корекция на грешки и 2-битово откриване на грешки се наблюдават с помощта на EDAC GUI.

Програмиране на устройството чрез FlashPro Express

Този раздел описва как да програмирате устройството RTG4 с заданието за програмиране file използвайки FlashPro Express.

За да програмирате устройството, изпълнете следните стъпки:

1. Уверете се, че настройките на джъмпера на платката са същите като посочените в таблица 3 на UG0617:
   Ръководство за потребителя на комплекта за разработка на RTG4.
2. По желание джъмпер J32 може да бъде настроен да свързва щифтове 2-3, когато използвате външен FlashPro4, FlashPro5 или FlashPro6 програматор, вместо настройката на джъмпера по подразбиране за използване на вградения FlashPro5.
   Забележка: Превключвателят на захранването, SW6, трябва да бъде изключен, докато правите джъмперните връзки.
3. Свържете захранващия кабел към конектора J9 на платката.
4. Включете превключвателя на захранването SW6.
5. Ако използвате вградения FlashPro5, свържете USB кабела към конектор J47 и хост компютъра.
   Като алтернатива, ако използвате външен програматор, свържете лентовия кабел към JTAG заглавка J22 и свържете програмиста към хост компютъра.
6. На хост компютъра стартирайте софтуера FlashPro Express.
7. Щракнете върху New или изберете New Job Project от FlashPro Express Job от менюто Project, за да създадете нов проект за работа, както е показано на следващата фигура.
8. Въведете следното в диалоговия прозорец New Job Project от FlashPro Express Job:
   • Работа по програмиране file: Щракнете върху Преглед и отидете до мястото, където е .job file се намира и изберете file. Местоположението по подразбиране е: \rtg4_dg0703_df\Programming_Job
   • Местоположение на проекта за задание на FlashPro Express: Щракнете върху Преглед и отидете до желаното местоположение на проект на FlashPro Express.
9. Натиснете OK. Необходимото програмиране file е избрано и готово за програмиране в устройството.
10. Ще се появи прозорецът FlashPro Express, потвърдете, че в полето Programmer се появява номер на програмист. Ако не стане, потвърдете връзките на платката и щракнете върху Refresh/Rescan Programmers.
11. Натиснете RUN. Когато устройството е програмирано успешно, се показва статус RUN PASSED, както е показано на следващата фигура.
12. Затворете FlashPro Express или щракнете върху Изход в раздела Проект.

Изпълнение на TCL скрипта

TCL скриптовете са предоставени в дизайна files папка в директория TCL_Scripts. Ако е необходимо, дизайнът
потокът може да бъде възпроизведен от изпълнението на проекта до генерирането на задание file.

За да стартирате TCL, следвайте стъпките по-долу:

1. Стартирайте софтуера Libero
2. Изберете Проект > Изпълнение на скрипт....
3. Щракнете върху Преглед и изберете script.tcl от изтеглената директория TCL_Scripts.
4. Щракнете върху Изпълнение.

След успешното изпълнение на TCL скрипта, проектът Libero се създава в директорията TCL_Scripts.
За повече информация относно TCL скриптовете вижте rtg4_dg0703_df/TCL_Scripts/readme.txt.
Обърнете се към Libero® SoC TCL Reference Guide за повече подробности относно TCL командите. Свържете се с техническата поддръжка за всякакви запитвания, възникнали при изпълнение на TCL скрипта.

Microsemi не дава никаква гаранция, представяне или гаранция относно информацията, съдържаща се тук, или пригодността на своите продукти и услуги за конкретна цел, нито Microsemi поема каквато и да е отговорност, произтичаща от приложението или използването на който и да е продукт или схема. Продуктите, продавани по-долу, и всички други продукти, продавани от Microsemi, са били обект на ограничени тестове и не трябва да се използват заедно с оборудване или приложения, които са изключително важни. Всички спецификации за производителност се считат за надеждни, но не са проверени и Купувачът трябва да проведе и завърши всички тестове за производителност и други тестове на продуктите, самостоятелно и заедно с или инсталирани в крайни продукти. Купувачът няма да разчита на никакви данни и спецификации за изпълнение или параметри, предоставени от Microsemi. Отговорност на Купувача е самостоятелно да определи пригодността на всеки продукт и да тества и проверява същото. Информацията, предоставена от Microsemi по-долу, се предоставя „както е, къде е“ и с всички неизправности, а целият риск, свързан с такава информация, е изцяло върху Купувача. Microsemi не предоставя, изрично или имплицитно, на която и да е страна каквито и да е патентни права, лицензи или каквито и да било други права на интелектуална собственост, независимо дали по отношение на самата такава информация или нещо, описано в такава информация. Информацията, предоставена в този документ, е собственост на Microsemi и Microsemi си запазва правото да прави промени в информацията в този документ или на продукти и услуги по всяко време без предизвестие.

Относно Microsemi Microsemi, изцяло притежавано дъщерно дружество на Microchip Technology Inc. (Nasdaq: MCHP), предлага цялостно портфолио от полупроводникови и системни решения за космическото пространство и отбраната, комуникациите, центровете за данни и индустриалните пазари. Продуктите включват високопроизводителни и устойчиви на радиация аналогови интегрални схеми със смесен сигнал, FPGA, SoC и ASIC; Продукти за управление на мощността; устройства за време и синхронизация и решения за точно време, определящи световния стандарт за време; устройства за обработка на глас; RF решения; дискретни компоненти; корпоративни решения за съхранение и комуникация, технологии за сигурност и мащабируеми анти-тamper продукти; Ethernet решения; Power-over-Ethernet ИС и midspans; както и възможности за персонализиран дизайн и услуги. Научете повече на www.microsemi.com.

Щабът на Microsemi
One Enterprise, Алисо Виехо,
CA 92656 САЩ
В САЩ: +1 800-713-4113
Извън САЩ: +1 949-380-6100
Продажби: +1 949-380-6136
Факс: +1 949-215-4996
Имейл: продажби.support@microsemi.com
www.microsemi.com

©2021 Microsemi, изцяло притежавано дъщерно дружество на Microchip Technology Inc. Всички права запазени. Microsemi и логото Microsemi са регистрирани търговски марки на Microsemi Corporation. Всички други търговски марки и марки за услуги са собственост на съответните им собственици.

Собственост на Microsemi DG0703 Ревизия 4.0

Документи / Ресурси

MICROCHIP Откриване и коригиране на грешки в RTG4 LSRAM памет [pdf] Ръководство за потребителя Демонстрация на DG0703, откриване и коригиране на грешки на RTG4 LSRAM памет, откриване и коригиране на RTG4 LSRAM памет, RTG4 LSRAM памет, LSRAM памет

Референции

• Ръководство за потребителя