MICROCHIP Error Detection ug Correction sa RTG4 LSRAM Memory

Kasaysayan sa Pagbag-o

Ang kasaysayan sa rebisyon naghulagway sa mga kausaban nga gipatuman sa dokumento. Ang mga pagbag-o gilista pinaagi sa rebisyon, sugod sa pinakabag-o nga publikasyon.

Rebisyon 4.0
Ang mosunod mao ang summary sa mga kausaban nga gihimo niini nga rebisyon.

• Gi-update ang dokumento para sa Libero SoC v2021.2.
• Gidugang nga Apendise 1: Pagprograma sa Device Gamit ang FlashPro Express, panid 14.
• Gidugang nga Apendise 2: Pagpadagan sa TCL Script, panid 16.
• Gikuha ang mga pakisayran sa mga numero sa bersyon sa Libero.

Rebisyon 3.0
Gi-update ang dokumento alang sa Libero v11.9 SP1 software release.

Rebisyon 2.0
Gi-update ang dokumento alang sa Libero v11.8 SP2 software release.

Rebisyon 1.0
Ang unang publikasyon niini nga dokumento.

Error Detection ug Correction sa RTG4 LSRAM Memory

Kini nga reference design naghulagway sa error detection and correction (EDAC) nga kapabilidad sa RTG4™ FPGA LSRAMs. Sa usa ka panghitabo nga masulub-on (SEU) delikado nga palibot, RAM prone sa lumalabay nga mga sayop tungod sa bug-at nga mga ion. Kini nga mga sayup mahimong makit-an ug matul-id pinaagi sa paggamit sa mga error correction code (ECCs). Ang RTG4 FPGA RAM blocks adunay mga built-in nga EDAC controllers aron makamugna og error correction codes para sa pagtul-id sa 1-bit error o pag-detect sa 2-bit error.

Kung makit-an ang usa ka 1-bit nga sayop, ang EDAC controller magtul-id sa error bit ug magbutang sa error correction flag (SB_CORRECT) ngadto sa aktibo nga taas. Kung makit-an ang usa ka 2-bit nga sayup, ang EDAC controller nagtakda sa bandila sa pagtuki sa sayup (DB_DETECT) sa aktibo nga taas.
Para sa dugang nga impormasyon bahin sa RTG4 LSRAM EDAC functionality, tan-awa ang UG0574: RTG4 FPGA Fabric

Giya sa Gumagamit.
Niini nga reference nga disenyo, ang 1-bit error o 2-bit error gipaila pinaagi sa SmartDebug GUI. Ang EDAC naobserbahan gamit ang usa ka graphical user interface (GUI), gamit ang UART interface aron ma-access ang LSRAM alang sa data reads/writes, Libero® System-on-Chip (SoC) SmartDebug (JTAG) gigamit sa pag-inject sa mga sayop ngadto sa LSRAM memory.

Mga Kinahanglanon sa Disenyo
Ang talaan 1 naglista sa mga kinahanglanon sa disenyo sa pakisayran para sa pagpadagan sa RTG4 LSRAM EDAC demo.

Talaan 1 • Mga Kinahanglanon sa Disenyo

Software

• Libero SoC
• FlashPro Express
• SmartDebug
• Pag-host sa mga driver sa PC USB sa UART nga mga drayber

Mubo nga sulat: Libero SmartDesign ug configuration screen shots nga gipakita niini nga giya kay para lamang sa katuyoan sa paghulagway.
Ablihi ang disenyo sa Libero aron makita ang pinakabag-o nga mga update.

Mga kinahanglanon
Sa dili ka pa magsugod:
I-download ug i-install ang Libero SoC (ingon sa gipakita sa website alang niini nga disenyo) sa host PC gikan sa mosunod nga lokasyon: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Disenyo sa Demo
I-download ang disenyo sa demo files gikan sa Microsemi website sa: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Ang disenyo sa demo files naglakip sa:

• Libero SoC nga proyekto
• GUI Installer
• Pagprograma files
• Readme.txt file
• TCL_Scripts

Ang GUI nga aplikasyon sa host PC nag-isyu ug mga sugo sa RTG4 device pinaagi sa USB-UART interface. Kini nga interface sa UART gidisenyo uban sa CoreUART, nga usa ka logic IP gikan sa Libero SoC IP catalog. Ang CoreUART IP sa RTG4 nga panapton makadawat og mga sugo ug ipadala kini ngadto sa command decoder logic. Ang command decoder logic nagdecode sa read or write command, nga gipatuman gamit ang memory interface logic.

Ang block sa memory interface gigamit sa pagbasa/pagsulat ug pagmonitor sa LSRAM error flags. Gitul-id sa built-in nga EDAC ang 1-bit nga sayup samtang nagbasa gikan sa LSRAM ug naghatag gitul-id nga datos sa interface sa gumagamit apan wala isulat ang gitul-id nga datos balik sa LSRAM. Ang built-in nga LSRAM EDAC wala mag-implementar og scrubbing feature. Ang disenyo sa demo nagpatuman sa scrub logic, nga nagmonitor sa 1-bit correction flag ug nag-update sa LSRAM gamit ang corrected data kung adunay usa ka gamay nga sayup nga mahitabo.
Ang SmartDebug GUI gigamit sa pag-inject sa 1-bit o 2-bit nga error sa LSRAM data.
Gipakita sa Figure 1 ang top-level block diagram sa RTG4 LSRAM EDAC demo design.

Figure 1 • Top-Level Block Diagram

Ang mosunod mao ang demo design configurations:

1. Ang LSRAM gi-configure para sa ×18 mode ug ang EDAC gipagana pinaagi sa pagkonektar sa LSRAMs ECC_EN signal ngadto sa taas.
   Mubo nga sulat: Ang LSRAM EDAC gisuportahan alang lamang sa ×18 ug ×36 nga mga mode.
2. Ang CoreUART IP gi-configure aron makigkomunikar sa host PC application sa 115200 baud rate.
3. Ang RTG4FCCCECALIB_C0 gi-configure aron i-oras ang CoreUART ug uban pang lohika sa panapton sa 80 MHz.

Mga bahin
Ang mosunod mao ang mga bahin sa disenyo sa demo:

• Pagbasa ug pagsulat sa LSRAM
• Pag-inject sa 1-bit ug 2-bit error gamit ang SmartDebug
• Ipakita ang 1-bit ug 2-bit error count values
• Probisyon aron malimpyohan ang mga kantidad sa ihap sa sayup
• I-enable o i-disable ang memory scrubbing logic

Deskripsyon
Kini nga disenyo sa demo naglakip sa pagpatuman sa mosunod nga mga buluhaton:

• Pagsugod ug pag-access sa LSRAM
  Ang memory interface logic nga gipatuman sa fabric logic nakadawat sa initialization command gikan sa GUI ug nag-initialize sa unang 256 nga memory locations sa LSRAM uban sa incremental data. Gihimo usab niini ang mga operasyon sa pagbasa ug pagsulat sa 256 nga mga lokasyon sa memorya sa LSRAM pinaagi sa pagdawat sa adres ug datos gikan sa GUI. Alang sa usa ka operasyon sa pagbasa, ang disenyo nagkuha sa datos gikan sa LSRAM ug gihatag kini sa GUI aron ipakita. Ang gipaabut mao nga ang disenyo dili magpahinabog mga kasaypanan sa dili pa gamiton ang SmartDebug.

Mubo nga sulat: Ang wala pa nasugdan nga mga lokasyon sa panumduman mahimong adunay random nga mga kantidad, ug ang SmartDebug mahimong magpakita sa single-bit o double-bit nga mga sayup sa mga lokasyon.

• Pag-inject sa 1-bit o 2-bit nga mga sayup
  Ang SmartDebug GUI gigamit sa pag-inject sa 1 bit o 2-bit nga mga sayop ngadto sa espesipikong lokasyon sa memorya sa LSRAM. Ang mosunud nga mga operasyon gihimo gamit ang SmartDebug aron ma-inject ang 1-bit ug 2-bit nga mga sayup sa LSRAM:
  • Ablihi ang SmartDebug GUI, i-klik ang Debug FPGA Array.
  • Adto sa Memory Blocks tab, pilia ang memory instance, ug right-click Add.
  • Aron mabasa ang block sa memorya, i-klik ang Read Block.
  • I-inject ang single-bit o double-bit error sa bisan unsang lokasyon sa LSRAM sa usa ka giladmon.
  • Aron magsulat sa giusab nga lokasyon, i-klik ang Write Block.
    Atol sa LSRAM pagbasa ug pagsulat nga operasyon pinaagi sa SmartDebug (JTAG) interface, ang EDAC controller gi-bypass ug wala mag-compute sa ECC bits para sa write operation sa step e.
• Sayop sa Pag-ihap
  Ang 8-bit counter kay gigamit sa paghatag ug error count ug gidesinyo sa fabric logic para mag-ihap sa 1-bit o 2-bit errors. Ang command decoder logic naghatag sa count values ​​sa GUI sa dihang nakadawat ug commands gikan sa GUI.

Istruktura sa Pag-orasan
Niini nga disenyo sa demo, adunay usa ka domain sa orasan. Ang internal nga 50 MHz oscillator nagmaneho sa RTG4FCCC, nga dugang nga nagmaneho sa RTG4FCCCECALIB_C0. Ang RTG4FCCCECALIB_C0 nagmugna ug 80 MHz nga orasan nga naghatag ug tinubdan sa orasan sa COREUART, cmd_decoder, TPSRAM_ECC, ug RAM_RW nga mga module.
Ang mosunod nga numero nagpakita sa clocking structure sa demo design.

Figure 2 • Clocking Structure

I-reset ang Istruktura
Niini nga demo nga disenyo, ang reset signal sa COREUART, cmd_decoder, ug RAM_RW modules gihatag pinaagi sa LOCK port sa RTG4FCCCECALIB_C0. Ang mosunud nga numero nagpakita sa istruktura sa pag-reset sa disenyo sa demo.

Figure 3 • Reset Structure

Pag-set up sa Demo Design
Ang mosunod nga mga seksyon naghulagway kon unsaon pag-set up ang RTG4 Development Kit ug GUI aron mapadagan ang demo design.

Mga Setting sa Jumper

1. Ikonektar ang mga jumper sa RTG4 Development Kit, ingon sa gipakita sa Table 2.
   Talaan 2 • Mga Setting sa Jumper

   Jumper	Pin (Gikan)	Pin (Sa)	Mga komento
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Default
   J16	2	3	Default
   J32	1	2	Default
   J33	1	3	Default
   	2	4

   Mubo nga sulat: I-off ang power supply switch, SW6, samtang nagkonektar sa mga jumper.

2. Ikonektar ang USB cable (mini USB ngadto sa Type-A USB cable) ngadto sa J47 sa RTG4 Development Kit ug laing tumoy sa cable ngadto sa USB port sa host PC.
3. Siguruha nga ang mga drayber sa taytayan sa USB hangtod sa UART awtomatik nga makit-an. Mahimo kining mapamatud-an sa device manager sa host PC.
   Ang Figure 4 nagpakita sa USB 2.0 serial port properties ug ang konektado nga COM31 ug USB serial converter C.

Figure 4 • USB ngadto sa UART Bridge Drivers

Mubo nga sulat: Kung wala ma-install ang USB to UART bridge drivers, i-download ug i-install ang mga driver gikan sa www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Ang Figure 5 nagpakita sa board setup para sa pagpadagan sa EDAC demo sa RTG4 Development Kit.

Pagprograma sa Demo Design

1. Ilunsad ang Libero SOC software.
2. Sa pagprograma sa RTG4 Development Kit uban sa trabaho file gihatag isip bahin sa disenyo filegamit ang FlashPro Express software, tan-awa ang Appendix 1: Pagprograma sa Device Gamit ang FlashPro Express, pahina 14.
   Mubo nga sulat: Kung nahuman na ang programming sa trabaho file pinaagi sa FlashPro Express software, padayon sa EDAC Demo GUI, pahina 9. Kung dili, ipadayon ang sunod nga lakang.
3. Sa Libero design flow, i-klik ang Run Program action.
4. Kung kompleto na ang Programming, makita ang berde nga tsek sa atubangan sa 'Pagdagan sa Programa nga aksyon' nga nagpakita nga malampuson nga pagprograma sa disenyo sa demo.

EDAC Demo GUI
Ang EDAC demo gihatagan og usa ka user-friendly nga GUI, sama sa gipakita sa Figure 7, nga nagdagan sa host PC, nga nakigsulti sa RTG4 Development Kit. Ang UART gigamit isip nagpahiping protocol sa komunikasyon tali sa host PC ug RTG4 Development Kit.

Ang GUI naglangkob sa mosunod nga mga seksyon:

1. Pagpili sa COM port aron matukod ang koneksyon sa UART sa RTG4 FPGA nga adunay 115200 baud rate.
2. Pagsulat sa Memorya sa LSRAM: Aron isulat ang 8-bit nga datos sa gitakda nga address sa memorya sa LSRAM.
3. Memory Scrubbing: Aron ma-enable o ma-disable ang scrubbing logic.
4. Pagbasa sa Memorya sa LSRAM: Aron mabasa ang 8-bit nga datos gikan sa gitakda nga address sa memorya sa LSRAM.
5. Pag-ihap sa Sayop: Nagpakita sa ihap sa sayup ug naghatag usa ka kapilian sa paghawan sa counter nga kantidad sa zero.
6. 1-bit Error Count: Nagpakita sa 1-bit nga ihap sa sayop ug naghatag og opsyon sa paghawan sa counter value ngadto sa zero.
7. 2-bit Error Count: Nagpakita sa 2-bit error count ug naghatag og opsyon sa paghawan sa counter value ngadto sa zero.
8. Log Data: Naghatag sa impormasyon sa status alang sa matag operasyon nga gihimo gamit ang GUI.

Pagpadagan sa Demo
Ang mosunud nga mga lakang naghulagway kung giunsa pagpadagan ang demo:

1. Adto sa \v1.2.2\v1.2.2\Exe ug doble-klik ang EDAC_GUI.exe sama sa gipakita sa Figure 8.
2. Pilia ang COM31 port gikan sa lista ug i-klik ang Connect.

Usa ka gamay nga sayup nga pag-injection ug pagtul-id

1. Sa gihatag nga disenyo sa Libero, pag-double click sa SmartDebug Design sa dagan sa disenyo.
2. Sa SmartDebug GUI, i-klik ang Debug FPGA Array.
3. Sa Debug FPGA Array nga bintana, adto sa Memory Blocks tab. Kini magpakita sa LSRAM block sa disenyo nga adunay lohikal ug pisikal view. Ang lohikal nga mga bloke gipakita sa usa ka L icon, ug ang pisikal nga mga bloke gipakita uban sa usa ka P icon.
4. Pilia ang pisikal nga block nga pananglitan ug i-right-click ang Add.
5. Aron mabasa ang block sa memorya, i-klik ang Read Block.
6. I-inject ang 1 bit error sa 8 bit data sa bisan unsang lokasyon sa LSRAM hangtod sa giladmon nga 256, sama sa gipakita sa mosunod nga numero diin ang 1 bit error gi-inject sa 0th nga lokasyon sa LSRAM.
7. I-klik ang Write Block aron masulat ang giusab nga datos sa gituyo nga lokasyon.
8. Adto sa EDAC GUI ug isulod ang Address field sa LSRAM Memory Read nga seksyon ug i-klik ang Read, sama sa gipakita sa mosunod nga numero.
9. Tan-awa ang 1 Bit Error Count ug Basaha ang Data fields sa GUI. Ang kantidad sa ihap sa sayup nagdugang sa 1.
   Ang Read Data field nagpakita sa saktong datos samtang ang EDAC nagtul-id sa error bit.

Mubo nga sulat: Kung ang memory scrubbing dili mahimo, nan ang ihap sa sayup madugangan alang sa matag pagbasa gikan sa parehas nga LSRAM nga adres tungod kay kini ang hinungdan sa 1-bit nga sayup.

Dobleng gamay nga error injection ug Detection

1. Buhata ang lakang 1 ngadto sa lakang 5 sama sa gihatag sa Single bit error injection ug correction, page 10.
2. I-inject ang 2-bit error sa 8-bit nga data sa bisan asa nga lokasyon sa LSRAM hangtod sa giladmon nga 256, sama sa gipakita sa mosunod nga numero diin ang 2-bit error gi-inject sa lokasyon nga 'A' sa LSRAM.
3. I-klik ang Write Block aron isulat ang giusab nga datos sa gituyo nga lokasyon.
4. Adto sa EDAC GUI ug isulod ang Address field sa LSRAM Memory Read nga seksyon ug i-klik ang Read, sama sa gipakita sa mosunod nga numero.
5. Pag-obserbar sa 2-bit Error Count ug Read Data fields sa GUI. Ang kantidad sa ihap sa sayup nagdugang sa 1.
   Ang Read Data field nagpakita sa dunot nga datos.

Ang tanan nga mga aksyon nga gihimo sa RTG4 gi-log sa seksyon sa Serial Console sa GUI.

Panapos
Gipasiugda niini nga demo ang mga kapabilidad sa EDAC sa mga panumduman sa RTG4 LSRAM. Ang 1-bit error o 2-bit error gipaila pinaagi sa SmartDebug GUI. Ang 1-bit error correction ug 2-bit error detection naobserbahan gamit ang EDAC GUI.

Pagprograma sa Device Gamit ang FlashPro Express

Kini nga seksyon naghulagway kung giunsa ang pagprograma sa RTG4 nga aparato gamit ang trabaho sa pagprograma file gamit ang FlashPro Express.

Aron maprograma ang device, buhata ang mosunod nga mga lakang:

1. Siguruha nga ang mga setting sa jumper sa pisara parehas sa gilista sa Talaan 3 sa UG0617:
   Giya sa Gumagamit sa RTG4 Development Kit.
2. Opsyonal, ang jumper J32 mahimong i-set aron makonektar ang mga pin 2-3 kung mogamit usa ka eksternal nga FlashPro4, FlashPro5, o FlashPro6 programmer imbes sa default nga setting sa jumper aron magamit ang na-embed nga FlashPro5.
   Mubo nga sulat: Ang switch sa suplay sa kuryente, ang SW6 kinahanglan nga i-OFF samtang naghimo sa mga koneksyon sa jumper.
3. Ikonektar ang power supply cable sa J9 connector sa board.
4. I-ON ang power supply switch SW6.
5. Kung gigamit ang naka-embed nga FlashPro5, ikonektar ang USB cable sa konektor nga J47 ug ang host PC.
   Sa laing bahin, kon mogamit ug external programmer, ikonektar ang ribbon cable ngadto sa JTAG header J22 ug ikonektar ang programmer sa host PC.
6. Sa host PC, ilunsad ang FlashPro Express software.
7. I-klik ang Bag-o o pilia ang Bag-ong Proyekto sa Trabaho gikan sa FlashPro Express Job gikan sa menu sa Project aron makahimo og bag-ong proyekto sa trabaho, sama sa gipakita sa mosunod nga numero.
8. Pagsulod sa mosunod sa New Job Project gikan sa FlashPro Express Job dialog box:
   • Pagprograma nga trabaho file: I-klik ang Browse, ug navigate sa lokasyon diin ang .job file nahimutang ug pilia ang file. Ang default nga lokasyon mao ang: \rtg4_dg0703_df\Programming_Job
   • Ang lokasyon sa proyekto sa trabaho sa FlashPro Express: I-klik ang Pag-browse ug pag-navigate sa gusto nga lokasyon sa proyekto sa FlashPro Express.
9. I-klik ang OK. Ang gikinahanglan nga programming file gipili ug andam nga maprograma sa aparato.
10. Ang FlashPro Express nga bintana makita, kumpirmahi nga ang usa ka numero sa programmer makita sa natad sa Programmer. Kung dili, kumpirmahi ang mga koneksyon sa board ug i-klik ang Refresh/Rescan Programmers.
11. I-klik ang RUN. Kung malampuson nga naprograma ang aparato, usa ka kahimtang sa RUN PASSED ang gipakita sama sa gipakita sa mosunod nga numero.
12. Isira ang FlashPro Express o i-klik ang Exit sa Project tab.

Pagpadagan sa TCL Script

Ang mga script sa TCL gihatag sa disenyo files folder ubos sa direktoryo nga TCL_Scripts. Kung gikinahanglan, ang disenyo
ang dagan mahimong kopyahon gikan sa Pagpatuman sa Disenyo hangtod sa paghimo sa trabaho file.

Aron mapadagan ang TCL, sunda ang mga lakang sa ubos:

1. Ilunsad ang Libero software
2. Pilia ang Project> Ipatuman ang Script….
3. I-klik ang Browse ug pilia ang script.tcl gikan sa na-download nga TCL_Scripts nga direktoryo.
4. I-klik ang Run.

Human sa malampuson nga pagpatuman sa TCL script, ang Libero nga proyekto gihimo sulod sa TCL_Scripts nga direktoryo.
Para sa dugang nga impormasyon bahin sa TCL scripts, tan-awa ang rtg4_dg0703_df/TCL_Scripts/readme.txt.
Tan-awa ang Libero® SoC TCL Command Reference Guide para sa dugang nga mga detalye sa TCL commands. Kontaka ang Teknikal nga Suporta para sa bisan unsang mga pangutana nga masugatan sa pagpadagan sa TCL script.

Ang Microsemi walay garantiya, representasyon, o garantiya bahin sa impormasyon nga anaa dinhi o ang kaangayan sa mga produkto ug serbisyo niini para sa bisan unsang partikular nga katuyoan, ni ang Microsemi miangkon sa bisan unsa nga tulubagon bisan unsa nga motungha gikan sa aplikasyon o paggamit sa bisan unsang produkto o sirkito. Ang mga produkto nga gibaligya dinhi ug ang bisan unsang ubang mga produkto nga gibaligya sa Microsemi gipailalom sa limitado nga pagsulay ug dili kinahanglan gamiton kauban ang mga kagamitan o aplikasyon nga kritikal sa misyon. Ang bisan unsang mga detalye sa pasundayag gituohan nga kasaligan apan wala mapamatud-an, ug ang Buyer kinahanglan nga magpahigayon ug mokompleto sa tanan nga pasundayag ug uban pang pagsulay sa mga produkto, nga nag-inusara ug kauban, o na-install sa, bisan unsang katapusan nga mga produkto. Ang pumapalit dili magsalig sa bisan unsang datos ug mga detalye sa pasundayag o mga parameter nga gihatag sa Microsemi. Responsibilidad sa Mamalit nga independente nga mahibal-an ang pagkaangay sa bisan unsang mga produkto ug sulayan ug pamatud-an ang parehas. Ang kasayuran nga gihatag sa Microsemi sa ilawom gihatag "sama sa kung asa" ug sa tanan nga mga sayup, ug ang tibuuk nga peligro nga may kalabotan sa ingon nga kasayuran hingpit nga naa sa Mamalit. Ang Microsemi wala maghatag, sa dayag o dili klaro, sa bisan unsang partido sa bisan unsang mga katungod sa patente, lisensya, o bisan unsang ubang mga katungod sa IP, bisan kung bahin sa ingon nga kasayuran mismo o bisan unsang gihulagway sa ingon nga kasayuran. Ang kasayuran nga gihatag sa kini nga dokumento gipanag-iya sa Microsemi, ug ang Microsemi adunay katungod sa paghimo sa bisan unsang mga pagbag-o sa kasayuran niini nga dokumento o sa bisan unsang mga produkto ug serbisyo sa bisan unsang oras nga wala’y pahibalo.

Mahitungod sa Microsemi Microsemi, usa ka bug-os nga gipanag-iya nga subsidiary sa Microchip Technology Inc. (Nasdaq: MCHP), nagtanyag usa ka komprehensibo nga portfolio sa semiconductor ug mga solusyon sa sistema alang sa aerospace ug depensa, komunikasyon, sentro sa datos ug mga merkado sa industriya. Ang mga produkto naglakip sa high-performance ug radiation-hardened analog mixed-signal integrated circuits, FPGAs, SoCs ug ASICs; mga produkto sa pagdumala sa kuryente; timing ug synchronization nga mga himan ug tukma nga mga solusyon sa oras, nga nagtakda sa sumbanan sa kalibutan alang sa panahon; mga himan sa pagproseso sa tingog; Mga solusyon sa RF; discrete nga mga sangkap; mga solusyon sa pagtipig ug komunikasyon sa negosyo, mga teknolohiya sa seguridad ug scalable nga anti-tampmga produkto; Mga solusyon sa Ethernet; Power-over-Ethernet ICs ug midspans; ingon man usab sa kostumbre nga mga kapabilidad ug serbisyo sa disenyo. Pagkat-on og dugang sa www.microsemi.com.

Microsemi Headquarters
Usa ka Enterprise, Aliso Viejo,
CA 92656 USA
Sulod sa USA: +1 800-713-4113
Sa gawas sa USA: +1 949-380-6100
Pagbaligya: +1 949-380-6136
Fax: +1 949-215-4996
Email: baligya.support@microsemi.com
www.microsemi.com

©2021 Microsemi, usa ka bug-os nga gipanag-iya nga subsidiary sa Microchip Technology Inc. Tanang katungod gigahin. Ang Microsemi ug ang Microsemi logo kay mga rehistradong marka sa pamatigayon sa Microsemi Corporation. Ang tanan nga ubang mga marka sa pamatigayon ug mga marka sa serbisyo mao ang kabtangan sa ilang tagsa-tagsa nga mga tag-iya.

Microsemi Proprietary DG0703 Rebisyon 4.0

Mga Dokumento / Mga Kapanguhaan

MICROCHIP Error Detection ug Correction sa RTG4 LSRAM Memory [pdf] Giya sa Gumagamit DG0703 Demo, Error Detection ug Correction sa RTG4 LSRAM Memory, Detection ug Correction sa RTG4 LSRAM Memory, RTG4 LSRAM Memory, LSRAM Memory

Mga pakisayran

• Manwal sa Gumagamit