MICROCHIP Otkrivanje i ispravljanje grešaka na RTG4 LSRAM memoriji

Istorija revizija

Historija revizija opisuje promjene koje su implementirane u dokument. Promjene su navedene po reviziji, počevši od najnovije publikacije.

Revizija 4.0
Sljedeći je sažetak promjena napravljenih u ovoj reviziji.

• Ažuriran dokument za Libero SoC v2021.2.
• Dodan Dodatak 1: Programiranje uređaja pomoću FlashPro Expressa, stranica 14.
• Dodan Dodatak 2: Pokretanje TCL skripte, stranica 16.
• Uklonjene reference na brojeve verzija Libera.

Revizija 3.0
Ažuriran dokument za Libero v11.9 SP1 izdanje softvera.

Revizija 2.0
Ažuriran dokument za Libero v11.8 SP2 izdanje softvera.

Revizija 1.0
Prva publikacija ovog dokumenta.

Otkrivanje i ispravljanje grešaka na RTG4 LSRAM memoriji

Ovaj referentni dizajn opisuje mogućnosti otkrivanja i ispravljanja grešaka (EDAC) RTG4™ FPGA LSRAM-ova. U okruženju podložnom jednom događaju (SEU), RAM je sklon prolaznim greškama uzrokovanim teškim jonima. Ove greške se mogu otkriti i ispraviti upotrebom kodova za ispravljanje grešaka (ECC). RTG4 FPGA RAM blokovi imaju ugrađene EDAC kontrolere za generiranje kodova za ispravljanje grešaka za ispravljanje 1-bitne greške ili otkrivanje 2-bitne greške.

Ako se otkrije 1-bitna greška, EDAC kontroler ispravlja bit greške i postavlja zastavicu za ispravljanje greške (SB_CORRECT) na aktivni visoki. Ako se otkrije 2-bitna greška, EDAC kontroler postavlja zastavicu za otkrivanje greške (DB_DETECT) na aktivni visoki.
Za više informacija o RTG4 LSRAM EDAC funkcionalnosti, pogledajte UG0574: RTG4 FPGA Fabric

Uputstvo za upotrebu.
U ovom referentnom dizajnu, 1-bitna greška ili 2-bitna greška se uvodi kroz SmartDebug GUI. EDAC se promatra korištenjem grafičkog korisničkog sučelja (GUI), korištenjem UART sučelja za pristup LSRAM-u za čitanje/upisivanje podataka, Libero® System-on-Chip (SoC) SmartDebug (JTAG) se koristi za ubacivanje grešaka u LSRAM memoriju.

Zahtjevi za dizajn
Tabela 1 navodi zahtjeve referentnog dizajna za pokretanje RTG4 LSRAM EDAC demo.

Tabela 1 • Zahtjevi za dizajn

Softver

• Libero SoC
• FlashPro Express
• SmartDebug
• Host PC drajveri USB na UART drajveri

Napomena: Libero SmartDesign i snimci ekrana konfiguracije prikazani u ovom vodiču služe samo u svrhu ilustracije.
Otvorite Libero dizajn da vidite najnovija ažuriranja.

Preduvjeti
Prije nego počnete:
Preuzmite i instalirajte Libero SoC (kao što je navedeno u websajt za ovaj dizajn) na glavnom računaru sa sledeće lokacije: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Demo dizajn
Preuzmite demo dizajn files iz Microsemi webstranica na: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Demo dizajn files uključuju:

• Libero SoC projekat
• GUI Installer
• Programiranje files
• Readme.txt file
• TCL_Scripts

GUI aplikacija na glavnom računaru izdaje komande RTG4 uređaju preko USB-UART interfejsa. Ovaj UART interfejs je dizajniran sa CoreUART-om, koji je logička IP adresa iz Libero SoC IP kataloga. CoreUART IP u RTG4 fabrici prima komande i prenosi ih logici dekodera komandi. Logika dekodera naredbi dekodira naredbu za čitanje ili pisanje, koja se izvršava pomoću logike memorijskog interfejsa.

Blok memorijskog sučelja se koristi za čitanje/upisivanje i praćenje LSRAM zastavica greške. Ugrađeni EDAC ispravlja 1-bitnu grešku prilikom čitanja iz LSRAM-a i pruža ispravljene podatke korisničkom interfejsu, ali ne upisuje ispravljene podatke nazad u LSRAM. Ugrađeni LSRAM EDAC ne implementira funkciju čišćenja. Demo dizajn implementira logiku pročišćavanja, koja nadgleda 1-bitnu ispravku zastavicu i ažurira LSRAM ispravljenim podacima ako se pojavi greška jednog bita.
SmartDebug GUI se koristi za ubacivanje 1-bitne ili 2-bitne greške u LSRAM podatke.
Slika 1 prikazuje blok dijagram najvišeg nivoa demo dizajna RTG4 LSRAM EDAC.

Slika 1 • Blok dijagram najvišeg nivoa

Sljedeće su konfiguracije demo dizajna:

1. LSRAM je konfigurisan za ×18 način rada, a EDAC je omogućen povezivanjem LSRAM-ova ECC_EN signala na visoki.
   Napomena: LSRAM EDAC je podržan samo za režime ×18 i ×36.
2. CoreUART IP je konfigurisan za komunikaciju sa aplikacijom glavnog računara brzinom od 115200 baudova.
3. RTG4FCCCECALIB_C0 je konfigurisan da taktuje CoreUART i drugu fabričku logiku na 80 MHz.

Karakteristike
Sljedeće su karakteristike demo dizajna:

• Čitanje i pisanje u LSRAM
• Ubacite 1-bitnu i 2-bitnu grešku koristeći SmartDebug
• Prikaz 1-bitnih i 2-bitnih vrijednosti broja grešaka
• Odredba za brisanje vrijednosti broja grešaka
• Omogućite ili onemogućite logiku čišćenja memorije

Opis
Ovaj demo dizajn uključuje implementaciju sljedećih zadataka:

• Inicijalizacija i pristup LSRAM-u
  Logika memorijskog interfejsa implementirana u logici strukture prima naredbu za inicijalizaciju od GUI-a i inicijalizira prvih 256 memorijskih lokacija LSRAM-a s inkrementalnim podacima. Također obavlja operacije čitanja i pisanja na 256 memorijskih lokacija LSRAM-a primanjem adrese i podataka od GUI-ja. Za operaciju čitanja, dizajn preuzima podatke iz LSRAM-a i daje ih GUI-ju za prikaz. Očekuje se da dizajn neće izazvati greške prije korištenja SmartDebug-a.

Napomena: Neinicijalizirane memorijske lokacije mogu imati nasumične vrijednosti, a SmartDebug može pokazati jednobitne ili dvobitne greške na tim lokacijama.

• Ubacivanje 1-bitnih ili 2-bitnih grešaka
  SmartDebug GUI se koristi za ubacivanje 1-bitnih ili 2-bitnih grešaka u specificiranu memorijsku lokaciju LSRAM-a. Sljedeće operacije se izvode pomoću SmartDebug-a za ubacivanje 1-bitnih i 2-bitnih grešaka u LSRAM:
  • Otvorite SmartDebug GUI, kliknite na Debug FPGA Array.
  • Idite na karticu Memory Blocks, odaberite memorijsku instancu i kliknite desnim tasterom miša na Add.
  • Da biste pročitali memorijski blok, kliknite na Read Block.
  • Ubacite jednobitnu ili dvobitnu grešku u bilo koju lokaciju LSRAM-a određene dubine.
  • Da biste pisali na izmijenjenu lokaciju, kliknite Napiši blok.
    Tokom LSRAM operacije čitanja i pisanja kroz SmartDebug (JTAG) interfejs, EDAC kontroler se zaobilazi i ne izračunava ECC bitove za operaciju pisanja u koraku e.
• Error Counting
  8-bitni brojači se koriste za pružanje brojanja grešaka i dizajnirani su u logici strukture za brojanje 1-bitnih ili 2-bitnih grešaka. Logika dekodera naredbi daje vrijednosti brojanja GUI-ju kada prima naredbe od GUI-ja.

Clocking Structure
U ovom demo dizajnu postoji jedna domena sata. Interni oscilator od 50 MHz pokreće RTG4FCCC, koji dalje pokreće RTG4FCCCECALIB_C0. RTG4FCCCECALIB_C0 generiše takt od 80 MHz koji obezbeđuje izvor takta za COREUART, cmd_decoder, TPSRAM_ECC i RAM_RW module.
Sljedeća slika prikazuje strukturu takta demo dizajna.

Slika 2 • Struktura sata

Resetuj strukturu
U ovom demo dizajnu, signal za resetiranje modulima COREUART, cmd_decoder i RAM_RW se obezbjeđuje preko LOCK porta RTG4FCCCECALIB_C0. Sljedeća slika prikazuje strukturu resetovanja demo dizajna.

Slika 3 • Resetuj strukturu

Postavljanje demo dizajna
Sljedeći odjeljci opisuju kako postaviti RTG4 razvojni komplet i GUI za pokretanje demo dizajna.

Postavke kratkospojnika

1. Povežite džampere na RTG4 razvojnom kompletu, kao što je prikazano u tabeli 2.
   Tabela 2 • Postavke kratkospojnika

   Jumper	Pin (od)	Pin (Za)	Komentari
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Default
   J16	2	3	Default
   J32	1	2	Default
   J33	1	3	Default
   	2	4

   Napomena: Isključite prekidač napajanja, SW6, dok spajate džampere.

2. Povežite USB kabl (mini USB na USB kabl tipa A) na J47 razvojnog kompleta RTG4 i drugi kraj kabla na USB port glavnog računara.
3. Uvjerite se da su upravljački programi za USB na UART most automatski otkriveni. Ovo se može provjeriti u upravitelju uređaja glavnog računara.
   Slika 4 prikazuje svojstva USB 2.0 serijskog porta i povezani COM31 i USB serijski konvertor C.

Slika 4 • USB na UART Bridge Driveri

Napomena: Ako upravljački programi za USB na UART most nisu instalirani, preuzmite i instalirajte drajvere sa www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Slika 5 prikazuje podešavanje ploče za pokretanje EDAC demo-a na RTG4 razvojnom kompletu.

Programiranje demo dizajna

1. Pokrenite Libero SOC softver.
2. Za programiranje RTG4 razvojnog kompleta sa poslom file predviđeno kao dio dizajna files pomoću softvera FlashPro Express, pogledajte Dodatak 1: Programiranje uređaja pomoću FlashPro Expressa, stranica 14.
   Napomena: Kada se programiranje završi sa poslom file preko FlashPro Express softvera, nastavite na EDAC Demo GUI, stranica 9. U suprotnom, pređite na sljedeći korak.
3. U toku Libero dizajna kliknite na akciju Pokreni program.
4. Kada je programiranje završeno, ispred 'Pokreni programsku akciju' pojavljuje se zelena kvačica koja označava uspješno programiranje demo dizajna.

EDAC Demo GUI
EDAC demo je opremljen sa korisničkim korisničkim interfejsom, kao što je prikazano na slici 7, koji radi na glavnom računaru, koji komunicira sa RTG4 razvojnim kompletom. UART se koristi kao osnovni komunikacioni protokol između glavnog računara i RTG4 razvojnog kompleta.

GUI sadrži sljedeće odjeljke:

1. Izbor COM porta za uspostavljanje UART veze sa RTG4 FPGA sa brzinom od 115200 baudova.
2. LSRAM Memory Write: Za pisanje 8-bitnih podataka na specificiranu LSRAM memorijsku adresu.
3. Čišćenje memorije: Da biste omogućili ili onemogućili logiku čišćenja.
4. Čitanje LSRAM memorije: Za čitanje 8-bitnih podataka sa navedene adrese LSRAM memorije.
5. Error Count: Prikazuje broj grešaka i pruža opciju za brisanje vrijednosti brojača na nulu.
6. 1-bit Error Count: Prikazuje 1-bitni broj grešaka i pruža opciju brisanja vrijednosti brojača na nulu.
7. 2-bit Error Count: Prikazuje 2-bitni broj grešaka i pruža opciju brisanja vrijednosti brojača na nulu.
8. Podaci dnevnika: Pruža informacije o statusu za svaku operaciju koja se izvodi korištenjem GUI.

Pokretanje demo verzije
Sljedeći koraci opisuju kako pokrenuti demo:

1. Idi \v1.2.2\v1.2.2\Exe i dvaput kliknite na EDAC_GUI.exe kao što je prikazano na slici 8.
2. Odaberite COM31 port sa liste i kliknite na Connect.

Ubacivanje i ispravljanje greške jednog bita

1. U datom Libero dizajnu, dvaput kliknite na SmartDebug Design u toku dizajna.
2. U SmartDebug GUI, kliknite na Debug FPGA Array.
3. U prozoru Debug FPGA Array idite na karticu Memory Blocks. To će prikazati LSRAM blok u dizajnu s logičkim i fizičkim view. Logički blokovi su prikazani sa L ikonom, a fizički blokovi sa P ikonom.
4. Odaberite instancu fizičkog bloka i desnom tipkom miša kliknite Dodaj.
5. Da biste pročitali memorijski blok, kliknite na Read Block.
6. Ubacite 1 bitnu grešku u podatke od 8 bita na bilo kojoj lokaciji LSRAM-a do dubine 256, kao što je prikazano na sljedećoj slici gdje se greška od 1 bita ubrizgava na 0-tu lokaciju LSRAM-a.
7. Kliknite Write Block kako biste zapisali izmijenjene podatke na željenu lokaciju.
8. Idite na EDAC GUI i unesite polje Address u odeljku za čitanje LSRAM memorije i kliknite na Read, kao što je prikazano na sljedećoj slici.
9. Posmatrajte polja broja grešaka od 1 bita i polja za čitanje podataka u GUI. Vrijednost broja grešaka se povećava za 1.
   Polje Read Data prikazuje ispravne podatke dok EDAC ispravlja bit greške.

Napomena: Ako čišćenje memorije nije omogućeno, tada se broj grešaka povećava za svako čitanje sa iste LSRAM adrese jer uzrokuje 1-bitnu grešku.

Ubacivanje i detekcija greške dvostrukog bita

1. Izvršite korake od 1 do 5 kao što je dato u Ubacivanje i ispravljanje greške jednog bita, stranica 10.
2. Ubacite 2-bitnu grešku u 8-bitne podatke na bilo koju lokaciju LSRAM-a do dubine 256, kao što je prikazano na sljedećoj slici gdje se 2-bitna greška ubacuje na lokaciju 'A' LSRAM-a.
3. Kliknite Zapiši blok za pisanje izmijenjenih podataka na željenu lokaciju.
4. Idite na EDAC GUI i unesite polje Address u odeljku za čitanje LSRAM memorije i kliknite na Read, kao što je prikazano na sljedećoj slici.
5. Posmatrajte polja 2-bitnog broja grešaka i čitanja podataka u GUI. Vrijednost broja grešaka se povećava za 1.
   Polje Read Data prikazuje oštećene podatke.

Sve radnje izvršene u RTG4 se evidentiraju u sekciji serijske konzole GUI-ja.

Zaključak
Ovaj demo naglašava EDAC mogućnosti RTG4 LSRAM memorija. 1-bitna greška ili 2-bitna greška se uvode kroz SmartDebug GUI. Korekcija 1-bitne greške i detekcija 2-bitne greške se posmatra korišćenjem EDAC GUI.

Programiranje uređaja pomoću FlashPro Expressa

Ovaj odjeljak opisuje kako programirati RTG4 uređaj sa zadatkom programiranja file koristeći FlashPro Express.

Za programiranje uređaja izvršite sljedeće korake:

1. Uvjerite se da su postavke kratkospojnika na ploči iste kao one navedene u tabeli 3 UG0617:
   RTG4 Development Kit Uputstvo za upotrebu.
2. Opciono, kratkospojnik J32 se može postaviti za povezivanje pinova 2-3 kada se koristi eksterni FlashPro4, FlashPro5 ili FlashPro6 programator umjesto zadane postavke kratkospojnika za korištenje ugrađenog FlashPro5.
   Napomena: Prekidač za napajanje, SW6 mora biti ISKLJUČEN prilikom povezivanja kratkospojnika.
3. Povežite kabl za napajanje sa J9 konektorom na ploči.
4. Uključite prekidač napajanja SW6.
5. Ako koristite ugrađeni FlashPro5, povežite USB kabl na konektor J47 i glavni računar.
   Alternativno, ako koristite eksterni programator, spojite trakasti kabl na JTAG zaglavlje J22 i povežite programator sa glavnim računarom.
6. Na glavnom računaru pokrenite softver FlashPro Express.
7. Kliknite New ili izaberite New Job Project iz FlashPro Express Job iz menija Project da kreirate novi projekat posla, kao što je prikazano na sledećoj slici.
8. Unesite sljedeće u okvir za dijalog New Job Project iz FlashPro Express Job:
   • Posao programiranja file: Kliknite na Pregledaj i idite do lokacije na kojoj se nalazi .posao file se nalazi i odaberite file. Zadana lokacija je: \rtg4_dg0703_df\Programiranje_Posao
   • Lokacija projekta FlashPro Express posla: Kliknite na Pregledaj i idite do željene lokacije FlashPro Express projekta.
9. Kliknite OK. Potrebno programiranje file je odabran i spreman za programiranje u uređaju.
10. Pojavit će se prozor FlashPro Express, potvrditi da se broj programera pojavljuje u polju Programer. Ako se ne dogodi, potvrdite veze na ploči i kliknite na Osvježi/Ponovo skeniraj programere.
11. Kliknite na RUN. Kada je uređaj uspješno programiran, prikazuje se status RUN PASSED kao što je prikazano na sljedećoj slici.
12. Zatvorite FlashPro Express ili kliknite na Exit na kartici Projekt.

Pokretanje TCL skripte

TCL skripte su date u dizajnu files folder u direktoriju TCL_Scripts. Ako je potrebno, dizajn
tok se može reproducirati od implementacije dizajna do generiranja posla file.

Da biste pokrenuli TCL, slijedite dolje navedene korake:

1. Pokrenite Libero softver
2. Odaberite Projekt > Izvrši skriptu….
3. Kliknite na Browse i odaberite script.tcl iz preuzetog direktorija TCL_Scripts.
4. Kliknite na Run.

Nakon uspješnog izvođenja TCL skripte, Libero projekt se kreira unutar TCL_Scripts direktorija.
Za više informacija o TCL skriptama, pogledajte rtg4_dg0703_df/TCL_Scripts/readme.txt.
Pogledajte Libero® SoC TCL Referentni vodič za naredbe za više detalja o TCL komandama. Obratite se tehničkoj podršci za sve upite na koje naiđete prilikom pokretanja TCL skripte.

Microsemi ne daje nikakvu garanciju, zastupanje ili garanciju u vezi sa informacijama sadržanim u ovom dokumentu ili prikladnosti svojih proizvoda i usluga za bilo koju određenu svrhu, niti Microsemi preuzima bilo kakvu odgovornost koja proizilazi iz primene ili upotrebe bilo kog proizvoda ili kola. Proizvodi koji se prodaju u nastavku i svi drugi proizvodi koje prodaje Microsemi bili su podvrgnuti ograničenom testiranju i ne bi se trebali koristiti zajedno sa opremom ili aplikacijama kritičnim za misiju. Vjeruje se da su sve specifikacije performansi pouzdane, ali nisu provjerene, a Kupac mora provesti i završiti sva ispitivanja performansi i druga testiranja proizvoda, sami i zajedno sa, ili ugrađeni u bilo koji krajnji proizvod. Kupac se neće oslanjati ni na kakve podatke i specifikacije performansi ili parametre koje pruža Microsemi. Odgovornost Kupca je da samostalno utvrdi prikladnost bilo kojeg proizvoda te da istu testira i provjeri. Informacije koje Microsemi pruža u nastavku su date „kao što jesu, gdje je“ i sa svim greškama, a cijeli rizik povezan s takvim informacijama je u potpunosti na Kupcu. Microsemi ne dodeljuje, eksplicitno ili implicitno, nijednoj strani bilo kakva patentna prava, licence ili bilo koja druga prava intelektualne svojine, bilo u pogledu samih takvih informacija ili bilo čega što je opisano u takvim informacijama. Informacije navedene u ovom dokumentu su vlasništvo Microsemi-ja, a Microsemi zadržava pravo da izvrši bilo kakve izmjene informacija u ovom dokumentu ili bilo kojeg proizvoda i usluga u bilo koje vrijeme bez prethodne najave.

O Microsemi Microsemi, podružnica u potpunom vlasništvu Microchip Technology Inc. (Nasdaq: MCHP), nudi sveobuhvatan portfelj poluvodičkih i sistemskih rješenja za svemirska i odbrambena tržišta, komunikacije, podatkovne centre i industrijska tržišta. Proizvodi uključuju visoke performanse i radijacijom ojačana analogna integrirana kola mješovitog signala, FPGA, SoC i ASIC; proizvodi za upravljanje napajanjem; uređaji za merenje vremena i sinhronizacije i precizna vremenska rešenja, postavljajući svetske standarde za vreme; Uređaji za obradu glasa; RF rješenja; diskretne komponente; korporativna rješenja za pohranu i komunikaciju, sigurnosne tehnologije i skalabilni anti-tamper products; Ethernet rješenja; Power-over-Ethernet IC-ovi i srednji rasponi; kao i mogućnosti i usluge prilagođenog dizajna. Saznajte više na www.microsemi.com.

Microsemi Headquarters
One Enterprise, Aliso Viejo,
CA 92656 SAD
Unutar SAD-a: +1 800-713-4113
Izvan SAD: +1 949-380-6100
Prodaja: +1 949-380-6136
Fax: +1 949-215-4996
Email: prodaja.support@microsemi.com
www.microsemi.com

©2021 Microsemi, podružnica u potpunom vlasništvu Microchip Technology Inc. Sva prava zadržana. Microsemi i Microsemi logo su registrovani zaštitni znakovi Microsemi Corporation. Svi ostali zaštitni znakovi i uslužni znaci vlasništvo su njihovih vlasnika.

Microsemi Proprietary DG0703 Revizija 4.0

Dokumenti / Resursi

MICROCHIP Otkrivanje i ispravljanje grešaka na RTG4 LSRAM memoriji [pdf] Korisnički priručnik DG0703 Demo, otkrivanje i ispravljanje grešaka na RTG4 LSRAM memoriji, otkrivanje i ispravljanje na RTG4 LSRAM memoriji, RTG4 LSRAM memoriji, LSRAM memoriji

Reference

• Uputstvo za upotrebu