Detekcia a oprava chýb MICROCHIP na pamäti RTG4 LSRAM

História revízií

História revízií popisuje zmeny, ktoré boli implementované v dokumente. Zmeny sú uvedené podľa revízií, počnúc najaktuálnejšou publikáciou.

Revízia 4.0
Nasleduje súhrn zmien vykonaných v tejto revízii.

• Aktualizovaný dokument pre Libero SoC v2021.2.
• Pridaná Príloha 1: Programovanie zariadenia pomocou FlashPro Express, strana 14.
• Pridaná príloha 2: Spustenie skriptu TCL, strana 16.
• Odstránené odkazy na čísla verzií Libera.

Revízia 3.0
Aktualizovaný dokument pre vydanie softvéru Libero v11.9 SP1.

Revízia 2.0
Aktualizovaný dokument pre vydanie softvéru Libero v11.8 SP2.

Revízia 1.0
Prvá publikácia tohto dokumentu.

Detekcia a oprava chýb na pamäti RTG4 LSRAM

Tento referenčný návrh popisuje možnosti detekcie a korekcie chýb (EDAC) pamätí RTG4™ FPGA LSRAM. V prostredí citlivom na jednu udalosť (SEU) je RAM náchylná na prechodné chyby spôsobené ťažkými iónmi. Tieto chyby možno zistiť a opraviť pomocou kódov na opravu chýb (ECC). Bloky RTG4 FPGA RAM majú vstavané radiče EDAC na generovanie kódov na opravu chýb na opravu 1-bitovej chyby alebo detekciu 2-bitovej chyby.

Ak sa zistí 1-bitová chyba, ovládač EDAC opraví chybový bit a nastaví príznak korekcie chýb (SB_CORRECT) na aktívny vysoký. Ak sa zistí 2-bitová chyba, ovládač EDAC nastaví príznak detekcie chyby (DB_DETECT) na aktívny vysoký.
Ďalšie informácie o funkciách RTG4 LSRAM EDAC nájdete v UG0574: RTG4 FPGA Fabric

Používateľská príručka.
V tomto referenčnom dizajne sa 1-bitová chyba alebo 2-bitová chyba zavádza prostredníctvom grafického používateľského rozhrania SmartDebug. EDAC sa pozoruje pomocou grafického používateľského rozhrania (GUI), ktoré využíva rozhranie UART na prístup k LSRAM na čítanie/zápis údajov, Libero® System-on-Chip (SoC) SmartDebug (JTAG) sa používa na vloženie chýb do pamäte LSRAM.

Požiadavky na dizajn
Tabuľka 1 uvádza referenčné konštrukčné požiadavky na spustenie ukážky RTG4 LSRAM EDAC.

Tabuľka 1 • Požiadavky na dizajn

softvér

• Libero SoC
• FlashPro Express
• SmartDebug
• Ovládače hostiteľského počítača Ovládače USB na UART

Poznámka: Libero SmartDesign a snímky obrazovky konfigurácie zobrazené v tejto príručke slúžia len na ilustračné účely.
Ak chcete zobraziť najnovšie aktualizácie, otvorte dizajn Libera.

Predpoklady
Skôr ako začnete:
Stiahnite si a nainštalujte Libero SoC (ako je uvedené v webstránky pre tento dizajn) na hostiteľskom počítači z nasledujúceho umiestnenia: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Demo dizajn
Stiahnite si demo dizajn files od Microsemi webmiesto na adrese: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Demo dizajn files zahŕňajú:

• Projekt Libero SoC
• Inštalátor GUI
• Programovanie files
• Readme.txt file
• TCL_Scripts

Aplikácia GUI na hostiteľskom počítači vydáva príkazy zariadeniu RTG4 cez rozhranie USB-UART. Toto rozhranie UART je navrhnuté s CoreUART, čo je logická IP z katalógu Libero SoC IP. CoreUART IP v štruktúre RTG4 prijíma príkazy a prenáša ich do logiky príkazového dekodéra. Logika dekodéra príkazov dekóduje príkaz čítania alebo zápisu, ktorý sa vykonáva pomocou logiky pamäťového rozhrania.

Blok pamäťového rozhrania sa používa na čítanie/zápis a monitorovanie príznakov chýb LSRAM. Zabudovaný EDAC opravuje 1-bitovú chybu pri čítaní z LSRAM a poskytuje opravené dáta do užívateľského rozhrania, ale nezapisuje opravené dáta späť do LSRAM. Vstavaný LSRAM EDAC neimplementuje funkciu čistenia. Demo dizajn implementuje srubovú logiku, ktorá monitoruje príznak 1-bitovej korekcie a aktualizuje LSRAM opravenými údajmi, ak sa vyskytne chyba jedného bitu.
SmartDebug GUI sa používa na vloženie 1-bitovej alebo 2-bitovej chyby do údajov LSRAM.
Obrázok 1 zobrazuje blokovú schému najvyššej úrovne demo dizajnu RTG4 LSRAM EDAC.

Obrázok 1 • Blokový diagram najvyššej úrovne

Nasledujú konfigurácie ukážkového dizajnu:

1. LSRAM je nakonfigurovaná pre režim ×18 a EDAC sa aktivuje pripojením signálu LSRAM ECC_EN k vysokej úrovni.
   Poznámka: LSRAM EDAC je podporovaný len pre režimy ×18 a ×36.
2. CoreUART IP je nakonfigurovaný tak, aby komunikoval s aplikáciou hostiteľského počítača pri prenosovej rýchlosti 115200.
3. RTG4FCCCECALIB_C0 je nakonfigurovaný tak, aby taktoval CoreUART a inú látkovú logiku na 80 MHz.

Vlastnosti
Nasledujú funkcie demo dizajnu:

• Čítanie a zápis do LSRAM
• Vložiť 1-bitovú a 2-bitovú chybu pomocou SmartDebug
• Zobrazenie 1-bitových a 2-bitových hodnôt počtu chýb
• Ustanovenie na vymazanie hodnôt počtu chýb
• Povoliť alebo zakázať logiku čistenia pamäte

Popis
Tento demo dizajn zahŕňa implementáciu nasledujúcich úloh:

• Inicializácia a prístup k LSRAM
  Logika pamäťového rozhrania implementovaná v logike tkaniny prijíma inicializačný príkaz z GUI a inicializuje prvých 256 pamäťových miest LSRAM s prírastkovými dátami. Vykonáva tiež operácie čítania a zápisu do 256 pamäťových miest LSRAM prijímaním adresy a údajov z GUI. Pre operáciu čítania návrh načíta údaje z LSRAM a poskytne ich grafickému používateľskému rozhraniu na zobrazenie. Očakáva sa, že návrh nebude spôsobovať chyby pred použitím SmartDebug.

Poznámka: Neinicializované pamäťové miesta môžu mať náhodné hodnoty a SmartDebug môže na týchto miestach vykazovať jednobitové alebo dvojbitové chyby.

• Vkladanie 1-bitových alebo 2-bitových chýb
  SmartDebug GUI sa používa na vloženie 1-bitových alebo 2-bitových chýb do určeného pamäťového miesta LSRAM. Nasledujúce operácie sa vykonávajú pomocou SmartDebug na vloženie 1-bitových a 2-bitových chýb do LSRAM:
  • Otvorte grafické používateľské rozhranie SmartDebug a kliknite na položku Debug FPGA Array.
  • Prejdite na kartu Bloky pamäte, vyberte inštanciu pamäte a kliknite pravým tlačidlom myši na položku Pridať.
  • Ak chcete prečítať blok pamäte, kliknite na položku Čítať blok.
  • Vložte jednobitovú alebo dvojbitovú chybu do ľubovoľného miesta LSRAM určitej hĺbky.
  • Ak chcete zapisovať do upraveného umiestnenia, kliknite na položku Zapísať blok.
    Počas operácie čítania a zápisu LSRAM cez SmartDebug (JTAG) rozhranie je ovládač EDAC obídený a nevypočítava bity ECC pre operáciu zápisu v kroku e.
• Chyba pri počítaní
  8-bitové počítadlá sa používajú na poskytovanie počtu chýb a sú navrhnuté v logike tkaniny na počítanie 1-bitových alebo 2-bitových chýb. Logika dekodéra príkazov poskytuje GUI hodnoty počtu pri prijímaní príkazov z GUI.

Štruktúra hodín
V tomto demo dizajne je jedna hodinová doména. Interný 50 MHz oscilátor poháňa RTG4FCCC, ktorý ďalej poháňa RTG4FCCCECALIB_C0. RTG4FCCCECALIB_C0 generuje 80 MHz hodiny, ktoré poskytujú zdroj hodín pre moduly COREUART, cmd_decoder, TPSRAM_ECC a RAM_RW.
Nasledujúci obrázok ukazuje štruktúru taktovania demo dizajnu.

Obrázok 2 • Štruktúra hodín

Obnoviť štruktúru
V tomto ukážkovom dizajne je signál resetovania modulov COREUART, cmd_decoder a RAM_RW poskytovaný prostredníctvom portu LOCK RTG4FCCCECALIB_C0. Nasledujúci obrázok ukazuje štruktúru resetovania demo dizajnu.

Obrázok 3 • Resetovať štruktúru

Nastavenie ukážkového dizajnu
Nasledujúce časti popisujú, ako nastaviť RTG4 Development Kit a GUI na spustenie ukážkového návrhu.

Nastavenia prepojky

1. Pripojte prepojky na vývojovej súprave RTG4, ako je uvedené v tabuľke 2.
   Tabuľka 2 • Nastavenia prepojok

   Jumper	Pripnúť (od)	Pripnúť (komu)	Komentáre
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Predvolené
   J16	2	3	Predvolené
   J32	1	2	Predvolené
   J33	1	3	Predvolené
   	2	4

   Poznámka: Počas pripájania prepojok vypnite vypínač napájania SW6.

2. Pripojte kábel USB (kábel mini USB do USB typu A) k J47 vývojovej súpravy RTG4 a druhý koniec kábla k portu USB hostiteľského počítača.
3. Uistite sa, že ovládače mosta USB na UART sa automaticky rozpoznajú. Toto je možné overiť v správcovi zariadení hostiteľského počítača.
   Obrázok 4 zobrazuje vlastnosti sériového portu USB 2.0 a pripojený sériový prevodník COM31 a USB C.

Obrázok 4 • Ovládače USB to UART Bridge

Poznámka: Ak nie sú nainštalované ovládače premostenia USB na UART, stiahnite a nainštalujte ovládače z www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Obrázok 5 zobrazuje nastavenie dosky na spustenie ukážky EDAC na vývojovej súprave RTG4.

Programovanie ukážkového dizajnu

1. Spustite softvér Libero SOC.
2. Na naprogramovanie RTG4 Development Kit s úlohou file poskytnuté ako súčasť dizajnu files pomocou softvéru FlashPro Express, pozrite si Príloha 1: Programovanie zariadenia pomocou FlashPro Express, strana 14.
   Poznámka: Po dokončení programovania s úlohou file prostredníctvom softvéru FlashPro Express prejdite na EDAC Demo GUI, strana 9. V opačnom prípade prejdite na ďalší krok.
3. V postupe návrhu Libera kliknite na akciu Spustiť program.
4. Po dokončení programovania sa pred položkou „Spustiť akciu programu“ zobrazí zelené začiarknutie, čo znamená úspešné naprogramovanie návrhu ukážky.

EDAC Demo GUI
Demo EDAC je vybavené užívateľsky prívetivým GUI, ako je znázornené na obrázku 7, ktoré beží na hostiteľskom PC, ktoré komunikuje s RTG4 Development Kit. UART sa používa ako základný komunikačný protokol medzi hostiteľským PC a RTG4 Development Kit.

GUI obsahuje nasledujúce sekcie:

1. Výber COM portu na vytvorenie pripojenia UART k RTG4 FPGA s prenosovou rýchlosťou 115200.
2. Zápis do pamäte LSRAM: Zápis 8-bitových údajov na zadanú adresu pamäte LSRAM.
3. Čistenie pamäte: Umožňuje povoliť alebo zakázať logiku čistenia.
4. Čítanie pamäte LSRAM: Na čítanie 8-bitových údajov zo zadanej adresy pamäte LSRAM.
5. Error Count: Zobrazuje počet chýb a poskytuje možnosť vynulovať hodnotu počítadla.
6. 1-bit Error Count: Zobrazuje 1-bitový počet chýb a poskytuje možnosť vymazať hodnotu počítadla na nulu.
7. 2-bit Error Count: Zobrazuje 2-bitový počet chýb a poskytuje možnosť vymazať hodnotu počítadla na nulu.
8. Log Data: Poskytuje informácie o stave pre každú operáciu vykonanú pomocou GUI.

Spustenie ukážky
Nasledujúce kroky popisujú, ako spustiť demo:

1. Ísť do \v1.2.2\v1.2.2\Exe a dvakrát kliknite na súbor EDAC_GUI.exe, ako je znázornené na obrázku 8.
2. Vyberte port COM31 zo zoznamu a kliknite na Pripojiť.

Vloženie a korekcia jednotlivých bitových chýb

1. V poskytnutom návrhu Libero dvakrát kliknite na návrh SmartDebug v toku návrhu.
2. V grafickom rozhraní SmartDebug kliknite na položku Debug FPGA Array.
3. V okne Debug FPGA Array prejdite na kartu Memory Blocks. Ukáže blok LSRAM v dizajne s logickým a fyzickým view. Logické bloky sú zobrazené s ikonou L a fyzické bloky sú zobrazené s ikonou P.
4. Vyberte inštanciu fyzického bloku a kliknite pravým tlačidlom myši na Pridať.
5. Ak chcete prečítať blok pamäte, kliknite na položku Čítať blok.
6. Vloženie 1 bitovej chyby do 8 bitových údajov na ľubovoľné miesto LSRAM až do hĺbky 256, ako je znázornené na nasledujúcom obrázku, kde sa 1 bitová chyba vstrekne na 0. miesto LSRAM.
7. Kliknite na Write Block, aby ste zapísali upravené údaje na zamýšľané miesto.
8. Prejdite do EDAC GUI a zadajte pole Adresa v časti LSRAM Memory Read a kliknite na Read, ako je znázornené na nasledujúcom obrázku.
9. Sledujte polia 1 Bit Error Count a Read Data v GUI. Hodnota počtu chýb sa zvýši o 1.
   Pole Read Data zobrazuje správne údaje, keď EDAC opravuje chybový bit.

Poznámka: Ak čistenie pamäte nie je povolené, počet chýb sa zvýši pri každom čítaní z rovnakej adresy LSRAM, pretože spôsobuje 1-bitovú chybu.

Injekcia a detekcia dvojitých bitových chýb

1. Vykonajte kroky 1 až 5, ako je uvedené v časti Vloženie a oprava jednej bitovej chyby, strana 10.
2. Vloženie 2-bitovej chyby do 8-bitových údajov na ľubovoľné miesto LSRAM až do hĺbky 256, ako je znázornené na nasledujúcom obrázku, kde je 2-bitová chyba vložená do miesta „A“ LSRAM.
3. Kliknite na Write Block, aby ste zapísali upravené údaje na zamýšľané miesto.
4. Prejdite do EDAC GUI a zadajte pole Adresa v časti LSRAM Memory Read a kliknite na Read, ako je znázornené na nasledujúcom obrázku.
5. Sledujte 2-bitové polia Error Count a Read Data v GUI. Hodnota počtu chýb sa zvýši o 1.
   Pole Čítať údaje zobrazuje poškodené údaje.

Všetky akcie vykonané v RTG4 sú zaznamenané v sekcii Sériová konzola v GUI.

Záver
Táto ukážka vyzdvihuje možnosti EDAC pamätí RTG4 LSRAM. 1-bitová chyba alebo 2-bitová chyba sa zavádza prostredníctvom grafického rozhrania SmartDebug. 1-bitová korekcia chýb a 2-bitová detekcia chýb sa pozoruje pomocou GUI EDAC.

Programovanie zariadenia pomocou FlashPro Express

Táto časť popisuje, ako programovať obvod RTG4 pomocou programovacej úlohy file pomocou FlashPro Express.

Ak chcete naprogramovať zariadenie, vykonajte nasledujúce kroky:

1. Uistite sa, že nastavenia prepojok na doske sú rovnaké ako tie, ktoré sú uvedené v tabuľke 3 v UG0617:
   RTG4 Development Kit Užívateľská príručka.
2. Voliteľne je možné prepojku J32 nastaviť tak, aby spájala kolíky 2-3 pri použití externého programátora FlashPro4, FlashPro5 alebo FlashPro6 namiesto predvoleného nastavenia prepojky na použitie vstavaného FlashPro5.
   Poznámka: Pri prepájaní prepojok musí byť vypínač napájania SW6 vypnutý.
3. Pripojte napájací kábel ku konektoru J9 na doske.
4. Zapnite vypínač SW6.
5. Ak používate vstavaný FlashPro5, pripojte kábel USB ku konektoru J47 a k hostiteľskému počítaču.
   Prípadne, ak používate externý programátor, pripojte plochý kábel do konektora JTAG hlavičku J22 a pripojte programátor k hostiteľskému PC.
6. Na hostiteľskom počítači spustite softvér FlashPro Express.
7. Kliknite na New alebo vyberte New Job Project z FlashPro Express Job z ponuky Project a vytvorte nový projekt úlohy, ako je znázornené na nasledujúcom obrázku.
8. V dialógovom okne New Job Project from FlashPro Express Job zadajte nasledovné:
   • Programátorská práca file: Kliknite na Prehľadávať a prejdite na miesto, kde sa nachádza .úloha file sa nachádza a vyberte file. Predvolené umiestnenie je: \rtg4_dg0703_df\Programovanie_Job
   • Umiestnenie projektu úlohy FlashPro Express: Kliknite na Prehľadávať a prejdite na požadované umiestnenie projektu FlashPro Express.
9. Kliknite na tlačidlo OK. Požadované programovanie file je vybratý a pripravený na naprogramovanie v zariadení.
10. Zobrazí sa okno FlashPro Express, potvrďte, že sa v poli Programátor zobrazuje číslo programátora. Ak nie, potvrďte pripojenia dosky a kliknite na Refresh/Rescan Programmers.
11. Kliknite na RUN. Keď je zariadenie úspešne naprogramované, zobrazí sa stav RUN PASSED, ako je znázornené na nasledujúcom obrázku.
12. Zatvorte FlashPro Express alebo kliknite na tlačidlo Skončiť na karte Projekt.

Spustenie skriptu TCL

V návrhu sú poskytnuté TCL skripty files priečinok v adresári TCL_Scripts. V prípade potreby aj dizajn
tok možno reprodukovať od implementácie návrhu až po vytvorenie úlohy file.

Ak chcete spustiť TCL, postupujte podľa nasledujúcich krokov:

1. Spustite softvér Libero
2. Vyberte položku Projekt > Spustiť skript….
3. Kliknite na Prehľadávať a vyberte script.tcl zo stiahnutého adresára TCL_Scripts.
4. Kliknite na položku Spustiť.

Po úspešnom spustení TCL skriptu sa v adresári TCL_Scripts vytvorí projekt Libero.
Ďalšie informácie o skriptoch TCL nájdete v rtg4_dg0703_df/TCL_Scripts/readme.txt.
Ďalšie podrobnosti o príkazoch TCL nájdete v Referenčnej príručke príkazov Libero® SoC TCL. V prípade akýchkoľvek otázok, ktoré sa vyskytnú pri spustení skriptu TCL, kontaktujte technickú podporu.

Microsemi neposkytuje žiadnu záruku, zastúpenie ani záruku týkajúcu sa informácií uvedených v tomto dokumente alebo vhodnosti svojich produktov a služieb na akýkoľvek konkrétny účel, ani nepreberá žiadnu zodpovednosť vyplývajúcu z aplikácie alebo používania akéhokoľvek produktu alebo okruhu. Produkty predávané nižšie a akékoľvek iné produkty predávané spoločnosťou Microsemi boli predmetom obmedzeného testovania a nemali by sa používať v spojení s kritickými zariadeniami alebo aplikáciami. Akékoľvek výkonnostné špecifikácie sa považujú za spoľahlivé, ale nie sú overené a Kupujúci musí vykonať a dokončiť všetky výkonnostné a iné testovanie produktov, a to samostatne a spolu s akýmikoľvek koncovými produktmi alebo v nich nainštalovaných. Kupujúci sa nebude spoliehať na žiadne údaje a výkonové špecifikácie alebo parametre poskytnuté Microsemi. Je zodpovednosťou kupujúceho, aby nezávisle určil vhodnosť akýchkoľvek produktov a otestoval ich a overil. Informácie poskytované spoločnosťou Microsemi nižšie sú poskytované „tak ako sú, kde sú“ a so všetkými chybami a celé riziko spojené s týmito informáciami znáša výlučne Kupujúci. Microsemi neudeľuje, explicitne ani implicitne, žiadnej strane žiadne patentové práva, licencie ani iné práva duševného vlastníctva, či už ide o takéto informácie samotné alebo čokoľvek opísané v takýchto informáciách. Informácie uvedené v tomto dokumente sú majetkom spoločnosti Microsemi a spoločnosť Microsemi si vyhradzuje právo kedykoľvek bez upozornenia vykonať akékoľvek zmeny informácií v tomto dokumente alebo akýchkoľvek produktov a služieb.

O Microsemi Microsemi, XNUMX% dcérska spoločnosť Microchip Technology Inc. (Nasdaq: MCHP), ponúka komplexné portfólio polovodičových a systémových riešení pre letectvo a obranu, komunikáciu, dátové centrá a priemyselné trhy. Produkty zahŕňajú vysokovýkonné a radiačne tvrdené analógové integrované obvody so zmiešaným signálom, FPGA, SoC a ASIC; produkty na správu napájania; časovacie a synchronizačné zariadenia a presné časové riešenia, ktoré stanovujú svetový štandard pre čas; Zariadenia na spracovanie hlasu; RF riešenia; diskrétne komponenty; podnikové úložné a komunikačné riešenia, bezpečnostné technológie a škálovateľný anti-tamper produkty; Ethernetové riešenia; Integrované obvody Power-over-Ethernet a stredné rozpätia; ako aj možnosti a služby vlastného dizajnu. Viac sa dozviete na www.microsemi.com.

Ústredie Microsemi
Jeden podnik, Aliso Viejo,
CA 92656 USA
V rámci USA: +1 800-713-4113
Mimo USA: +1 949-380-6100
Predaj: +1 949-380-6136
Fax: +1 949-215-4996
Email: predaj.podpora@microsemi.com
www.microsemi.com

©2021 Microsemi, dcérska spoločnosť v úplnom vlastníctve spoločnosti Microchip Technology Inc. Všetky práva vyhradené. Microsemi a logo Microsemi sú registrované ochranné známky spoločnosti Microsemi Corporation. Všetky ostatné ochranné známky a servisné známky sú majetkom ich príslušných vlastníkov.

Microsemi Proprietary DG0703 Revízia 4.0

Dokumenty / zdroje

Detekcia a oprava chýb MICROCHIP na pamäti RTG4 LSRAM [pdf] Používateľská príručka Ukážka DG0703, detekcia a oprava chýb na pamäti RTG4 LSRAM, detekcia a oprava na pamäti RTG4 LSRAM, pamäti RTG4 LSRAM, pamäti LSRAM

Referencie

• Používateľská príručka