Odkrivanje in popravljanje napak MICROCHIP na pomnilniku RTG4 LSRAM

Zgodovina revizij

Zgodovina revizij opisuje spremembe, ki so bile izvedene v dokumentu. Spremembe so navedene po reviziji, začenši z najnovejšo objavo.

Revizija 4.0
Sledi povzetek sprememb v tej reviziji.

• Posodobljen dokument za Libero SoC v2021.2.
• Dodan Dodatek 1: Programiranje naprave z uporabo FlashPro Express, stran 14.
• Dodan dodatek 2: Izvajanje skripta TCL, stran 16.
• Odstranjena sklicevanja na številke različic Libero.

Revizija 3.0
Posodobljen dokument za izdajo programske opreme Libero v11.9 SP1.

Revizija 2.0
Posodobljen dokument za izdajo programske opreme Libero v11.8 SP2.

Revizija 1.0
Prva objava tega dokumenta.

Odkrivanje in popravljanje napak na pomnilniku RTG4 LSRAM

Ta referenčna zasnova opisuje zmožnosti odkrivanja in odpravljanja napak (EDAC) modulov RTG4™ FPGA LSRAM. V okolju, dovzetnem za vznemirjenje z enim dogodkom (SEU), je RAM nagnjen k prehodnim napakam, ki jih povzročajo težki ioni. Te napake je mogoče odkriti in popraviti z uporabo kod za popravljanje napak (ECC). Bloki RAM RTG4 FPGA imajo vgrajene krmilnike EDAC za generiranje kod za popravljanje napak za popravljanje 1-bitne napake ali zaznavanje 2-bitne napake.

Če je zaznana 1-bitna napaka, krmilnik EDAC popravi bit napake in nastavi zastavico za odpravljanje napak (SB_CORRECT) na aktivno visoko vrednost. Če je zaznana 2-bitna napaka, krmilnik EDAC nastavi zastavico zaznavanja napake (DB_DETECT) na aktivno visoko.
Za več informacij o funkcionalnosti RTG4 LSRAM EDAC glejte UG0574: RTG4 FPGA Fabric

Uporabniški priročnik.
V tej referenčni zasnovi je 1-bitna napaka ali 2-bitna napaka uvedena prek GUI SmartDebug. EDAC se opazuje z uporabo grafičnega uporabniškega vmesnika (GUI), ki uporablja vmesnik UART za dostop do LSRAM za branje/pisanje podatkov, Libero® System-on-Chip (SoC) SmartDebug (JTAG) se uporablja za vnos napak v pomnilnik LSRAM.

Zahteve za oblikovanje
Tabela 1 navaja zahteve za referenčno zasnovo za izvajanje predstavitve RTG4 LSRAM EDAC.

Tabela 1 • Zahteve za načrtovanje

Programska oprema

• Libero SoC
• FlashPro Express
• SmartDebug
• Gonilniki za gostiteljski računalnik Gonilniki USB v UART

Opomba: Posnetki zaslona Libero SmartDesign in konfiguracije, prikazani v tem priročniku, so samo za ilustracijo.
Odprite dizajn Libero in si oglejte najnovejše posodobitve.

Predpogoji
Preden začnete:
Prenesite in namestite Libero SoC (kot je navedeno v webmesto za ta dizajn) na gostiteljskem računalniku z naslednje lokacije: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Demo Design
Prenesite demo dizajn files podjetja Microsemi webspletno mesto na: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Demo dizajn files vključujejo:

• Projekt Libero SoC
• Namestitveni program GUI
• Programiranje files
• Readme.txt file
• TCL_Skripte

Aplikacija GUI na gostiteljskem računalniku izdaja ukaze napravi RTG4 prek vmesnika USB-UART. Ta vmesnik UART je zasnovan s CoreUART, ki je logični IP iz kataloga IP Libero SoC. CoreUART IP v tkanini RTG4 sprejema ukaze in jih posreduje logiki dekoderja ukazov. Logika dekodirnika ukazov dekodira ukaz za branje ali pisanje, ki se izvede z uporabo logike pomnilniškega vmesnika.

Blok pomnilniškega vmesnika se uporablja za branje/pisanje in spremljanje zastavic napak LSRAM. Vgrajeni EDAC popravi 1-bitno napako med branjem iz LSRAM in zagotovi popravljene podatke uporabniškemu vmesniku, vendar ne zapiše popravljenih podatkov nazaj v LSRAM. Vgrajeni LSRAM EDAC ne izvaja funkcije čiščenja. Predstavitvena zasnova izvaja logiko čiščenja, ki spremlja 1-bitno korekcijsko zastavico in posodobi LSRAM s popravljenimi podatki, če pride do enobitne napake.
GUI SmartDebug se uporablja za vnos 1-bitne ali 2-bitne napake v podatke LSRAM.
Slika 1 prikazuje blokovni diagram najvišje ravni predstavitvene zasnove RTG4 LSRAM EDAC.

Slika 1 • Blokovni diagram najvišje ravni

Sledijo konfiguracije demo zasnove:

1. LSRAM je konfiguriran za način ×18, EDAC pa je omogočen s povezavo signala ECC_EN LSRAM-ov na visoko.
   Opomba: LSRAM EDAC je podprt samo za načina ×18 in ×36.
2. IP CoreUART je konfiguriran za komunikacijo z aplikacijo gostiteljskega računalnika pri hitrosti 115200 baud.
3. RTG4FCCCECALIB_C0 je konfiguriran za taktiranje CoreUART in druge logike tkanine pri 80 MHz.

Lastnosti
Sledijo značilnosti demo zasnove:

• Branje in pisanje v LSRAM
• Vnesite 1-bitno in 2-bitno napako z uporabo SmartDebug
• Prikaz 1-bitnih in 2-bitnih vrednosti števila napak
• Določba za brisanje vrednosti števila napak
• Omogoči ali onemogoči logiko brskanja po pomnilniku

Opis
Ta demo zasnova vključuje izvedbo naslednjih nalog:

• Inicializacija in dostop do LSRAM
  Logika pomnilniškega vmesnika, implementirana v logiki tkanine, prejme inicializacijski ukaz iz GUI in inicializira prvih 256 pomnilniških lokacij LSRAM z inkrementalnimi podatki. Izvaja tudi operacije branja in pisanja na 256 pomnilniških lokacij LSRAM tako, da prejme naslov in podatke iz GUI. Za operacijo branja načrt pridobi podatke iz LSRAM-a in jih posreduje GUI za prikaz. Pred uporabo SmartDebug se pričakuje, da zasnova ne bo povzročila napak.

Opomba: Neinicializirane pomnilniške lokacije imajo lahko naključne vrednosti in SmartDebug lahko prikaže eno- ali dvobitne napake na teh lokacijah.

• Vstavljanje 1-bitnih ali 2-bitnih napak
  GUI SmartDebug se uporablja za vnašanje 1-bitnih ali 2-bitnih napak v določeno pomnilniško lokacijo LSRAM. Naslednje operacije se izvajajo z uporabo SmartDebug za vbrizgavanje 1-bitnih in 2-bitnih napak v LSRAM:
  • Odprite GUI SmartDebug, kliknite Debug FPGA Array.
  • Pojdite na zavihek Bloki pomnilnika, izberite primerek pomnilnika in z desno miškino tipko kliknite Dodaj.
  • Če želite prebrati pomnilniški blok, kliknite Preberi blok.
  • Vnesite eno- ali dvobitno napako na katero koli lokacijo LSRAM-a določene globine.
  • Če želite pisati na spremenjeno lokacijo, kliknite Zapiši blok.
    Med operacijo branja in pisanja LSRAM prek SmartDebug (JTAG) vmesnik, krmilnik EDAC zaobide in ne izračuna bitov ECC za operacijo pisanja v koraku e.
• Štetje napak
  8-bitni števci se uporabljajo za zagotavljanje števila napak in so zasnovani v logiki tkanine za štetje 1-bitnih ali 2-bitnih napak. Logika dekodirnika ukazov zagotavlja GUI vrednosti štetja, ko prejema ukaze iz GUI.

Urna struktura
V tej predstavitveni zasnovi je ena domena ure. Notranji 50 MHz oscilator poganja RTG4FCCC, ki nadalje poganja RTG4FCCCECALIB_C0. RTG4FCCCECALIB_C0 ustvari takt 80 MHz, ki zagotavlja vir takta za module COREUART, cmd_decoder, TPSRAM_ECC in RAM_RW.
Naslednja slika prikazuje strukturo takta demo zasnove.

Slika 2 • Urna struktura

Ponastavi strukturo
V tej predstavitveni zasnovi je signal ponastavitve za module COREUART, cmd_decoder in RAM_RW zagotovljen prek vrat LOCK RTG4FCCCECALIB_C0. Naslednja slika prikazuje strukturo ponastavitve demo zasnove.

Slika 3 • Ponastavi strukturo

Nastavitev predstavitvenega dizajna
Naslednji razdelki opisujejo, kako nastaviti razvojni komplet RTG4 in grafični uporabniški vmesnik za zagon demo načrta.

Nastavitve skakalca

1. Povežite mostičke na razvojnem kompletu RTG4, kot je prikazano v tabeli 2.
   Tabela 2 • Nastavitve mostičkov

   Skakalec	Pripni (od)	Pripni (za)	Komentarji
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Privzeto
   J16	2	3	Privzeto
   J32	1	2	Privzeto
   J33	1	3	Privzeto
   	2	4

   Opomba: Med povezovanjem mostičkov izklopite stikalo za napajanje SW6.

2. Priključite kabel USB (kabel mini USB na USB tipa A) na J47 razvojnega kompleta RTG4 in drugi konec kabla na vrata USB gostiteljskega računalnika.
3. Prepričajte se, da so gonilniki za most USB v UART samodejno zaznani. To lahko preverite v upravitelju naprav gostiteljskega računalnika.
   Slika 4 prikazuje lastnosti serijskih vrat USB 2.0 in priključeni serijski pretvornik COM31 in USB C.

Slika 4 • Gonilniki za most USB v UART

Opomba: Če gonilniki za most USB v UART niso nameščeni, prenesite in namestite gonilnike iz www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Slika 5 prikazuje nastavitev plošče za izvajanje predstavitve EDAC na razvojnem kompletu RTG4.

Programiranje demo dizajna

1. Zaženite programsko opremo Libero SOC.
2. Za programiranje razvojnega kompleta RTG4 z opravilom file na voljo kot del zasnove files programsko opremo FlashPro Express glejte Dodatek 1: Programiranje naprave z uporabo FlashPro Express, stran 14.
   Opomba: Ko je programiranje opravljeno z delom file prek programske opreme FlashPro Express pojdite na EDAC Demo GUI, stran 9. V nasprotnem primeru nadaljujte z naslednjim korakom.
3. V toku oblikovanja Libero kliknite dejanje Zaženi program.
4. Ko je programiranje končano, se pred 'Dejanje zagona programa' pojavi zelena kljukica, ki označuje uspešno programiranje demo dizajna.

EDAC Demo GUI
Predstavitev EDAC je opremljena z uporabniku prijaznim grafičnim uporabniškim vmesnikom, kot je prikazano na sliki 7, ki deluje na gostiteljskem računalniku, ki komunicira z razvojnim kompletom RTG4. UART se uporablja kot osnovni komunikacijski protokol med gostiteljskim računalnikom in razvojnim kompletom RTG4.

GUI vsebuje naslednje razdelke:

1. Izbira vrat COM za vzpostavitev povezave UART z RTG4 FPGA s hitrostjo prenosa 115200 baud.
2. Zapisovanje v pomnilnik LSRAM: Za pisanje 8-bitnih podatkov na podani naslov pomnilnika LSRAM.
3. Čiščenje pomnilnika: omogočiti ali onemogočiti logiko brskanja.
4. Branje pomnilnika LSRAM: Za branje 8-bitnih podatkov iz podanega naslova pomnilnika LSRAM.
5. Error Count (Število napak): prikaže število napak in nudi možnost počistiti vrednost števca na nič.
6. 1-bitno štetje napak: prikaže 1-bitno štetje napak in ponuja možnost počistitve vrednosti števca na nič.
7. 2-bitno štetje napak: prikaže 2-bitno štetje napak in ponuja možnost počistitve vrednosti števca na nič.
8. Podatki dnevnika: Zagotavlja informacije o stanju za vsako operacijo, izvedeno z uporabo GUI.

Zagon predstavitve
Naslednji koraki opisujejo, kako zagnati predstavitev:

1. Pojdi do \v1.2.2\v1.2.2\Exe in dvokliknite EDAC_GUI.exe, kot je prikazano na sliki 8.
2. Na seznamu izberite vrata COM31 in kliknite Poveži.

Vnos in popravljanje enobitne napake

1. V ponujenem dizajnu Libero dvokliknite SmartDebug Design v toku načrtovanja.
2. V GUI SmartDebug kliknite Debug FPGA Array.
3. V oknu Debug FPGA Array pojdite na zavihek Memory Blocks. Prikazal bo blok LSRAM v načrtu z logičnim in fizičnim view. Logični bloki so prikazani z ikono L, fizični bloki pa z ikono P.
4. Izberite primerek fizičnega bloka in z desno miškino tipko kliknite Dodaj.
5. Če želite prebrati pomnilniški blok, kliknite Preberi blok.
6. Vnesite 1-bitno napako v 8-bitne podatke na kateri koli lokaciji LSRAM-a do globine 256, kot je prikazano na naslednji sliki, kjer je 1-bitna napaka vstavljena na 0. lokaciji LSRAM-a.
7. Kliknite Write Block, da zapišete spremenjene podatke na predvideno mesto.
8. Pojdite na GUI EDAC in vnesite polje Address v razdelku LSRAM Memory Read in kliknite Read, kot je prikazano na naslednji sliki.
9. Upoštevajte polja 1 Bit Error Count in Read Data v GUI. Vrednost števila napak se poveča za 1.
   Polje Read Data prikazuje pravilne podatke, ko EDAC popravi bit napake.

Opomba: Če čiščenje pomnilnika ni omogočeno, se število napak poveča za vsako branje z istega naslova LSRAM, saj povzroči 1-bitno napako.

Vbrizgavanje dvojne bitne napake in zaznavanje

1. Izvedite korake od 1 do 5, kot je navedeno v Vstavljanje in popravljanje enobitne napake, stran 10.
2. Vnesite 2-bitno napako v 8-bitne podatke na kateri koli lokaciji LSRAM-a do globine 256, kot je prikazano na naslednji sliki, kjer je 2-bitna napaka vstavljena na lokaciji 'A' LSRAM-a.
3. Kliknite Zapiši blok, da zapišete spremenjene podatke na predvideno mesto.
4. Pojdite na GUI EDAC in vnesite polje Address v razdelku LSRAM Memory Read in kliknite Read, kot je prikazano na naslednji sliki.
5. Upoštevajte 2-bitno polje Error Count in Read Data v GUI. Vrednost števila napak se poveča za 1.
   Polje za branje podatkov prikazuje poškodovane podatke.

Vsa dejanja, izvedena v RTG4, so zabeležena v razdelku serijske konzole GUI.

Zaključek
Ta predstavitev poudarja zmogljivosti EDAC pomnilnikov RTG4 LSRAM. 1-bitna napaka ali 2-bitna napaka se prikaže prek GUI SmartDebug. 1-bitno odpravljanje napak in 2-bitno zaznavanje napak se opazujeta z uporabo GUI EDAC.

Programiranje naprave z uporabo FlashPro Express

V tem razdelku je opisano, kako programirati napravo RTG4 z opravilom programiranja file z uporabo FlashPro Express.

Za programiranje naprave izvedite naslednje korake:

1. Prepričajte se, da so nastavitve mostičkov na plošči enake tistim, ki so navedene v tabeli 3 v UG0617:
   Uporabniški priročnik za razvojni komplet RTG4.
2. Po želji lahko mostiček J32 nastavite tako, da poveže nožice 2-3, ko uporabljate zunanji programator FlashPro4, FlashPro5 ali FlashPro6, namesto privzete nastavitve mostička za uporabo vdelanega FlashPro5.
   Opomba: Napajalno stikalo SW6 mora biti med povezovanjem mostičkov izklopljeno.
3. Priključite napajalni kabel na priključek J9 na plošči.
4. VKLOPITE napajalno stikalo SW6.
5. Če uporabljate vgrajeni FlashPro5, priključite kabel USB na konektor J47 in gostiteljski računalnik.
   Če uporabljate zunanji programator, pa trakasti kabel priključite na JTAG glavo J22 in povežite programator z gostiteljskim računalnikom.
6. Na gostiteljskem računalniku zaženite programsko opremo FlashPro Express.
7. Kliknite New ali izberite New Job Project iz FlashPro Express Job v meniju Project, da ustvarite nov projekt opravila, kot je prikazano na naslednji sliki.
8. V pogovorno okno New Job Project iz FlashPro Express Job vnesite naslednje:
   • Programersko delo file: Kliknite Prebrskaj in se pomaknite do mesta, kjer je .opravilo file se nahaja in izberite file. Privzeta lokacija je: \rtg4_dg0703_df\Programiranje_Opravilo
   • Lokacija projekta opravila FlashPro Express: Kliknite Prebrskaj in se pomaknite do želene lokacije projekta FlashPro Express.
9. Kliknite OK. Zahtevano programiranje file je izbran in pripravljen za programiranje v napravi.
10. Prikaže se okno FlashPro Express, potrdite, da se v polju Programer pojavi številka programatorja. Če se ne, potrdite povezave plošče in kliknite Refresh/Rescan Programmers.
11. Kliknite ZAŽENI. Ko je naprava uspešno programirana, se prikaže status RUN PASSED, kot je prikazano na naslednji sliki.
12. Zaprite FlashPro Express ali kliknite Izhod na zavihku Projekt.

Izvajanje skripta TCL

Skripti TCL so na voljo v zasnovi files v imeniku TCL_Scripts. Če je potrebno, oblikovanje
tok je mogoče reproducirati od izvedbe načrta do generiranja opravila file.

Za zagon TCL sledite spodnjim korakom:

1. Zaženite programsko opremo Libero
2. Izberite Projekt > Izvedi skript….
3. Kliknite Prebrskaj in izberite script.tcl iz prenesenega imenika TCL_Scripts.
4. Kliknite Zaženi.

Po uspešni izvedbi skripte TCL se v imeniku TCL_Scripts ustvari projekt Libero.
Za več informacij o skriptih TCL glejte rtg4_dg0703_df/TCL_Scripts/readme.txt.
Za več podrobnosti o ukazih TCL glejte Libero® SoC TCL Command Reference Guide. Obrnite se na tehnično podporo za vse poizvedbe, na katere naletite pri izvajanju skripta TCL.

Microsemi ne daje nobenega jamstva, zastopanja ali jamstva v zvezi z informacijami, ki jih vsebuje, ali primernostjo svojih izdelkov in storitev za kateri koli poseben namen, niti Microsemi ne prevzema kakršne koli odgovornosti, ki izhaja iz uporabe ali uporabe katerega koli izdelka ali vezja. Izdelki, ki se prodajajo po tej pogodbi, in vsi drugi izdelki, ki jih prodaja Microsemi, so bili predmet omejenega testiranja in se ne smejo uporabljati v povezavi s ključno opremo ali aplikacijami. Za vse specifikacije zmogljivosti velja, da so zanesljive, vendar niso preverjene, kupec pa mora izvesti in dokončati vsa testiranja zmogljivosti in druga testiranja izdelkov, samih in skupaj s kakršnimi koli končnimi izdelki ali vgrajenimi v njih. Kupec se ne zanaša na nobene podatke in specifikacije delovanja ali parametre, ki jih zagotavlja Microsemi. Kupec je odgovoren za samostojno ugotavljanje primernosti katerega koli izdelka ter njegovo testiranje in preverjanje. Informacije, ki jih Microsemi posreduje v nadaljevanju, so na voljo "kot so, kje so" in z vsemi napakami, celotno tveganje, povezano s takšnimi informacijami, pa je v celoti na strani kupca. Microsemi ne podeljuje, eksplicitno ali implicitno, nobeni stranki nobenih patentnih pravic, licenc ali kakršnih koli drugih pravic intelektualne lastnine, ne glede na take informacije same ali karkoli, kar je opisano v teh informacijah. Informacije v tem dokumentu so last Microsemi, Microsemi pa si pridržuje pravico, da kadar koli brez predhodnega obvestila spremeni podatke v tem dokumentu ali kateri koli izdelek in storitev.

O Microsemi Microsemi, hčerinska družba v stoodstotni lasti Microchip Technology Inc. (Nasdaq: MCHP), ponuja obsežen portfelj polprevodniških in sistemskih rešitev za vesoljsko in obrambno, komunikacijsko, podatkovno središče in industrijske trge. Izdelki vključujejo visoko zmogljiva in proti sevanju odporna analogna integrirana vezja z mešanimi signali, FPGA, SoC in ASIC; izdelki za upravljanje porabe energije; naprave za merjenje časa in sinhronizacijo ter rešitve za natančen čas, ki postavljajo svetovni standard za čas; naprave za obdelavo govora; RF rešitve; diskretne komponente; rešitve za shranjevanje v podjetju in komunikacijske rešitve, varnostne tehnologije in razširljivi anti-tamper izdelki; Ethernet rešitve; Power-over-Ethernet IC in srednji razponi; kot tudi zmogljivosti in storitve oblikovanja po meri. Več o tem na www.microsemi.com.

Sedež Microsemi
One Enterprise, Aliso Viejo,
CA 92656 ZDA
Znotraj ZDA: +1 800-713-4113
Zunaj ZDA: +1 949-380-6100
Prodaja: +1 949-380-6136
Faks: +1 949-215-4996
E-pošta: prodaja.support@microsemi.com
www.microsemi.com

©2021 Microsemi, hčerinsko podjetje v XNUMX-odstotni lasti podjetja Microchip Technology Inc. Vse pravice pridržane. Microsemi in logotip Microsemi sta registrirani blagovni znamki podjetja Microsemi Corporation. Vse druge blagovne in storitvene znamke so last njihovih lastnikov.

Lastništvo Microsemi DG0703 Revizija 4.0

Dokumenti / Viri

Odkrivanje in popravljanje napak MICROCHIP na pomnilniku RTG4 LSRAM [pdf] Uporabniški priročnik Predstavitev DG0703, zaznavanje in popravljanje napak na pomnilniku RTG4 LSRAM, zaznavanje in popravljanje na pomnilniku RTG4 LSRAM, pomnilniku RTG4 LSRAM, pomnilniku LSRAM

Reference

• Uporabniški priročnik