MICROCHIP Սխալի հայտնաբերում և ուղղում RTG4 LSRAM հիշողության վրա

Վերանայման պատմություն

Վերանայման պատմությունը նկարագրում է այն փոփոխությունները, որոնք իրականացվել են փաստաթղթում: Փոփոխությունները թվարկված են վերանայմամբ՝ սկսած ամենաարդիական հրապարակումից:

Վերանայում 4.0
Ստորև ներկայացված է այս վերանայման մեջ կատարված փոփոխությունների ամփոփագիրը:

• Թարմացվել է Libero SoC v2021.2 փաստաթուղթը:
• Ավելացվեց Հավելված 1. Սարքի ծրագրավորում FlashPro Express-ի միջոցով, էջ 14:
• Ավելացվեց Հավելված 2. TCL Script-ի գործարկում, էջ 16:
• Հեռացվել է Libero տարբերակի համարների հղումները:

Վերանայում 3.0
Թարմացվել է Libero v11.9 SP1 ծրագրաշարի թողարկման փաստաթուղթը:

Վերանայում 2.0
Թարմացվել է Libero v11.8 SP2 ծրագրաշարի թողարկման փաստաթուղթը:

Վերանայում 1.0
Այս փաստաթղթի առաջին հրապարակումը.

Սխալների հայտնաբերում և ուղղում RTG4 LSRAM հիշողության վրա

Այս հղման դիզայնը նկարագրում է RTG4™ FPGA LSRAM-ների սխալների հայտնաբերման և ուղղման (EDAC) հնարավորությունները: Մեկ իրադարձության խանգարման (SEU) ենթակա միջավայրում RAM-ը հակված է ծանր իոնների հետևանքով առաջացած անցողիկ սխալներին: Այս սխալները կարելի է հայտնաբերել և ուղղել՝ օգտագործելով սխալների ուղղման կոդերը (ECC): RTG4 FPGA RAM-ի բլոկներն ունեն ներկառուցված EDAC կարգավորիչներ՝ 1-բիթանոց սխալը շտկելու կամ 2-բիթանոց սխալ հայտնաբերելու համար սխալի ուղղման կոդեր ստեղծելու համար:

Եթե ​​հայտնաբերվում է 1 բիթանոց սխալ, EDAC կարգավորիչը ուղղում է սխալի բիթը և սահմանում է սխալի ուղղման դրոշակը (SB_CORRECT) ակտիվ բարձր: Եթե ​​հայտնաբերվում է 2-բիթանոց սխալ, EDAC կարգավորիչը սահմանում է սխալի հայտնաբերման դրոշակը (DB_DETECT) ակտիվ բարձր:
RTG4 LSRAM EDAC ֆունկցիոնալության մասին լրացուցիչ տեղեկությունների համար տես UG0574. RTG4 FPGA Fabric

Օգտագործողի ուղեցույց.
Այս հղման ձևավորման մեջ 1-բիթանոց սխալը կամ 2-բիթանոց սխալը ներկայացվում է SmartDebug GUI-ի միջոցով: EDAC-ը դիտարկվում է օգտատիրոջ գրաֆիկական միջերեսի (GUI) միջոցով՝ օգտագործելով UART միջերեսը՝ տվյալների ընթերցման/գրման համար LSRAM մուտք գործելու համար, Libero® System-on-Chip (SoC) SmartDebug (JTAG) օգտագործվում է սխալները LSRAM հիշողության մեջ ներարկելու համար:

Դիզայնի պահանջներ
Աղյուսակ 1-ում թվարկված են RTG4 LSRAM EDAC ցուցադրությունը գործարկելու հղման նախագծման պահանջները:

Աղյուսակ 1 • Դիզայնի պահանջներ

Ծրագրային ապահովում

• Libero SoC
• FlashPro Express
• SmartDebug
• Հյուրընկալող համակարգչի դրայվերներ USB դեպի UART վարորդներ

Նշում. Այս ուղեցույցում ցուցադրված Libero SmartDesign-ի և կազմաձևման էկրանի նկարները միայն նկարազարդման նպատակով են:
Բացեք Libero դիզայնը՝ վերջին թարմացումները տեսնելու համար:

Նախադրյալներ
Նախքան սկսելը.
Ներբեռնեք և տեղադրեք Libero SoC-ը (ինչպես նշված է webկայք այս դիզայնի համար) հյուրընկալող համակարգչի վրա հետևյալ վայրից. https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Դեմո դիզայն
Ներբեռնեք ցուցադրական դիզայնը files-ից Microsemi webկայք՝ http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Դեմո դիզայն fileները ներառում են.

• Libero SoC նախագիծ
• GUI տեղադրող
• Ծրագրավորում files
• Readme.txt file
• TCL_Scripts

Հյուրընկալող ԱՀ-ի GUI հավելվածը հրամաններ է տալիս RTG4 սարքին USB-UART ինտերֆեյսի միջոցով: Այս UART ինտերֆեյսը նախագծված է CoreUART-ի հետ, որը տրամաբանական IP է Libero SoC IP կատալոգից: RTG4 գործվածքի CoreUART IP-ն ընդունում է հրամաններ և դրանք փոխանցում հրամանի ապակոդավորման տրամաբանությանը: Հրամանի ապակոդավորիչի տրամաբանությունը վերծանում է կարդալու կամ գրելու հրամանը, որն իրականացվում է հիշողության միջերեսի տրամաբանության միջոցով:

Հիշողության ինտերֆեյսի բլոկը օգտագործվում է LSRAM-ի սխալի դրոշակները կարդալու/գրելու և վերահսկելու համար: Ներկառուցված EDAC-ն ուղղում է 1-բիթանոց սխալը LSRAM-ից կարդալու ժամանակ և ուղղված տվյալներ է տրամադրում օգտատիրոջ միջերեսին, սակայն ուղղված տվյալները հետ չի գրում LSRAM-ում: Ներկառուցված LSRAM EDAC-ը չի իրականացնում մաքրման գործառույթ: Դեմո դիզայնն իրականացնում է մացառի տրամաբանություն, որը վերահսկում է 1-բիթանոց ուղղման դրոշակը և թարմացնում է LSRAM-ը շտկված տվյալներով, եթե մեկ բիթ սխալ է տեղի ունենում:
SmartDebug GUI-ն օգտագործվում է LSRAM տվյալների մեջ 1-բիթանոց կամ 2-բիթանոց սխալ ներարկելու համար:
Նկար 1-ը ցույց է տալիս RTG4 LSRAM EDAC ցուցադրական դիզայնի վերին մակարդակի բլոկային դիագրամը:

Նկար 1 • Վերին մակարդակի բլոկային դիագրամ

Հետևյալը ցուցադրական դիզայնի կազմաձևերն են.

1. LSRAM-ը կազմաձևված է ×18 ռեժիմի համար, իսկ EDAC-ը միացված է՝ միացնելով LSRAMs ECC_EN ազդանշանը բարձրին:
   Նշում. LSRAM EDAC-ն աջակցվում է միայն ×18 և ×36 ռեժիմների համար:
2. CoreUART IP-ը կազմաձևված է հյուրընկալող PC հավելվածի հետ հաղորդակցվելու համար 115200 baud արագությամբ:
3. RTG4FCCCECALIB_C0-ը կազմաձևված է CoreUART-ի և այլ գործվածքների տրամաբանության ժամացույցի համար 80 ՄՀց հաճախականությամբ:

Առանձնահատկություններ
Հետևյալը ցուցադրական դիզայնի առանձնահատկություններն են.

• Կարդացեք և գրեք LSRAM-ին
• Ներարկեք 1-բիթանոց և 2-բիթանոց սխալ SmartDebug-ի միջոցով
• Ցուցադրել 1-բիթանոց և 2-բիթանոց սխալների քանակի արժեքները
• Սխալների քանակի արժեքները մաքրելու դրույթ
• Միացնել կամ անջատել հիշողության մաքրման տրամաբանությունը

Նկարագրություն
Այս ցուցադրական դիզայնը ներառում է հետևյալ առաջադրանքների իրականացումը.

• Նախաձեռնել և մուտք գործել LSRAM
  Հիշողության ինտերֆեյսի տրամաբանությունը, որն իրականացվում է հյուսվածքային տրամաբանության մեջ, ստանում է սկզբնավորման հրամանը GUI-ից և սկզբնավորում է LSRAM-ի առաջին 256 հիշողության տեղակայումները լրացուցիչ տվյալների հետ: Այն նաև կատարում է կարդալու և գրելու գործողությունները LSRAM-ի 256 հիշողության վայրերում՝ ստանալով հասցեն և տվյալները GUI-ից: Ընթերցման գործողության համար դիզայնը վերցնում է տվյալները LSRAM-ից և տրամադրում դրանք GUI-ին՝ ցուցադրելու համար: Ակնկալվում է, որ դիզայնը սխալներ չի առաջացնի նախքան SmartDebug-ն օգտագործելը:

Նշում. Հիշողության չնախապատրաստված վայրերը կարող են ունենալ պատահական արժեքներ, և SmartDebug-ը կարող է ցույց տալ մեկ բիթ կամ կրկնակի բիթ սխալներ այդ վայրերում:

• 1-բիթանոց կամ 2-բիթանոց սխալների ներարկում
  SmartDebug GUI-ն օգտագործվում է 1 բիթ կամ 2 բիթանոց սխալները LSRAM-ի նշված հիշողության վայրում ներարկելու համար: Հետևյալ գործողությունները կատարվում են SmartDebug-ի միջոցով՝ LSRAM-ին 1-բիթանոց և 2-բիթանոց սխալներ ներարկելու համար.
  • Բացեք SmartDebug GUI, սեղմեք Debug FPGA Array:
  • Գնացեք «Հիշողության բլոկներ» ներդիր, ընտրեք հիշողության օրինակը և աջ սեղմեք «Ավելացնել»:
  • Հիշողության բլոկը կարդալու համար սեղմեք Read Block:
  • Ներարկեք մեկ բիթ կամ կրկնակի բիթային սխալ որոշակի խորության LSRAM-ի ցանկացած վայրում:
  • Փոփոխված վայրում գրելու համար սեղմեք «Գրել արգելափակում»:
    LSRAM կարդալու և գրելու գործողության ընթացքում SmartDebug-ի միջոցով (JTAG) ինտերֆեյս, EDAC կարգավորիչը շրջանցված է և չի հաշվարկում ECC բիթերը e քայլի գրման գործողության համար:
• Սխալների հաշվարկ
  8-բիթանոց հաշվիչներն օգտագործվում են սխալների հաշվում ապահովելու համար և նախագծված են գործվածքի տրամաբանության մեջ՝ հաշվելու 1-բիթանոց կամ 2-բիթանոց սխալները: Հրամանների ապակոդավորիչի տրամաբանությունը GUI-ին տրամադրում է հաշվման արժեքներ GUI-ից հրամաններ ստանալիս:

Ժամացույցի կառուցվածք
Այս ցուցադրական դիզայնում կա մեկ ժամացույցի տիրույթ: Ներքին 50 ՄՀց տատանվող տատանիչը վարում է RTG4FCCC-ը, որն էլ ավելի է մղում RTG4FCCCECALIB_C0: RTG4FCCCECALIB_C0-ն առաջացնում է 80 ՄՀց ժամացույց, որն ապահովում է ժամացույցի աղբյուր COREUART, cmd_decoder, TPSRAM_ECC և RAM_RW մոդուլներին:
Հետևյալ նկարը ցույց է տալիս ցուցադրական դիզայնի ժամացույցի կառուցվածքը:

Նկար 2 • Ժամացույցի կառուցվածք

Վերականգնել կառուցվածքը
Այս ցուցադրական դիզայնում COREUART, cmd_decoder և RAM_RW մոդուլների վերակայման ազդանշանը տրամադրվում է RTG4FCCCECALIB_C0-ի LOCK պորտի միջոցով: Հետևյալ նկարը ցույց է տալիս ցուցադրական դիզայնի վերակայման կառուցվածքը:

Նկար 3 • Վերականգնել կառուցվածքը

Դեմո դիզայնի կարգավորում
Հետևյալ բաժինները նկարագրում են, թե ինչպես կարգավորել RTG4 Development Kit-ը և GUI-ը՝ ցուցադրական դիզայնը գործարկելու համար:

Jumper-ի կարգավորումներ

1. Միացրեք RTG4 մշակման հավաքածուի ցատկերները, ինչպես ցույց է տրված Աղյուսակ 2-ում:
   Աղյուսակ 2 • Jumper-ի կարգավորումներ

   Թռիչք	Ամրացնել (From)	Ամրացնել (դեպի)	Մեկնաբանություններ
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Կանխադրված
   J16	2	3	Կանխադրված
   J32	1	2	Կանխադրված
   J33	1	3	Կանխադրված
   	2	4

   Նշում. Անջատեք էլեկտրասնուցման անջատիչը՝ SW6, ցատկողները միացնելիս:

2. Միացրեք USB մալուխը (mini USB-ից մինչև Type-A USB մալուխ) RTG47 Development Kit-ի J4-ին և մալուխի մյուս ծայրը հյուրընկալող ԱՀ-ի USB միացքին:
3. Համոզվեք, որ USB-ից դեպի UART կամուրջի վարորդներն ավտոմատ կերպով հայտնաբերված են: Սա կարող է ստուգվել հյուրընկալող ԱՀ-ի սարքի կառավարիչում:
   Նկար 4-ը ցույց է տալիս USB 2.0 սերիական պորտի հատկությունները և միացված COM31 և USB սերիական փոխարկիչը C:

Նկար 4 • USB դեպի UART կամուրջի վարորդներ

Նշում. Եթե ​​USB դեպի UART կամուրջի դրայվերները տեղադրված չեն, ներբեռնեք և տեղադրեք դրայվերները www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Նկար 5-ը ցույց է տալիս տախտակի կարգավորումը RTG4 զարգացման հավաքածուի վրա EDAC ցուցադրությունը գործարկելու համար:

Դեմո դիզայնի ծրագրավորում

1. Գործարկեք Libero SOC ծրագիրը:
2. RTG4 զարգացման հավաքածուն ծրագրավորել աշխատանքի հետ file տրամադրվում է որպես դիզայնի մաս files օգտագործելով FlashPro Express ծրագրակազմը, տես Հավելված 1. Սարքի ծրագրավորում FlashPro Express-ի միջոցով, էջ 14:
   Նշում. Երբ ծրագրավորումն ավարտված է աշխատանքի հետ file FlashPro Express ծրագրաշարի միջոցով անցեք EDAC Demo GUI, էջ 9: Հակառակ դեպքում անցեք հաջորդ քայլին:
3. Libero-ի դիզայնի հոսքում կտտացրեք Գործարկել ծրագրի գործողությունը:
4. Ծրագրավորումն ավարտվելուց հետո կանաչ նշանը հայտնվում է «Գործարկել ծրագրի գործողություն»-ի դիմաց՝ ցույց տալով ցուցադրական դիզայնի հաջող ծրագրավորումը:

EDAC Demo GUI
EDAC-ի ցուցադրությունն ապահովված է օգտագործողի համար հարմար GUI-ով, ինչպես ցույց է տրված Նկար 7-ում, որն աշխատում է հյուրընկալող ԱՀ-ի վրա, որը շփվում է RTG4 Development Kit-ի հետ: UART-ն օգտագործվում է որպես հիմնական կապի արձանագրություն հյուրընկալող PC-ի և RTG4 Development Kit-ի միջև:

GUI-ն պարունակում է հետևյալ բաժինները.

1. COM պորտի ընտրություն՝ RTG4 FPGA-ին UART կապ հաստատելու համար 115200 baud արագությամբ:
2. LSRAM հիշողություն գրելու համար. 8-բիթանոց տվյալները նշված LSRAM հիշողության հասցեում գրելու համար:
3. Հիշողության մաքրում. մաքրման տրամաբանությունը միացնելու կամ անջատելու համար:
4. LSRAM հիշողության ընթերցում. 8-բիթանոց տվյալները նշված LSRAM հիշողության հասցեից կարդալու համար:
5. Սխալների հաշվարկ. Ցուցադրում է սխալների քանակը և հնարավորություն է տալիս զրոյացնել հաշվիչի արժեքը:
6. 1-bit Error Count. Ցուցադրում է 1-bit սխալների քանակը և հնարավորություն է տալիս զրոյացնել հաշվիչի արժեքը:
7. 2-բիթանոց սխալների քանակ. ցուցադրում է 2-բիթանոց սխալների քանակը և հնարավորություն է տալիս հաշվիչի արժեքը զրոյի հասցնել:
8. Մատյանների տվյալներ. տրամադրում է կարգավիճակի մասին տեղեկատվություն GUI-ի միջոցով կատարված յուրաքանչյուր գործողության համար:

Դեմոյի վարում
Հետևյալ քայլերը նկարագրում են, թե ինչպես գործարկել ցուցադրությունը.

1. Գնալ դեպի \v1.2.2\v1.2.2\Exe և կրկնակի սեղմեք EDAC_GUI.exe, ինչպես ցույց է տրված Նկար 8-ում:
2. Ցանկից ընտրեք COM31 նավահանգիստը և սեղմեք Միացում:

Մեկ բիթ սխալի ներարկում և ուղղում

1. Տրամադրված Libero դիզայնում կրկնակի սեղմեք SmartDebug Design-ի վրա դիզայնի հոսքում:
2. SmartDebug GUI-ում սեղմեք Debug FPGA Array:
3. Debug FPGA Array պատուհանում անցեք «Memory Blocks» ներդիր: Այն ցույց կտա LSRAM բլոկը դիզայնում տրամաբանական և ֆիզիկական view. Տրամաբանական բլոկները ցուցադրվում են L պատկերակով, իսկ ֆիզիկական բլոկները՝ P պատկերակով:
4. Ընտրեք ֆիզիկական բլոկի օրինակը և աջ սեղմեք Ավելացնել:
5. Հիշողության բլոկը կարդալու համար սեղմեք Read Block:
6. Ներարկեք 1 բիթ սխալ 8 բիթ տվյալների մեջ LSRAM-ի ցանկացած վայրում մինչև 256 խորությունը, ինչպես ցույց է տրված հետևյալ նկարում, որտեղ 1 բիթ սխալ է ներարկվել LSRAM-ի 0-րդ տեղում:
7. Սեղմեք «Write Block»՝ փոփոխված տվյալները նախատեսված վայրում գրելու համար:
8. Գնացեք EDAC GUI և մուտքագրեք Հասցե դաշտը LSRAM Memory Read բաժնում և սեղմեք Read, ինչպես ցույց է տրված հետևյալ նկարում:
9. Դիտեք 1 բիթ սխալների հաշվարկ և կարդալ տվյալների դաշտերը GUI-ում: Սխալների քանակի արժեքը մեծանում է 1-ով:
   Read Data դաշտը ցույց է տալիս ճիշտ տվյալները, երբ EDAC-ը ուղղում է սխալի բիթը:

Նշում. Եթե ​​հիշողության մաքրումը միացված չէ, ապա սխալների քանակը ավելանում է նույն LSRAM հասցեից յուրաքանչյուր ընթերցման համար, քանի որ դա առաջացնում է 1-բիթանոց սխալ:

Կրկնակի բիթ սխալի ներարկում և հայտնաբերում

1. Կատարեք 1-ից մինչև 5-րդ քայլը, ինչպես տրված է Մեկ բիթ սխալի ներարկում և ուղղում, էջ 10:
2. Ներարկեք 2-բիթանոց սխալ 8-բիթանոց տվյալների մեջ LSRAM-ի ցանկացած վայրում՝ մինչև 256 խորությունը, ինչպես ցույց է տրված հետևյալ նկարում, որտեղ 2-բիթանոց սխալը ներարկվում է LSRAM-ի «A» դիրքում:
3. Սեղմեք «Write Block»՝ փոփոխված տվյալները նախատեսված վայրում գրելու համար:
4. Գնացեք EDAC GUI և մուտքագրեք Հասցե դաշտը LSRAM Memory Read բաժնում և սեղմեք Read, ինչպես ցույց է տրված հետևյալ նկարում:
5. Դիտեք 2-bit Error Count և Read Data դաշտերը GUI-ում: Սխալների քանակի արժեքը մեծանում է 1-ով:
   Կարդալ տվյալների դաշտը ցուցադրում է վնասված տվյալները:

RTG4-ում կատարված բոլոր գործողությունները գրանցված են GUI-ի Serial Console բաժնում:

Եզրակացություն
Այս ցուցադրությունը ընդգծում է RTG4 LSRAM հիշողությունների EDAC հնարավորությունները: 1-բիթանոց սխալը կամ 2-բիթանոց սխալը ներկայացվում է SmartDebug GUI-ի միջոցով: 1-բիթանոց սխալի ուղղումը և 2-բիթանոց սխալի հայտնաբերումը նկատվում է EDAC GUI-ի միջոցով:

Սարքի ծրագրավորում FlashPro Express-ի միջոցով

Այս բաժինը նկարագրում է, թե ինչպես ծրագրավորել RTG4 սարքը ծրագրավորման աշխատանքով file օգտագործելով FlashPro Express:

Սարքը ծրագրավորելու համար կատարեք հետևյալ քայլերը.

1. Համոզվեք, որ տախտակի վրա ցատկի կարգավորումները նույնն են, ինչ նշված են UG3-ի Աղյուսակ 0617-ում.
   RTG4 Development Kit Օգտագործողի ուղեցույց:
2. Ցանկության դեպքում, jumper J32-ը կարող է կարգավորվել այնպես, որ միացնի 2-3 կապանքները, երբ օգտագործում եք արտաքին FlashPro4, FlashPro5 կամ FlashPro6 ծրագրավորող՝ ներկառուցված FlashPro5-ն օգտագործելու համար լռելյայն jumper պարամետրի փոխարեն:
   Նշում. Էներգամատակարարման անջատիչը, SW6, պետք է անջատված լինի ցատկի միացումները կատարելիս:
3. Միացրեք սնուցման մալուխը տախտակի վրա գտնվող J9 միակցիչին:
4. Միացնել էլեկտրամատակարարման անջատիչը SW6:
5. Եթե ​​օգտագործում եք ներկառուցված FlashPro5, միացրեք USB մալուխը J47 միակցիչին և հյուրընկալող համակարգչին:
   Որպես այլընտրանք, եթե օգտագործում եք արտաքին ծրագրավորող, միացրեք ժապավենի մալուխը J-ինTAG վերնագիր J22 և միացրեք ծրագրավորողին հյուրընկալող համակարգչին:
6. Հյուրընկալող համակարգչի վրա գործարկեք FlashPro Express ծրագիրը:
7. Սեղմեք Նոր կամ ընտրեք New Job Project FlashPro Express Job-ից Project մենյուից՝ նոր աշխատանքային նախագիծ ստեղծելու համար, ինչպես ցույց է տրված հետևյալ նկարում:
8. FlashPro Express Job երկխոսության վանդակում մուտքագրեք հետևյալը.
   • Ծրագրավորման աշխատանք fileՍեղմեք Թերթել և նավարկեք դեպի այն վայրը, որտեղ .աշխատանքն է file գտնվում է և ընտրեք file. Լռելյայն գտնվելու վայրը հետևյալն է. \rtg4_dg0703_df\Programming_Job
   • FlashPro Express աշխատանքի նախագծի գտնվելու վայրը. Սեղմեք Թերթել և նավարկեք դեպի FlashPro Express ծրագրի ցանկալի վայրը:
9. Սեղմեք OK: Պահանջվող ծրագրավորում file ընտրված է և պատրաստ է ծրագրավորվել սարքում:
10. FlashPro Express պատուհանը կհայտնվի, հաստատեք, որ ծրագրավորողի համարը հայտնվում է Ծրագրավորող դաշտում: Եթե ​​դա այդպես չէ, հաստատեք տախտակի միացումները և սեղմեք Թարմացնել/Վերականգնել ծրագրավորողները:
11. Սեղմեք RUN: Երբ սարքը հաջողությամբ ծրագրավորվում է, ցուցադրվում է RUN PASSED կարգավիճակը, ինչպես ցույց է տրված հետևյալ նկարում:
12. Փակեք FlashPro Express-ը կամ սեղմեք Ելք «Նախագիծ» ներդիրում:

TCL սցենարի գործարկում

TCL սկրիպտները նախատեսված են դիզայնում files թղթապանակ TCL_Scripts գրացուցակի տակ: Անհրաժեշտության դեպքում դիզայնը
հոսքը կարող է վերարտադրվել Դիզայնի իրականացումից մինչև աշխատանքի առաջացումը file.

TCL-ն գործարկելու համար հետևեք հետևյալ քայլերին.

1. Գործարկեք Libero ծրագիրը
2. Ընտրեք Նախագիծ > Կատարել սցենար….
3. Սեղմեք Browse և ներբեռնված TCL_Scripts գրացուցակից ընտրեք script.tcl:
4. Սեղմեք Run:

TCL սկրիպտի հաջող կատարումից հետո Libero նախագիծը ստեղծվում է TCL_Scripts գրացուցակում:
TCL սկրիպտների մասին լրացուցիչ տեղեկությունների համար այցելեք rtg4_dg0703_df/TCL_Scripts/readme.txt:
TCL հրամանների վերաբերյալ լրացուցիչ մանրամասների համար տես Libero® SoC TCL Command Reference ուղեցույցը: Կապվեք տեխնիկական աջակցության հետ TCL սկրիպտը գործարկելիս առաջացած ցանկացած հարցի համար:

Microsemi-ն որևէ երաշխիք, ներկայացուցչություն կամ երաշխիք չի տալիս այստեղ պարունակվող տեղեկատվության կամ որևէ կոնկրետ նպատակի համար իր արտադրանքի և ծառայությունների համապատասխանության վերաբերյալ, ինչպես նաև չի ստանձնում որևէ պատասխանատվություն, որը բխում է որևէ արտադրանքի կամ շղթայի կիրառումից կամ օգտագործումից: Սույնով վաճառվող ապրանքները և Microsemi-ի կողմից վաճառվող ցանկացած այլ ապրանքներ ենթարկվել են սահմանափակ փորձարկման և չպետք է օգտագործվեն առաքելության համար կարևոր սարքավորումների կամ հավելվածների հետ համատեղ: Ենթադրվում է, որ կատարողականի ցանկացած տեխնիկական բնութագրերը հուսալի են, բայց չեն ստուգվում, և Գնորդը պետք է կատարի և կատարի արտադրանքի բոլոր կատարողականության և այլ փորձարկումները՝ միայնակ և ցանկացած վերջնական արտադրանքի հետ միասին կամ տեղադրված: Գնորդը չպետք է հենվի Microsemi-ի կողմից տրամադրված որևէ տվյալների և կատարողականի բնութագրերի կամ պարամետրերի վրա: Գնորդի պարտականությունն է ինքնուրույն որոշել ցանկացած ապրանքի համապատասխանությունը և նույնը ստուգել և հաստատել: Microsemi-ի կողմից սույն ստորև բերված տեղեկատվությունը տրամադրվում է «ինչպես կա, որտեղ կա» և բոլոր անսարքություններով, և նման տեղեկատվության հետ կապված ողջ ռիսկն ամբողջությամբ պատկանում է Գնորդին: Microsemi-ն բացահայտորեն կամ անուղղակիորեն որևէ կողմի չի տրամադրում արտոնագրային իրավունքներ, լիցենզիաներ կամ որևէ այլ ՄՍ իրավունք՝ անկախ այդ տեղեկատվության կամ նման տեղեկատվության մեջ նկարագրված որևէ այլ բանի հետ: Սույն փաստաթղթում ներկայացված տեղեկատվությունը պատկանում է Microsemi-ին, և Microsemi-ն իրեն իրավունք է վերապահում ցանկացած պահի առանց ծանուցման ցանկացած փոփոխություն կատարել այս փաստաթղթի տեղեկատվության կամ որևէ ապրանքի և ծառայության մեջ:

Microsemi-ի մասին Microsemi-ը՝ Microchip Technology Inc.-ի (Nasdaq: MCHP) ամբողջությամբ պատկանող դուստր ձեռնարկությունը, առաջարկում է կիսահաղորդչային և համակարգային լուծումների համապարփակ փաթեթ օդատիեզերական և պաշտպանության, կապի, տվյալների կենտրոնների և արդյունաբերական շուկաների համար: Արտադրանքները ներառում են բարձր արդյունավետություն և ճառագայթման միջոցով կարծրացած անալոգային խառը ազդանշանային ինտեգրալ սխեմաներ, FPGA-ներ, SoC-ներ և ASIC-ներ; էներգիայի կառավարման արտադրանք; ժամանակի և համաժամացման սարքեր և ժամանակի ճշգրիտ լուծումներ՝ սահմանելով ժամանակի համաշխարհային ստանդարտը. ձայնի մշակման սարքեր; ՌԴ լուծումներ; դիսկրետ բաղադրիչներ; ձեռնարկությունների պահեստավորման և հաղորդակցման լուծումներ, անվտանգության տեխնոլոգիաներ և լայնածավալ հակատտamper ապրանքներ; Ethernet լուծումներ; Power-over-Ethernet IC-ներ և միջնաժամկետներ; ինչպես նաև անհատական ​​դիզայնի հնարավորություններ և ծառայություններ: Իմացեք ավելին այստեղ www.microsemi.com.

Microsemi-ի շտաբ
One Enterprise, Aliso Viejo,
CA 92656 ԱՄՆ
ԱՄՆ-ի սահմաններում՝ +1 800-713-4113
ԱՄՆ-ից դուրս՝ +1 949-380-6100
Վաճառք՝ +1 949-380-6136
Ֆաքս՝ +1 949-215-4996
փոստ՝ վաճառք:support@microsemi.com
www.microsemi.com

©2021 Microsemi, Microchip Technology Inc.-ի ամբողջությամբ պատկանող դուստր ձեռնարկություն Բոլոր իրավունքները պաշտպանված են: Microsemi-ն և Microsemi լոգոն Microsemi Corporation-ի գրանցված ապրանքանիշերն են: Բոլոր այլ ապրանքային և սպասարկման նշանները պատկանում են իրենց համապատասխան սեփականատերերին:

Microsemi Proprietary DG0703 Revision 4.0

Փաստաթղթեր / ռեսուրսներ

MICROCHIP Սխալի հայտնաբերում և ուղղում RTG4 LSRAM հիշողության վրա [pdf] Օգտագործողի ուղեցույց DG0703 Դեմո, Սխալների հայտնաբերում և ուղղում RTG4 LSRAM հիշողության վրա, հայտնաբերում և ուղղում RTG4 LSRAM հիշողության վրա, RTG4 LSRAM հիշողություն, LSRAM հիշողություն

Հղումներ

• Օգտագործողի ձեռնարկ