Pengesanan dan Pembetulan Ralat MICROCHIP pada Memori LSRAM RTG4

Sejarah Semakan

Sejarah semakan menerangkan perubahan yang telah dilaksanakan dalam dokumen. Perubahan disenaraikan mengikut semakan, bermula dengan penerbitan terkini.

Semakan 4.0
Berikut ialah ringkasan perubahan yang dibuat dalam semakan ini.

• Mengemas kini dokumen untuk Libero SoC v2021.2.
• Ditambahkan Lampiran 1: Memprogramkan Peranti Menggunakan FlashPro Express, halaman 14.
• Ditambahkan Lampiran 2: Menjalankan Skrip TCL, halaman 16.
• Mengalih keluar rujukan kepada nombor versi Libero.

Semakan 3.0
Mengemas kini dokumen untuk keluaran perisian Libero v11.9 SP1.

Semakan 2.0
Mengemas kini dokumen untuk keluaran perisian Libero v11.8 SP2.

Semakan 1.0
Penerbitan pertama dokumen ini.

Pengesanan dan Pembetulan Ralat pada Memori LSRAM RTG4

Reka bentuk rujukan ini menerangkan keupayaan pengesanan dan pembetulan ralat (EDAC) LSRAM FPGA RTG4™. Dalam persekitaran mudah terpengaruh peristiwa tunggal (SEU), RAM terdedah kepada ralat sementara yang disebabkan oleh ion berat. Ralat ini boleh dikesan dan diperbetulkan dengan menggunakan kod pembetulan ralat (ECC). Blok RAM RTG4 FPGA mempunyai pengawal EDAC terbina dalam untuk menjana kod pembetulan ralat untuk membetulkan ralat 1-bit atau mengesan ralat 2-bit.

Jika ralat 1-bit dikesan, pengawal EDAC membetulkan bit ralat dan menetapkan bendera pembetulan ralat (SB_CORRECT) kepada aktif tinggi. Jika ralat 2-bit dikesan, pengawal EDAC menetapkan bendera pengesanan ralat (DB_DETECT) kepada aktif tinggi.
Untuk maklumat lanjut tentang fungsi RTG4 LSRAM EDAC, rujuk UG0574: Fabrik FPGA RTG4

Panduan Pengguna.
Dalam reka bentuk rujukan ini, ralat 1-bit atau ralat 2-bit diperkenalkan melalui GUI SmartDebug. EDAC diperhatikan menggunakan antara muka pengguna grafik (GUI), menggunakan antara muka UART untuk mengakses LSRAM untuk membaca/menulis data, Libero® System-on-Chip (SoC) SmartDebug (JTAG) digunakan untuk menyuntik ralat ke dalam memori LSRAM.

Keperluan Reka Bentuk
Jadual 1 menyenaraikan keperluan reka bentuk rujukan untuk menjalankan demo RTG4 LSRAM EDAC.

Jadual 1 • Keperluan Reka Bentuk

Perisian

• Libero SoC
• FlashPro Express
• SmartDebug
• Pemacu PC hos USB ke pemacu UART

Nota: Libero SmartDesign dan tangkapan skrin konfigurasi yang ditunjukkan dalam panduan ini adalah untuk tujuan ilustrasi sahaja.
Buka reka bentuk Libero untuk melihat kemas kini terkini.

Prasyarat
Sebelum anda mula:
Muat turun dan pasang Libero SoC (seperti yang ditunjukkan dalam webtapak untuk reka bentuk ini) pada PC hos dari lokasi berikut: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Reka Bentuk Demo
Muat turun reka bentuk demo files daripada Microsemi webtapak di: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Reka bentuk demo files termasuk:

• Projek Libero SoC
• Pemasang GUI
• Pengaturcaraan files
• Readme.txt file
• TCL_Scripts

Aplikasi GUI pada PC hos mengeluarkan arahan kepada peranti RTG4 melalui antara muka USB-UART. Antara muka UART ini direka bentuk dengan CoreUART, iaitu IP logik daripada katalog IP SoC Libero. IP CoreUART dalam fabrik RTG4 menerima arahan dan menghantarnya ke logik penyahkod arahan. Logik penyahkod arahan menyahkod perintah baca atau tulis, yang dilaksanakan menggunakan logik antara muka memori.

Blok antara muka memori digunakan untuk membaca/menulis dan memantau bendera ralat LSRAM. EDAC terbina dalam membetulkan ralat 1-bit semasa membaca dari LSRAM dan menyediakan data yang diperbetulkan kepada antara muka pengguna tetapi tidak menulis data yang diperbetulkan kembali ke LSRAM. LSRAM EDAC terbina dalam tidak melaksanakan ciri menyental. Reka bentuk demo melaksanakan logik scrub, yang memantau bendera pembetulan 1-bit dan mengemas kini LSRAM dengan data yang diperbetulkan jika ralat bit tunggal berlaku.
GUI SmartDebug digunakan untuk menyuntik ralat 1-bit atau 2-bit ke dalam data LSRAM.
Rajah 1 menunjukkan rajah blok peringkat atas reka bentuk demo RTG4 LSRAM EDAC.

Rajah 1 • Rajah Blok Aras Atas

Berikut ialah konfigurasi reka bentuk demo:

1. LSRAM dikonfigurasikan untuk mod ×18 dan EDAC didayakan dengan menyambungkan isyarat ECC_EN LSRAM kepada tinggi.
   Nota: LSRAM EDAC hanya disokong untuk mod ×18 dan ×36 sahaja.
2. IP CoreUART dikonfigurasikan untuk berkomunikasi dengan aplikasi PC hos pada kadar baud 115200.
3. RTG4FCCCECALIB_C0 dikonfigurasikan untuk mencatatkan CoreUART dan logik fabrik lain pada 80 MHz.

Ciri-ciri
Berikut ialah ciri reka bentuk demo:

• Baca dan tulis ke LSRAM
• Suntikan ralat 1-bit dan 2-bit menggunakan SmartDebug
• Paparkan nilai kiraan ralat 1-bit dan 2-bit
• Peruntukan untuk mengosongkan nilai kiraan ralat
• Dayakan atau lumpuhkan logik penyental memori

Penerangan
Reka bentuk demo ini melibatkan pelaksanaan tugas berikut:

• Memulakan dan mengakses LSRAM
  Logik antara muka memori yang dilaksanakan dalam logik fabrik menerima arahan permulaan daripada GUI dan memulakan 256 lokasi memori pertama LSRAM dengan data tambahan. Ia juga melaksanakan operasi baca dan tulis ke 256 lokasi memori LSRAM dengan menerima alamat dan data daripada GUI. Untuk operasi baca, reka bentuk mengambil data daripada LSRAM dan memberikannya kepada GUI untuk paparan. Jangkaan ialah reka bentuk tidak akan menyebabkan ralat sebelum menggunakan SmartDebug.

Nota: Lokasi memori yang tidak dimulakan mungkin mempunyai nilai rawak dan SmartDebug mungkin menunjukkan ralat bit tunggal atau dua bit di lokasi tersebut.

• Menyuntik ralat 1-bit atau 2-bit
  GUI SmartDebug digunakan untuk menyuntik ralat 1 bit atau 2-bit ke dalam lokasi memori LSRAM yang ditentukan. Operasi berikut dilakukan menggunakan SmartDebug untuk menyuntik ralat 1-bit dan 2-bit ke LSRAM:
  • Buka SmartDebug GUI, klik Debug FPGA Array.
  • Pergi ke tab Blok Memori, pilih contoh memori, dan klik kanan Tambah.
  • Untuk membaca blok memori, klik Blok Baca.
  • Suntikan ralat bit tunggal atau dua bit ke mana-mana lokasi LSRAM pada kedalaman tertentu.
  • Untuk menulis ke lokasi yang diubah suai, klik Tulis Blok.
    Semasa operasi baca dan tulis LSRAM melalui SmartDebug (JTAG) antara muka, pengawal EDAC dipintas dan tidak mengira bit ECC untuk operasi tulis dalam langkah e.
• Ralat Mengira
  Pembilang 8-bit digunakan untuk menyediakan kiraan ralat dan direka bentuk ke dalam logik fabrik untuk mengira ralat 1-bit atau 2-bit. Logik penyahkod arahan menyediakan nilai kiraan kepada GUI apabila menerima arahan daripada GUI.

Struktur Jam
Dalam reka bentuk demo ini, terdapat satu domain jam. Pengayun dalaman 50 MHz memacu RTG4FCCC, yang seterusnya memacu RTG4FCCCECALIB_C0. RTG4FCCCECALIB_C0 menjana jam 80 MHz yang menyediakan sumber jam kepada modul COREUART, cmd_decoder, TPSRAM_ECC dan RAM_RW.
Rajah berikut menunjukkan struktur masa bagi reka bentuk demo.

Rajah 2 • Struktur Jam

Tetapkan Semula Struktur
Dalam reka bentuk demo ini, isyarat set semula kepada modul COREUART, cmd_decoder dan RAM_RW disediakan melalui port LOCK RTG4FCCCECALIB_C0. Rajah berikut menunjukkan struktur set semula reka bentuk demo.

Rajah 3 • Tetapkan Semula Struktur

Menyediakan Reka Bentuk Demo
Bahagian berikut menerangkan cara menyediakan Kit Pembangunan RTG4 dan GUI untuk menjalankan reka bentuk demo.

Tetapan Jumper

1. Sambungkan pelompat pada Kit Pembangunan RTG4, seperti ditunjukkan dalam Jadual 2.
   Jadual 2 • Tetapan Jumper

   Pelompat	Pin (Daripada)	Pin (Kepada)	Komen
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Lalai
   J16	2	3	Lalai
   J32	1	2	Lalai
   J33	1	3	Lalai
   	2	4

   Nota: Matikan suis bekalan kuasa, SW6, semasa menyambungkan pelompat.

2. Sambungkan kabel USB (USB mini ke kabel USB Jenis-A) ke J47 Kit Pembangunan RTG4 dan hujung kabel yang lain ke port USB PC hos.
3. Pastikan pemacu jambatan USB ke UART dikesan secara automatik. Ini boleh disahkan dalam pengurus peranti PC hos.
   Rajah 4 menunjukkan sifat port bersiri USB 2.0 dan penukar bersiri COM31 dan USB C yang disambungkan.

Rajah 4 • Pemacu Jambatan USB ke UART

Nota: Jika pemacu jambatan USB ke UART tidak dipasang, muat turun dan pasang pemacu dari www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Rajah 5 menunjukkan persediaan papan untuk menjalankan demo EDAC pada Kit Pembangunan RTG4.

Pengaturcaraan Reka Bentuk Demo

1. Lancarkan perisian Libero SOC.
2. Untuk memprogramkan Kit Pembangunan RTG4 dengan tugas file disediakan sebagai sebahagian daripada reka bentuk files menggunakan perisian FlashPro Express, rujuk Lampiran 1: Memprogram Peranti Menggunakan FlashPro Express, muka surat 14.
   Nota: Setelah pengaturcaraan selesai dengan kerja file melalui perisian FlashPro Express, teruskan ke GUI Demo EDAC, halaman 9. Jika tidak, teruskan ke langkah seterusnya.
3. Dalam aliran reka bentuk Libero, klik tindakan Jalankan Program.
4. Setelah Pengaturcaraan selesai, tanda hijau muncul di hadapan 'Jalankan Tindakan Program' yang menunjukkan kejayaan pengaturcaraan reka bentuk demo.

GUI Demo EDAC
Demo EDAC disediakan dengan GUI mesra pengguna, seperti ditunjukkan dalam Rajah 7, yang dijalankan pada PC hos, yang berkomunikasi dengan Kit Pembangunan RTG4. UART digunakan sebagai protokol komunikasi asas antara PC hos dan Kit Pembangunan RTG4.

GUI mengandungi bahagian berikut:

1. Pemilihan port COM untuk mewujudkan sambungan UART ke RTG4 FPGA dengan kadar baud 115200.
2. Tulis Memori LSRAM: Untuk menulis data 8-bit ke alamat memori LSRAM yang ditentukan.
3. Menggosok Memori: Untuk mendayakan atau melumpuhkan logik penyental.
4. Bacaan Memori LSRAM: Untuk membaca data 8-bit daripada alamat memori LSRAM yang ditentukan.
5. Kiraan Ralat: Memaparkan kiraan ralat dan menyediakan pilihan untuk mengosongkan nilai pembilang kepada sifar.
6. Kiraan Ralat 1-bit: Memaparkan kiraan ralat 1-bit dan menyediakan pilihan untuk mengosongkan nilai pembilang kepada sifar.
7. Kiraan Ralat 2-bit: Memaparkan kiraan ralat 2-bit dan menyediakan pilihan untuk mengosongkan nilai pembilang kepada sifar.
8. Data Log: Menyediakan maklumat status untuk setiap operasi yang dilakukan menggunakan GUI.

Menjalankan Demo
Langkah berikut menerangkan cara menjalankan demo:

1. Pergi ke \v1.2.2\v1.2.2\Exe dan klik dua kali EDAC_GUI.exe seperti yang ditunjukkan dalam Rajah 8.
2. Pilih port COM31 daripada senarai dan klik Sambung.

Suntikan dan pembetulan ralat bit tunggal

1. Dalam reka bentuk Libero yang disediakan, klik dua kali pada Reka Bentuk SmartDebug dalam aliran reka bentuk.
2. Dalam GUI SmartDebug, klik Debug FPGA Array.
3. Dalam tetingkap Debug FPGA Array, pergi ke tab Memory Blocks. Ia akan menunjukkan blok LSRAM dalam reka bentuk dengan logik dan fizikal view. Blok logik ditunjukkan dengan ikon L, dan blok fizikal ditunjukkan dengan ikon P.
4. Pilih contoh blok fizikal dan klik kanan Tambah.
5. Untuk membaca blok memori, klik Blok Baca.
6. Suntikan ralat 1 bit dalam data 8 bit di mana-mana lokasi LSRAM sehingga kedalaman 256, seperti yang ditunjukkan dalam rajah berikut di mana ralat 1 bit disuntik pada lokasi ke-0 LSRAM.
7. Klik Tulis Blok untuk menulis data yang diubah suai ke lokasi yang dimaksudkan.
8. Pergi ke GUI EDAC dan masukkan medan Alamat dalam bahagian Baca Memori LSRAM dan klik Baca, seperti yang ditunjukkan dalam rajah berikut.
9. Perhatikan medan Kiraan Ralat 1 Bit dan Baca Data dalam GUI. Nilai kiraan ralat meningkat sebanyak 1.
   Medan Baca Data memaparkan data yang betul kerana EDAC membetulkan bit ralat.

Nota: Jika penyentalan memori tidak didayakan, maka kiraan ralat akan ditambah untuk setiap bacaan daripada alamat LSRAM yang sama kerana ia menyebabkan ralat 1-bit.

Suntikan dan Pengesanan ralat bit ganda

1. Lakukan langkah 1 hingga langkah 5 seperti yang diberikan dalam suntikan ralat bit tunggal dan pembetulan, muka surat 10.
2. Suntikan ralat 2-bit dalam data 8-bit di mana-mana lokasi LSRAM sehingga kedalaman 256, seperti yang ditunjukkan dalam rajah berikut di mana ralat 2-bit disuntik di lokasi 'A' LSRAM.
3. Klik Tulis Blok untuk menulis data yang diubah suai ke lokasi yang dimaksudkan.
4. Pergi ke GUI EDAC dan masukkan medan Alamat dalam bahagian Baca Memori LSRAM dan klik Baca, seperti yang ditunjukkan dalam rajah berikut.
5. Perhatikan medan Kiraan Ralat 2-bit dan Baca Data dalam GUI. Nilai kiraan ralat meningkat sebanyak 1.
   Medan Baca Data memaparkan data yang rosak.

Semua tindakan yang dilakukan dalam RTG4 dilog dalam bahagian Konsol Bersiri GUI.

Kesimpulan
Demo ini menyerlahkan keupayaan EDAC kenangan RTG4 LSRAM. Ralat 1-bit atau ralat 2-bit diperkenalkan melalui GUI SmartDebug. Pembetulan ralat 1-bit dan pengesanan ralat 2-bit diperhatikan menggunakan GUI EDAC.

Memprogramkan Peranti Menggunakan FlashPro Express

Bahagian ini menerangkan cara memprogram peranti RTG4 dengan kerja pengaturcaraan file menggunakan FlashPro Express.

Untuk memprogram peranti, lakukan langkah berikut:

1. Pastikan tetapan pelompat pada papan adalah sama seperti yang disenaraikan dalam Jadual 3 UG0617:
   Panduan Pengguna Kit Pembangunan RTG4.
2. Secara pilihan, pelompat J32 boleh ditetapkan untuk menyambungkan pin 2-3 apabila menggunakan pengaturcara FlashPro4, FlashPro5, atau FlashPro6 luaran dan bukannya tetapan pelompat lalai untuk menggunakan FlashPro5 terbenam.
   Nota: Suis bekalan kuasa, SW6 mesti dimatikan semasa membuat sambungan pelompat.
3. Sambungkan kabel bekalan kuasa ke penyambung J9 pada papan.
4. Hidupkan suis bekalan kuasa SW6.
5. Jika menggunakan FlashPro5 terbenam, sambungkan kabel USB ke penyambung J47 dan PC hos.
   Sebagai alternatif, jika menggunakan pengaturcara luaran, sambungkan kabel reben ke JTAG pengepala J22 dan sambungkan pengaturcara ke PC hos.
6. Pada PC hos, lancarkan perisian FlashPro Express.
7. Klik Baharu atau pilih Projek Kerja Baharu daripada Kerja Ekspres FlashPro daripada menu Projek untuk mencipta projek kerja baharu, seperti yang ditunjukkan dalam rajah berikut.
8. Masukkan yang berikut dalam Projek Kerja Baharu daripada kotak dialog Kerja FlashPro Express:
   • Kerja pengaturcaraan file: Klik Semak imbas dan navigasi ke lokasi di mana .job file terletak dan pilih file. Lokasi lalai ialah: \rtg4_dg0703_df\Programming_Job
   • Lokasi projek kerja FlashPro Express: Klik Semak imbas dan navigasi ke lokasi projek FlashPro Express yang dikehendaki.
9. Klik OK. Pengaturcaraan yang diperlukan file dipilih dan sedia untuk diprogramkan dalam peranti.
10. Tetingkap FlashPro Express akan muncul, sahkan bahawa nombor pengaturcara muncul dalam medan Pengaturcara. Jika tidak, sahkan sambungan papan dan klik Muat Semula/Imbas Semula Pengaturcara.
11. Klik RUN. Apabila peranti berjaya diprogramkan, status RUN LULUS dipaparkan seperti ditunjukkan dalam rajah berikut.
12. Tutup FlashPro Express atau klik Keluar dalam tab Projek.

Menjalankan Skrip TCL

Skrip TCL disediakan dalam reka bentuk files folder di bawah direktori TCL_Scripts. Jika perlu, reka bentuk
aliran boleh dihasilkan semula daripada Pelaksanaan Reka Bentuk sehingga penjanaan kerja file.

Untuk menjalankan TCL, ikuti langkah di bawah:

1. Lancarkan perisian Libero
2. Pilih Projek > Laksanakan Skrip….
3. Klik Semak imbas dan pilih script.tcl daripada direktori TCL_Scripts yang dimuat turun.
4. Klik Jalankan.

Selepas skrip TCL berjaya dilaksanakan, projek Libero dibuat dalam direktori TCL_Scripts.
Untuk mendapatkan maklumat lanjut tentang skrip TCL, rujuk rtg4_dg0703_df/TCL_Scripts/readme.txt.
Rujuk Panduan Rujukan Perintah TCL Libero® SoC untuk butiran lanjut tentang arahan TCL. Hubungi Sokongan Teknikal untuk sebarang pertanyaan yang dihadapi semasa menjalankan skrip TCL.

Microsemi tidak membuat waranti, perwakilan atau jaminan mengenai maklumat yang terkandung di sini atau kesesuaian produk dan perkhidmatannya untuk apa-apa tujuan tertentu, dan Microsemi juga tidak memikul sebarang liabiliti yang timbul daripada aplikasi atau penggunaan mana-mana produk atau litar. Produk yang dijual di bawah ini dan mana-mana produk lain yang dijual oleh Microsemi telah tertakluk kepada ujian terhad dan tidak boleh digunakan bersama dengan peralatan atau aplikasi kritikal misi. Sebarang spesifikasi prestasi dipercayai boleh dipercayai tetapi tidak disahkan, dan Pembeli mesti menjalankan dan melengkapkan semua prestasi dan ujian lain produk, bersendirian dan bersama-sama dengan, atau dipasang dalam, mana-mana produk akhir. Pembeli tidak boleh bergantung pada mana-mana data dan spesifikasi prestasi atau parameter yang disediakan oleh Microsemi. Adalah menjadi tanggungjawab Pembeli untuk menentukan secara bebas kesesuaian mana-mana produk dan untuk menguji dan mengesahkan yang sama. Maklumat yang diberikan oleh Microsemi di bawah ini disediakan "seadanya, di mana ada" dan dengan semua kesilapan, dan keseluruhan risiko yang berkaitan dengan maklumat tersebut adalah sepenuhnya kepada Pembeli. Microsemi tidak memberikan, secara eksplisit atau tersirat, kepada mana-mana pihak apa-apa hak paten, lesen, atau mana-mana hak IP lain, sama ada berkenaan dengan maklumat itu sendiri atau apa-apa yang diterangkan oleh maklumat tersebut. Maklumat yang diberikan dalam dokumen ini adalah hak milik Microsemi, dan Microsemi berhak untuk membuat sebarang perubahan pada maklumat dalam dokumen ini atau kepada mana-mana produk dan perkhidmatan pada bila-bila masa tanpa notis.

Mengenai Microsemi Microsemi, anak syarikat milik penuh Microchip Technology Inc. (Nasdaq: MCHP), menawarkan portfolio komprehensif semikonduktor dan penyelesaian sistem untuk aeroangkasa & pertahanan, komunikasi, pusat data dan pasaran perindustrian. Produk termasuk litar bersepadu isyarat campuran analog berprestasi tinggi dan keras sinaran, FPGA, SoC dan ASIC; produk pengurusan kuasa; pemasaan dan peranti penyegerakan serta penyelesaian masa yang tepat, menetapkan piawaian dunia untuk masa; peranti pemprosesan suara; penyelesaian RF; komponen diskret; penyelesaian storan dan komunikasi perusahaan, teknologi keselamatan dan anti-t berskalaamper produk; Penyelesaian Ethernet; IC dan rentang tengah Power-over-Ethernet; serta keupayaan dan perkhidmatan reka bentuk tersuai. Ketahui lebih lanjut di www.microsemi.com.

Ibu Pejabat Microsemi
One Enterprise, Aliso Viejo,
CA 92656 Amerika Syarikat
Dalam Amerika Syarikat: +1 800-713-4113
Di luar AS: +1 949-380-6100
Jualan: +1 949-380-6136
Faks: +1 949-215-4996
E-mel: jualan.support@microsemi.com
www.microsemi.com

©2021 Microsemi, anak syarikat milik penuh Microchip Technology Inc. Hak cipta terpelihara. Microsemi dan logo Microsemi adalah tanda dagangan berdaftar Microsemi Corporation. Semua tanda dagangan dan tanda perkhidmatan lain adalah hak milik pemilik masing-masing.

Microsemi Proprietary DG0703 Semakan 4.0

Dokumen / Sumber

Pengesanan dan Pembetulan Ralat MICROCHIP pada Memori LSRAM RTG4 [pdf] Panduan Pengguna Demo DG0703, Pengesanan Ralat dan Pembetulan pada Memori LSRAM RTG4, Pengesanan dan Pembetulan pada Memori LSRAM RTG4, Memori LSRAM RTG4, Memori LSRAM

Rujukan

• Manual Pengguna