Fikarohana sy fanitsiana ny hadisoana MICROCHIP amin'ny fitadidiana RTG4 LSRAM

Tantara fanavaozana

Ny tantaran'ny fanavaozana dia mamaritra ny fanovana nampiharina tao amin'ny antontan-taratasy. Ny fanovana dia voatanisa amin'ny fanavaozana, manomboka amin'ny famoahana farany indrindra.

Fanavaozana 4.0
Ity manaraka ity dia famintinana ny fanovana natao tamin'ity fanavaozana ity.

• Nohavaozina ny antontan-taratasy momba ny Libero SoC v2021.2.
• Fanampiny 1: Fandrindrana ny fitaovana mampiasa FlashPro Express, pejy 14.
• Fanampiny 2: Fampandehanana ny TCL Script, pejy 16.
• Nesorina ny references amin'ny laharan'ny version Libero.

Fanavaozana 3.0
Nohavaozina ny antontan-taratasy momba ny famoahana rindrambaiko Libero v11.9 SP1.

Fanavaozana 2.0
Nohavaozina ny antontan-taratasy momba ny famoahana rindrambaiko Libero v11.8 SP2.

Fanavaozana 1.0
Ny famoahana voalohany ity antontan-taratasy ity.

Famantarana sy fanitsiana diso amin'ny fitadidiana RTG4 LSRAM

Ity endrika fanondroana ity dia mamaritra ny fahaiza-manara-maso sy fanitsiana (EDAC) an'ny RTG4™ FPGA LSRAMs. Ao anatin'ny tontolo iray mora tezitra (SEU), ny RAM dia mora amin'ny fahadisoana mandalo vokatry ny ion mavesatra. Ireo lesoka ireo dia azo fantarina sy ahitsy amin'ny fampiasana ny kaody fanitsiana diso (ECC). Ny blocs RTG4 FPGA RAM dia manana mpanara-maso EDAC naorina mba hamoronana kaody fanitsiana diso amin'ny fanitsiana ny lesoka 1-bit na hamantarana fahadisoana 2-bit.

Raha misy hadisoana 1-bit hita, ny EDAC mpanara-maso dia manitsy ny fahadisoana ary mametraka ny saina fanitsiana diso (SB_CORRECT) ho avo mavitrika. Raha misy hadisoana 2-bit hita, ny EDAC controller dia mametraka ny saina famantarana ny fahadisoana (DB_DETECT) ho avo mavitrika.
Raha mila fanazavana fanampiny momba ny fampiasa RTG4 LSRAM EDAC dia jereo ny UG0574: Lamba RTG4 FPGA

User Guide.
Amin'ity famolavolana reference ity, ny fahadisoana 1-bit na 2-bit dia ampidirina amin'ny SmartDebug GUI. Ny EDAC dia voamarika amin'ny alàlan'ny interface graphical user interface (GUI), amin'ny fampiasana ny interface UART hidirana amin'ny LSRAM ho an'ny famakiana / fanoratana angona, Libero® System-on-Chip (SoC) SmartDebug (JTAG) dia ampiasaina hanindrona ireo lesoka ao anaty fitadidiana LSRAM.

Fepetra takiana
Ny tabilao 1 dia mitanisa ireo fepetra takiana amin'ny famolavolana reference amin'ny fampandehanana ny demo RTG4 LSRAM EDAC.

Tabilao 1 • Fepetra amin'ny famolavolana

Software

• Libero SoC
• FlashPro Express
• SmartDebug
• Mpamily PC mpampiantrano USB mankany UART mpamily

Fanamarihana: Libero SmartDesign sy ny sarin'ny efijerin'ny fandrindrana aseho ato amin'ity torolàlana ity dia natao ho an'ny fanoharana ihany.
Sokafy ny endrika Libero hahitana ny fanavaozana farany.

zavatra takiana alohan'ny
Alohan'ny hanombohanao:
Misintona ary mametraka Libero SoC (araka ny voalaza ao amin'ny webtranonkala ho an'ity famolavolana ity) amin'ny PC mpampiantrano avy amin'ity toerana manaraka ity: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Demo Design
Ampidino ny famolavolana demo files avy amin'ny Microsemi webtranokala amin'ny: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Ny famolavolana demo filemisy:

• Tetikasa Libero SoC
• GUI Installer
• Fandaharana files
• Readme.txt file
• TCL_Scripts

Ny fampiharana GUI amin'ny PC mpampiantrano dia mamoaka baiko amin'ny fitaovana RTG4 amin'ny alàlan'ny interface USB-UART. Ity interface UART ity dia natao miaraka amin'ny CoreUART, izay IP lojika avy amin'ny katalaogin'ny Libero SoC IP. Ny IP CoreUART amin'ny lamba RTG4 dia mandray baiko ary mampita izany amin'ny lojika decoder baiko. Ny lojika decoder baiko dia mamadika ny baiko mamaky na manoratra, izay tanterahina amin'ny alàlan'ny lojika interface tsara.

Ny sakana fahatsiarovan-tena dia ampiasaina hamakiana/hanoratra sy hanaraha-maso ny sainan'ny fahadisoana LSRAM. Ny EDAC naorina dia manitsy ny fahadisoana 1-bit rehefa mamaky avy amin'ny LSRAM ary manome angon-drakitra voahitsy amin'ny mpampiasa interface tsara fa tsy manoratra angona voahitsy hiverina amin'ny LSRAM. Ny LSRAM EDAC naorina dia tsy mametraka endri-javatra fanadiovana. Ny famolavolana demo dia mametraka lojika scrub, izay manara-maso ny saina fanitsiana 1-bit ary manavao ny LSRAM miaraka amin'ny angon-drakitra voahitsy raha misy hadisoana kely.
SmartDebug GUI dia ampiasaina hanindrona fahadisoana 1-bit na 2-bit amin'ny angona LSRAM.
Ny sary 1 dia mampiseho ny kisary sakana ambony indrindra amin'ny famolavolana demo RTG4 LSRAM EDAC.

Sary 1 • Diagrama sakana avo lenta

Ireto manaraka ireto ny endrika famolavolana demo:

1. Ny LSRAM dia namboarina ho an'ny ×18 mode ary ny EDAC dia alefa amin'ny fampifandraisana ny famantarana ECC_EN LSRAM amin'ny avo.
   Fanamarihana: Ny LSRAM EDAC dia tohana amin'ny fomba ×18 sy ×36 ihany.
2. Ny CoreUART IP dia namboarina hifandray amin'ny fampiharana PC mpampiantrano amin'ny tahan'ny baud 115200.
3. Ny RTG4FCCCECALIB_C0 dia namboarina mba hamantarana ny CoreUART sy ny lojika lamba hafa amin'ny 80 MHz.

Toetoetra
Ireto manaraka ireto ny endri-javatra famolavolana demo:

• Mamaky sy manorata amin'ny LSRAM
• Inject 1-bit sy 2-bit fahadisoana mampiasa SmartDebug
• Asehoy ny soatoavina fanisana fahadisoana 1-bit sy 2-bit
• Fanomezana hanesorana ny sandan'ny fanisana lesoka
• Alefaso na atsaharo ny lojika fanosihosena fahatsiarovana

Description
Ity famolavolana demo ity dia ahitana ny fanatanterahana ireto asa manaraka ireto:

• Manomboka sy miditra amin'ny LSRAM
  Ny lojika interface tsara ao amin'ny lojika lamba dia mandray ny baiko fanombohana avy amin'ny GUI ary manomboka ny toerana fitadidiana 256 voalohany amin'ny LSRAM miaraka amin'ny angon-drakitra fanampiny. Izy io koa dia manao ny asa mamaky sy manoratra amin'ny toerana fitadidiana 256 an'ny LSRAM amin'ny alàlan'ny fandraisana ny adiresy sy data avy amin'ny GUI. Ho an'ny asa famakiana dia maka ny angon-drakitra avy amin'ny LSRAM ny endrika ary manome izany amin'ny GUI ho aseho. Ny antenaina dia tsy hiteraka fahadisoana ny famolavolana alohan'ny fampiasana SmartDebug.

Fanamarihana: Mety manana soatoavina kisendrasendra ny toerana fitadidiana tsy natomboka, ary ny SmartDebug dia mety mampiseho hadisoana tokana na bitika roa amin'ireo toerana ireo.

• Manindrona lesoka 1-bit na 2-bit
  SmartDebug GUI dia ampiasaina hanindrona ny lesoka 1 bit na 2 bit ao amin'ny toerana fitadidiana voafaritra ao amin'ny LSRAM. Ireto hetsika manaraka ireto dia atao amin'ny fampiasana SmartDebug mba hampidirana lesoka 1-bit sy 2-bit amin'ny LSRAM:
  • Sokafy ny GUI SmartDebug, tsindrio Debug FPGA Array.
  • Mandehana any amin'ny tabilao Memory Blocks, safidio ny ohatra fahatsiarovana, ary tsindrio havanana Add.
  • Raha hamaky ny sakana fitadidiana dia tsindrio ny Read Block.
  • Atsindrona lesoka tokana na bitika roa amin'ny toerana misy ny LSRAM amin'ny halalin'ny sasany.
  • Raha hanoratra any amin'ny toerana novaina dia tsindrio ny Write Block.
    Nandritra ny LSRAM mamaky sy manoratra asa amin'ny alalan'ny SmartDebug (JTAG) interface tsara, ny EDAC controller dia mandalo ary tsy manisa ny ECC bits ho an'ny asa fanoratana amin'ny dingana e.
• Error fanisana
  Ny kaontera 8-bit dia ampiasaina hanomezana fanisana diso ary natao ho lojika lamba mba hanisa lesoka 1-bit na 2-bit. Ny lojikan'ny baiko decoder dia manome ny soatoavina amin'ny GUI rehefa mandray baiko avy amin'ny GUI.

Rafitra famantaranandro
Amin'ity famolavolana demo ity dia misy sehatra famantaranandro iray. Ny oscillator 50 MHz anatiny dia mitondra ny RTG4FCCC, izay mitondra kokoa ny RTG4FCCCECALIB_C0. Ny RTG4FCCCECALIB_C0 dia miteraka famantaranandro 80 MHz izay manome loharano famantaranandro ho an'ny maody COREUART, cmd_decoder, TPSRAM_ECC ary RAM_RW.
Ity sary manaraka ity dia mampiseho ny firafitry ny famantaranandro amin'ny famolavolana demo.

Sary 2 • Rafitra famantaranandro

Reset Structure
Amin'ity famolavolana demo ity dia omena amin'ny alàlan'ny seranana LOCK an'ny RTG4FCCCECALIB_C0 ny famantarana famerenana amin'ny COREUART, cmd_decoder, ary RAM_RW. Ity sary manaraka ity dia mampiseho ny rafitra famerenana amin'ny endrika demo.

Sary 3 • Reset Structure

Fametrahana ny Demo Design
Ny fizarana manaraka dia mamaritra ny fomba fametrahana ny RTG4 Development Kit sy ny GUI mba hampandehanana ny famolavolana demo.

Jumper Settings

1. Ampifandraiso amin'ny RTG4 Development Kit ny jumper, araka ny aseho amin'ny tabilao 2.
   Tabilao 2 • Settings jumper

   Jumper	Pin (avy amin'ny)	Pin (To)	Hevitra
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	toerana misy anao
   J16	2	3	toerana misy anao
   J32	1	2	toerana misy anao
   J33	1	3	toerana misy anao
   	2	4

   Fanamarihana: Atsaharo ny switch famatsiana herinaratra, SW6, raha ampifandraisina amin'ny jumper.

2. Ampifandraiso amin'ny J47 an'ny RTG4 Development Kit ny tariby USB (mini USB amin'ny tariby USB Type-A) ary ny faran'ny tariby hafa amin'ny seranan-tsambo USB an'ny PC mpampiantrano.
3. Ataovy azo antoka fa voamarika ho azy ny mpamily tetezana USB mankany UART. Azo hamarinina amin'ny mpitantana ny fitaovana an'ny PC mpampiantrano izany.
   Ny sary 4 dia mampiseho ny fananana seranan-tsambo serial USB 2.0 sy ny mpanova serial COM31 sy USB C.

Sary 4 • USB mankany UART Bridge Drivers

Fanamarihana: Raha tsy napetraka ny USB to UART bridge drivers, alaivo ary apetraho ny mpamily avy amin'ny www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Ny sary 5 dia mampiseho ny fananganana birao amin'ny fampandehanana ny demo EDAC amin'ny RTG4 Development Kit.

Fandaharana ny Demo Design

1. Alefaso ny rindrambaiko Libero SOC.
2. Mandrindra ny RTG4 Development Kit miaraka amin'ny asa file nomena ho ampahany amin'ny famolavolana fileRaha mampiasa rindrambaiko FlashPro Express, jereo ny Fanampiny 1: Fandaharana ny fitaovana amin'ny fampiasana FlashPro Express,pejy 14.
   Fanamarihana: Rehefa vita ny fandaharana amin'ny asa file amin'ny alàlan'ny rindrambaiko FlashPro Express, mandehana amin'ny EDAC Demo GUI, pejy 9. Raha tsy izany, miroso amin'ny dingana manaraka.
3. Ao amin'ny drafitra Libero, tsindrio ny hetsika Run Program.
4. Rehefa vita ny Programming, dia miseho eo anoloan'ny 'Run Program action' ny tsipika maitso izay manondro fandaharana mahomby amin'ny famolavolana demo.

EDAC Demo GUI
Ny demo EDAC dia omena GUI mora ampiasaina, araka ny aseho amin'ny sary 7, izay mandeha amin'ny PC mpampiantrano, izay mifandray amin'ny RTG4 Development Kit. Ny UART dia ampiasaina ho protocole fifandraisana fototra eo amin'ny PC mpampiantrano sy RTG4 Development Kit.

Ny GUI dia ahitana ireto fizarana manaraka ireto:

1. Safidy seranan-tsambo COM mba hametrahana ny fifandraisana UART amin'ny RTG4 FPGA miaraka amin'ny tahan'ny baud 115200.
2. LSRAM Memory Write: Manoratra ny angona 8-bit amin'ny adiresy fitadidiana LSRAM voafaritra.
3. Memory Scrubbing: Mba ahafahana na manafoana ny lojikan'ny scrubbing.
4. LSRAM Memory Read: Mamaky ny angon-drakitra 8-bit avy amin'ny adiresy fahatsiarovana LSRAM voafaritra.
5. Error Count: Mampiseho ny isan'ny lesoka ary manome safidy hanesorana ny sandan'ny mpanohitra ho aotra.
6. 1-bit Error Count: Mampiseho 1-bit Error count ary manome safidy hanesorana ny sandan'ny contre ho aotra.
7. 2-bit Error Count: Mampiseho 2-bit Error count ary manome safidy hanesorana ny sandan'ny counter ho aotra.
8. Log Data: Manome ny mombamomba ny sata ho an'ny asa rehetra atao amin'ny fampiasana ny GUI.

Mandeha ny Demo
Ireto dingana manaraka ireto dia mamaritra ny fomba fampandehanana ny demo:

1. Mandehana any \v1.2.2\v1.2.2\Exe ary tsindrio indroa EDAC_GUI.exe araka ny aseho amin'ny sary 8.
2. Safidio ny seranan-tsambo COM31 amin'ny lisitra ary tsindrio ny Connect.

Tsindrona sy fanitsiana ny fahadisoana kely tokana

1. Ao amin'ny famolavolana Libero nomena, tsindrio indroa eo amin'ny SmartDebug Design amin'ny fikorianan'ny famolavolana.
2. Ao amin'ny SmartDebug GUI, tsindrio Debug FPGA Array.
3. Ao amin'ny varavarankely Debug FPGA Array, mandehana any amin'ny tabilao Memory Blocks. Izy io dia hampiseho ny sakana LSRAM amin'ny famolavolana miaraka amin'ny lojika sy ara-batana view. Ny sakana lojika dia aseho amin'ny kisary L, ary ny sakana ara-batana dia aseho amin'ny kisary P.
4. Safidio ny ohatra sakana ara-batana ary tsindrio havanana Add.
5. Raha hamaky ny sakana fitadidiana dia tsindrio ny Read Block.
6. Asio lesoka 1 bit ao amin'ny angon-drakitra 8 bit amin'ny toerana misy ny LSRAM hatramin'ny halaliny 256, araka ny aseho amin'ity sary manaraka ity izay misy hadisoana 1 bit ao amin'ny toerana faha-0 amin'ny LSRAM.
7. Kitiho ny Write Block mba hanoratana ny angona novaina amin'ny toerana nokasaina.
8. Mandehana any amin'ny EDAC GUI ary midira ny saha Adiresy ao amin'ny fizarana LSRAM Memory Read ary tsindrio ny Read, araka ny aseho amin'ity sary manaraka ity.
9. Tandremo 1 Bit Error Count ary Mamakia Data saha ao amin'ny GUI. Mitombo 1 ny sandan'ny fanisana fahadisoana.
   Ny sahan'ny Read Data dia mampiseho ny angon-drakitra marina satria ny EDAC dia manitsy ny bitika diso.

Fanamarihana: Raha tsy mandeha ny famakiam-boky fahatsiarovana, dia mitombo ny isan'ny lesoka isaky ny mamaky avy amin'ny adiresy LSRAM mitovy satria mahatonga ny fahadisoana 1-bit.

Indroa bit fahadisoana tsindrona sy Detection

1. Ataovy ny dingana 1 ka hatramin'ny dingana 5 araka ny voalaza ao amin'ny tsindrona sy fanitsiana ny fahadisoana kely tokana, pejy 10.
2. Asio lesoka 2-bit amin'ny angon-drakitra 8-bit any amin'ny toerana misy ny LSRAM hatramin'ny 256 ny halaliny, araka ny asehon'ity sary manaraka ity izay idiran'ny fahadisoana 2-bit amin'ny toerana 'A' amin'ny LSRAM.
3. Kitiho ny Write Block mba hanoratana ny angona novaina amin'ny toerana nokasaina.
4. Mandehana any amin'ny EDAC GUI ary midira ny saha Adiresy ao amin'ny fizarana LSRAM Memory Read ary tsindrio ny Read, araka ny aseho amin'ity sary manaraka ity.
5. Tandremo 2-bit Error Count ary Vakio ny sahan'ny angona ao amin'ny GUI. Mitombo 1 ny sandan'ny fanisana fahadisoana.
   Ny saha Read Data dia mampiseho ny angona simba.

Ny hetsika rehetra atao amin'ny RTG4 dia tafiditra ao amin'ny fizarana Serial Console an'ny GUI.

Famaranana
Ity demo ity dia manasongadina ny fahaizan'ny EDAC an'ny fahatsiarovana RTG4 LSRAM. Ny fahadisoana 1-bit na 2-bit dia nampidirina tamin'ny SmartDebug GUI. Ny fanitsiana ny fahadisoana 1-bit sy ny 2-bit dia hita amin'ny fampiasana GUI EDAC.

Fandaharana ny fitaovana mampiasa FlashPro Express

Ity fizarana ity dia mamaritra ny fomba fandrafetana ny fitaovana RTG4 miaraka amin'ny asa fandaharana file mampiasa FlashPro Express.

Mba hanomanana ny fitaovana dia ataovy ireto dingana manaraka ireto:

1. Ataovy azo antoka fa mitovy amin'ireo voatanisa ao amin'ny tabilao 3 an'ny UG0617 ny firafitry ny jumper eo amin'ny solaitrabe:
   RTG4 Development Kit Torolàlana ho an'ny mpampiasa.
2. Raha azo atao, ny jumper J32 dia azo apetraka hampifandraisana ny pin 2-3 rehefa mampiasa programmer FlashPro4, FlashPro5, na FlashPro6 ivelany fa tsy ny fametrahana jumper default hampiasa ny FlashPro5 tafiditra.
   Fanamarihana: Ny switch famatsiana herinaratra, SW6 dia tsy maintsy tapaka rehefa manao ny fifandraisana jumper.
3. Ampifandraiso amin'ny connecteur J9 eo amin'ny solaitrabe ny tariby famatsiana herinaratra.
4. Power ON ny switch famatsiana herinaratra SW6.
5. Raha mampiasa ny FlashPro5 tafiditra, ampifandraiso amin'ny mpampitohy J47 sy ny PC mpampiantrano ny tariby USB.
   Raha tsy izany, raha mampiasa programmer ivelany, ampifandraiso amin'ny tariby JTAG lohapejy J22 ary mampifandray ny programmer amin'ny PC mpampiantrano.
6. Amin'ny PC mpampiantrano, atombohy ny rindrambaiko FlashPro Express.
7. Tsindrio ny New na mifidiana New Job Project avy amin'ny FlashPro Express Job avy amin'ny menu Project mba hamoronana tetikasa asa vaovao, araka ny aseho amin'ity sary manaraka ity.
8. Ampidiro ao amin'ny New Job Project avy amin'ny FlashPro Express Job dialog box:
   • Asa fandaharana file: Tsindrio Browse, ary mandehana mankany amin'ny toerana misy ny .job file dia hita ary safidio ny file. Ny toerana misy anao dia: \rtg4_dg0703_df\Programming_Job
   • FlashPro Express toerana tetik'asa asa: Tsindrio ny Browse ary mandehana mankany amin'ny toerana tianao FlashPro Express.
9. Tsindrio OK. Ny fandaharana ilaina file dia voafantina ary vonona ho voarindra ao amin'ny fitaovana.
10. Ny varavarankely FlashPro Express dia hiseho, hamafiso fa misy nomeraon'ny programmer miseho ao amin'ny saha Programmer. Raha tsy izany dia hamafiso ny fifandraisan'ny birao ary tsindrio Refresh/Rescan Programmers.
11. Tsindrio RUN. Rehefa voarindra tsara ilay fitaovana dia miseho ny sata RUN PASSED araka ny asehon'ity sary manaraka ity.
12. Akatona ny FlashPro Express na tsindrio ny Exit ao amin'ny tabilao Project.

Mandeha ny TCL Script

Ny script TCL dia omena amin'ny famolavolana files lahatahiry eo ambanin'ny lahatahiry TCL_Scripts. Raha ilaina, ny famolavolana
azo averina avy amin'ny Design Implementation ka hatramin'ny famoronana asa file.

Raha hampiasa ny TCL dia araho ireto dingana manaraka ireto:

1. Alefaso ny rindrambaiko Libero
2. Select Project > Execute Script….
3. Tsindrio Browse ary mifidiana script.tcl avy amin'ny lahatahiry TCL_Scripts alaina.
4. Tsindrio Run.

Taorian'ny fanatanterahana tsara ny script TCL, ny tetikasa Libero dia noforonina ao anatin'ny lahatahiry TCL_Scripts.
Raha mila fanazavana fanampiny momba ny script TCL dia jereo ny rtg4_dg0703_df/TCL_Scripts/readme.txt.
Jereo ny Libero® SoC TCL Command Reference Guide raha mila fanazavana fanampiny momba ny baiko TCL. Mifandraisa amin'ny Fanohanana ara-teknika ho an'ny fanontaniana rehetra hita rehefa mampiasa ny script TCL.

Ny Microsemi dia tsy manao antoka, misolo tena, na miantoka momba ny fampahalalana voarakitra ato na ny maha-mety ny vokatra sy ny serivisiny amin'ny tanjona manokana, ary ny Microsemi dia tsy mandray andraikitra na inona na inona mitranga amin'ny fampiharana na fampiasana vokatra na faritra. Ny vokatra amidy eto sy ny vokatra hafa amidin'i Microsemi dia iharan'ny fitsapana voafetra ary tsy tokony hampiasaina miaraka amin'ny fitaovana na fampiharana mitsikera iraka. Ny fepetra rehetra momba ny fampisehoana dia heverina fa azo itokisana nefa tsy voamarina, ary ny mpividy dia tsy maintsy mitarika sy mamita ny zava-bita rehetra sy ny fitsapana hafa momba ny vokatra, irery ary miaraka amin'ny, na napetraka amin'ny vokatra farany. Ny mpividy dia tsy miantehitra amin'ny angon-drakitra sy ny fepetra momba ny fampisehoana na ny mari-pamantarana omen'ny Microsemi. Anjaran'ny Mpividy ny mamaritra tsy miankina ny maha-mety ny vokatra rehetra ary ny mitsapa sy manamarina izany. Ny fampahalalana nomen'ny Microsemi eto ambany dia omena "toy ny misy, aiza" ary miaraka amin'ny lesoka rehetra, ary ny loza rehetra mifandraika amin'izany fampahalalana izany dia an'ny Mpividy tanteraka. Ny Microsemi dia tsy manome, mazava na an-kolaka, ho an'ny antoko na iza na iza zo patanty, fahazoan-dàlana, na zo IP hafa, na momba izany fampahalalana izany na zavatra voalaza amin'ny fampahalalana toy izany. Ny fampahalalana omena ato amin'ity antontan-taratasy ity dia an'ny Microsemi, ary i Microsemi dia manana zo hanao fanovana amin'ny fampahalalana ato amin'ity antontan-taratasy ity na amin'ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy fampandrenesana.

Momba ny Microsemi Microsemi, sampana iray manontolo an'ny Microchip Technology Inc. (Nasdaq: MCHP), dia manolotra portfolio feno amin'ny semiconductor sy vahaolana rafitra ho an'ny aerospace & fiarovana, fifandraisana, foibe angona ary tsena indostrialy. Ny vokatra dia ahitana ny fampandehanana avo lenta sy ny taratra mahery vaika analoga mifangaro famantarana mifangaro, FPGA, SoC ary ASIC; vokatra fitantanana herinaratra; fitaovana ara-potoana sy fampifanarahana ary vahaolana amin'ny fotoana marina, mametraka ny fenitry izao tontolo izao momba ny fotoana; fitaovana fanodinana feo; RF vahaolana; singa miavaka; fitahirizana orinasa sy vahaolana amin'ny fifandraisana, teknolojia fiarovana ary anti-t azo scalableampny vokatra; Vahaolana Ethernet; Power-over-Ethernet IC sy midspans; ary koa ny fahaiza-manao famolavolana sy serivisy. Mianara bebe kokoa amin'ny www.microsemi.com.

Ny foiben'ny Microsemi
One Enterprise, Aliso Viejo,
CA 92656 Etazonia
Any Etazonia: +1 800-713-4113
Any ivelan'i Etazonia: +1 949-380-6100
Varotra: +1 949-380-6136
Fax: +1 949-215-4996
Email: varotra.support@microsemi.com
www.microsemi.com

©2021 Microsemi, sampana iray manontolo an'ny Microchip Technology Inc. Zo rehetra voatokana. Microsemi sy ny logo Microsemi dia marika voasoratra anarana an'ny Microsemi Corporation. Ny marika hafa rehetra sy ny marika serivisy dia fananan'ny tompony tsirairay avy.

Microsemi proprietary DG0703 Revision 4.0

Documents / Loharano

Fikarohana sy fanitsiana ny hadisoana MICROCHIP amin'ny fitadidiana RTG4 LSRAM [pdf] Torolàlana ho an'ny mpampiasa Demo DG0703, Famantarana sy fanitsiana diso amin'ny fitadidiana RTG4 LSRAM, Famantarana sy fanitsiana amin'ny fitadidiana RTG4 LSRAM, Fahatsiarovana LSRAM RTG4, Fahatsiarovana LSRAM

References

• User Manual