RTG4 LSRAM 메모리에서 MICROCHIP 오류 감지 및 수정

개정 내역

개정 내역은 문서에서 구현된 변경 사항을 설명합니다. 변경 사항은 최신 출판물부터 시작하여 개정별로 나열됩니다.

개정판 4.0
다음은 이번 개정판에서 변경된 내용을 요약한 것입니다.

• Libero SoC v2021.2 문서를 업데이트했습니다.
• 부록 1: FlashPro Express를 사용하여 장치 프로그래밍, 14페이지를 추가했습니다.
• 부록 2: TCL 스크립트 실행, 16페이지를 추가했습니다.
• Libero 버전 번호에 대한 참조를 제거했습니다.

개정판 3.0
Libero v11.9 SP1 소프트웨어 릴리스에 대한 문서를 업데이트했습니다.

개정판 2.0
Libero v11.8 SP2 소프트웨어 릴리스에 대한 문서를 업데이트했습니다.

개정판 1.0
이 문서의 첫 번째 출판물.

RTG4 LSRAM 메모리의 오류 감지 및 수정

이 참조 설계는 RTG4™ FPGA LSRAM의 EDAC(오류 감지 및 수정) 기능을 설명합니다. SEU(Single Event Upset)에 민감한 환경에서 RAM은 중이온으로 인한 일시적인 오류가 발생하기 쉽습니다. 이러한 오류는 ECC(오류 수정 코드)를 사용하여 감지하고 수정할 수 있습니다. RTG4 FPGA RAM 블록에는 1비트 오류를 ​​수정하거나 2비트 ​​오류를 ​​감지하기 위한 오류 수정 코드를 생성하는 내장형 EDAC 컨트롤러가 있습니다.

1비트 오류가 감지되면 EDAC 컨트롤러는 오류 비트를 수정하고 오류 수정 플래그(SB_CORRECT)를 액티브 하이로 설정합니다. 2비트 오류가 감지되면 EDAC 컨트롤러는 오류 감지 플래그(DB_DETECT)를 액티브 하이로 설정합니다.
RTG4 LSRAM EDAC 기능에 대한 자세한 내용은 UG0574: RTG4 FPGA 패브릭을 참조하십시오.

사용자 가이드
이 참조 설계에서는 SmartDebug GUI를 통해 1비트 오류 또는 2비트 오류가 도입됩니다. EDAC는 데이터 읽기/쓰기를 위해 LSRAM에 액세스하기 위해 UART 인터페이스를 활용하는 그래픽 사용자 인터페이스(GUI), Libero® SoC(System-on-Chip) SmartDebug(JTAG)는 오류를 LSRAM 메모리에 주입하는 데 사용됩니다.

디자인 요구 사항
표 1에는 RTG4 LSRAM EDAC 데모를 실행하기 위한 참조 설계 요구 사항이 나열되어 있습니다.

표 1 • 설계 요구 사항

소프트웨어

• 리베로 SoC
• 플래시프로 익스프레스
• 스마트디버그
• 호스트 PC 드라이버 UART 드라이버에 USB

메모: 이 안내서에 표시된 Libero SmartDesign 및 구성 스크린샷은 설명 목적으로만 제공됩니다.
Libero 디자인을 열어 최신 업데이트를 확인하십시오.

필수 조건
시작하기 전에:
Libero SoC를 다운로드하고 설치합니다( web이 디자인을 위한 사이트)를 다음 위치에서 호스트 PC에 다운로드합니다. https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

데모 디자인
데모 디자인 다운로드 fileMicrosemi에서 s web사이트 위치: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

데모 디자인 files에는 다음이 포함됩니다.

• 리베로 SoC 프로젝트
• GUI 설치 프로그램
• 프로그램 작성 files
• 읽어주세요.txt file
• TCL_스크립트

호스트 PC의 GUI 응용 프로그램은 USB-UART 인터페이스를 통해 RTG4 장치에 명령을 내립니다. 이 UART 인터페이스는 Libero SoC IP 카탈로그의 논리 IP인 CoreUART로 설계되었습니다. RTG4 패브릭의 CoreUART IP는 명령을 수신하여 명령 디코더 로직으로 전송합니다. 명령 디코더 로직은 메모리 인터페이스 로직을 사용하여 실행되는 읽기 또는 쓰기 명령을 디코딩합니다.

메모리 인터페이스 블록은 LSRAM 오류 플래그를 읽고 쓰고 모니터링하는 데 사용됩니다. 내장된 EDAC는 LSRAM에서 읽는 동안 1비트 오류를 ​​수정하고 수정된 데이터를 사용자 인터페이스에 제공하지만 수정된 데이터를 LSRAM에 다시 쓰지 않습니다. 내장된 LSRAM EDAC는 스크러빙 기능을 구현하지 않습니다. 데모 설계는 1비트 수정 플래그를 모니터링하고 단일 비트 오류가 발생하면 수정된 데이터로 LSRAM을 업데이트하는 스크럽 로직을 구현합니다.
SmartDebug GUI는 LSRAM 데이터에 1비트 또는 2비트 오류를 ​​주입하는 데 사용됩니다.
그림 1은 RTG4 LSRAM EDAC 데모 설계의 최상위 블록 다이어그램을 보여줍니다.

그림 1 • 최상위 블록 다이어그램

다음은 데모 설계 구성입니다.

1. LSRAM은 ×18 모드로 구성되고 EDAC는 LSRAM의 ECC_EN 신호를 하이로 연결하여 활성화됩니다.
   메모: LSRAM EDAC는 ×18 및 ×36 모드에서만 지원됩니다.
2. CoreUART IP는 115200 전송 속도로 호스트 PC 응용 프로그램과 통신하도록 구성됩니다.
3. RTG4FCCCECALIB_C0은 CoreUART 및 기타 패브릭 로직을 80MHz로 클럭하도록 구성됩니다.

특징
다음은 데모 설계 기능입니다.

• LSRAM 읽기 및 쓰기
• SmartDebug를 사용하여 1비트 및 2비트 오류 주입
• 1비트 및 2비트 오류 카운트 값 표시
• 오류 수 값을 지우는 프로비저닝
• 메모리 스크러빙 로직 활성화 또는 비활성화

설명
이 데모 디자인에는 다음 작업의 구현이 포함됩니다.

• LSRAM 초기화 및 액세스
  패브릭 로직에 구현된 메모리 인터페이스 로직은 GUI에서 초기화 명령을 수신하고 증분 데이터로 LSRAM의 처음 256개 메모리 위치를 초기화합니다. 또한 GUI에서 주소와 데이터를 수신하여 LSRAM의 256개 메모리 위치에 대한 읽기 및 쓰기 작업을 수행합니다. 읽기 작업의 경우 디자인은 LSRAM에서 데이터를 가져와 표시를 위해 GUI에 제공합니다. SmartDebug를 사용하기 전에 디자인이 오류를 유발하지 않을 것으로 예상됩니다.

메모: 초기화되지 않은 메모리 위치에는 임의의 값이 있을 수 있으며 SmartDebug는 해당 위치에서 단일 비트 또는 이중 비트 오류를 ​​표시할 수 있습니다.

• 1비트 또는 2비트 오류 주입
  SmartDebug GUI는 LSRAM의 지정된 메모리 위치에 1비트 또는 2비트 오류를 ​​주입하는 데 사용됩니다. 다음 작업은 SmartDebug를 사용하여 LSRAM에 1비트 및 2비트 오류를 ​​주입하는 작업입니다.
  • SmartDebug GUI를 열고 Debug FPGA Array를 클릭합니다.
  • 메모리 블록 탭으로 이동하여 메모리 인스턴스를 선택하고 추가를 마우스 오른쪽 버튼으로 클릭합니다.
  • 메모리 블록을 읽으려면 블록 읽기를 클릭합니다.
  • 특정 깊이의 LSRAM 위치에 단일 비트 또는 이중 비트 오류를 ​​주입합니다.
  • 수정된 위치에 쓰려면 블록 쓰기를 클릭합니다.
    SmartDebug(JTAG) 인터페이스에서 EDAC 컨트롤러는 바이패스되고 단계 e의 쓰기 작업에 대한 ECC 비트를 계산하지 않습니다.
• 오류 계산
  8비트 카운터는 오류 수를 제공하는 데 사용되며 패브릭 로직에 설계되어 1비트 또는 2비트 오류를 ​​계산합니다. 명령 디코더 로직은 GUI에서 명령을 수신할 때 GUI에 카운트 값을 제공합니다.

클럭킹 구조
이 데모 디자인에는 하나의 클럭 도메인이 있습니다. 내부 50MHz 발진기는 RTG4FCCC를 구동하며 RTG4FCCCECALIB_C0을 추가로 구동합니다. RTG4FCCCECALIB_C0은 COREUART, cmd_decoder, TPSRAM_ECC 및 RAM_RW 모듈에 클록 소스를 제공하는 80MHz 클록을 생성합니다.
다음 그림은 데모 설계의 클럭킹 구조를 보여줍니다.

그림 2 • 클럭킹 구조

구조 재설정
이 데모 설계에서 COREUART, cmd_decoder 및 RAM_RW 모듈에 대한 재설정 신호는 RTG4FCCCECALIB_C0의 LOCK 포트를 통해 제공됩니다. 다음 그림은 데모 설계의 재설정 구조를 보여줍니다.

그림 3 • 재설정 구조

데모 디자인 설정
다음 섹션에서는 데모 디자인을 실행하기 위해 RTG4 개발 키트 및 GUI를 설정하는 방법을 설명합니다.

점퍼 설정

1. 표 4와 같이 RTG2 개발 키트의 점퍼를 연결합니다.
   표 2 • 점퍼 설정

   점퍼	핀(보낸 사람)	핀(끝)	댓글
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	기본
   J16	2	3	기본
   J32	1	2	기본
   J33	1	3	기본
   	2	4

   메모: 점퍼를 연결하는 동안 전원 공급 스위치 SW6을 끕니다.

2. USB 케이블(미니 USB - A형 USB 케이블)을 RTG47 개발 키트의 J4에 연결하고 케이블의 다른 쪽 끝을 호스트 PC의 USB 포트에 연결합니다.
3. USB to UART 브리지 드라이버가 자동으로 감지되는지 확인합니다. 이는 호스트 PC의 장치 관리자에서 확인할 수 있습니다.
   그림 4는 USB 2.0 직렬 포트 속성과 연결된 COM31 및 USB 직렬 변환기 C를 보여줍니다.

그림 4 • USB 대 UART 브리지 드라이버

메모: USB to UART 브리지 드라이버가 설치되지 않은 경우 다음에서 드라이버를 다운로드하여 설치하십시오. www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

그림 5는 RTG4 개발 키트에서 EDAC 데모를 실행하기 위한 보드 설정을 보여줍니다.

데모 디자인 프로그래밍

1. Libero SOC 소프트웨어를 실행합니다.
2. 작업으로 RTG4 개발 키트를 프로그래밍하려면 file 디자인의 일부로 제공 fileFlashPro Express 소프트웨어를 사용하는 경우 부록 1: FlashPro Express를 사용하여 장치 프로그래밍, 14페이지를 참조하십시오.
   메모: 작업으로 프로그래밍이 완료되면 file FlashPro Express 소프트웨어를 통해 EDAC 데모 GUI, 9페이지로 진행하십시오. 그렇지 않으면 다음 단계로 진행하십시오.
3. Libero 디자인 흐름에서 프로그램 실행 작업을 클릭합니다.
4. 프로그래밍이 완료되면 데모 디자인의 성공적인 프로그래밍을 나타내는 '프로그램 실행 작업' 앞에 녹색 체크 표시가 나타납니다.

EDAC 데모 GUI
EDAC 데모는 RTG7 개발 키트와 통신하는 호스트 PC에서 실행되는 그림 4과 같이 사용자 친화적인 GUI와 함께 제공됩니다. UART는 호스트 PC와 RTG4 개발 키트 간의 기본 통신 프로토콜로 사용됩니다.

GUI에는 다음 섹션이 포함되어 있습니다.

1. 4 전송 속도로 RTG115200 FPGA에 대한 UART 연결을 설정하기 위한 COM 포트 선택.
2. LSRAM 메모리 쓰기: 8비트 데이터를 지정된 LSRAM 메모리 주소에 씁니다.
3. 메모리 스크러빙: 스크러빙 논리를 활성화 또는 비활성화합니다.
4. LSRAM 메모리 읽기: 지정된 LSRAM 메모리 주소에서 8비트 데이터를 읽습니다.
5. 오류 수: 오류 수를 표시하고 카운터 값을 XNUMX으로 지우는 옵션을 제공합니다.
6. 1비트 오류 수: 1비트 오류 수를 표시하고 카운터 값을 XNUMX으로 지우는 옵션을 제공합니다.
7. 2비트 오류 수: 2비트 오류 수를 표시하고 카운터 값을 XNUMX으로 지우는 옵션을 제공합니다.
8. 로그 데이터: GUI를 사용하여 수행된 모든 작업에 대한 상태 정보를 제공합니다.

데모 실행
다음 단계에서는 데모를 실행하는 방법을 설명합니다.

1. 이동 \v1.2.2\v1.2.2\Exe를 선택하고 그림 8과 같이 EDAC_GUI.exe를 두 번 클릭합니다.
2. 목록에서 COM31 포트를 선택하고 연결을 클릭합니다.

단일 비트 오류 주입 및 수정

1. 제공된 Libero 디자인에서 디자인 흐름에서 SmartDebug 디자인을 더블 클릭합니다.
2. SmartDebug GUI에서 Debug FPGA Array를 클릭합니다.
3. Debug FPGA Array 창에서 Memory Blocks 탭으로 이동합니다. 논리적 및 물리적으로 디자인의 LSRAM 블록을 보여줍니다. view. 논리적 블록은 L 아이콘으로 표시되고 물리적 블록은 P 아이콘으로 표시됩니다.
4. 물리적 블록 인스턴스를 선택하고 추가를 마우스 오른쪽 버튼으로 클릭합니다.
5. 메모리 블록을 읽으려면 블록 읽기를 클릭합니다.
6. LSRAM의 1번째 위치에 8비트 오류가 주입된 다음 그림과 같이 깊이 256까지 LSRAM의 모든 위치에서 1비트 데이터에 0비트 오류를 ​​주입합니다.
7. 수정된 데이터를 원하는 위치에 쓰기 위해 쓰기 블록을 클릭합니다.
8. EDAC GUI로 이동하여 LSRAM 메모리 읽기 섹션에 주소 필드를 입력하고 다음 그림과 같이 읽기를 클릭합니다.
9. GUI에서 1비트 오류 수 및 데이터 읽기 필드를 관찰하십시오. 오류 카운트 값이 1씩 증가합니다.
   데이터 읽기 필드는 EDAC가 오류 비트를 수정할 때 올바른 데이터를 표시합니다.

메모: 메모리 스크러빙이 활성화되지 않은 경우 1비트 오류가 발생하므로 동일한 LSRAM 주소에서 읽을 때마다 오류 카운트가 증가합니다.

이중 비트 오류 주입 및 감지

1. 1페이지의 단일 비트 오류 주입 및 수정에 설명된 대로 5~10단계를 수행합니다.
2. LSRAM의 위치 'A'에 2비트 오류가 주입된 다음 그림과 같이 깊이 8까지 LSRAM의 모든 위치에서 256비트 데이터에 2비트 오류를 ​​주입합니다.
3. 쓰기 블록을 클릭하여 수정된 데이터를 원하는 위치에 씁니다.
4. EDAC GUI로 이동하여 LSRAM 메모리 읽기 섹션에 주소 필드를 입력하고 다음 그림과 같이 읽기를 클릭합니다.
5. GUI에서 2비트 오류 수 및 데이터 읽기 필드를 관찰합니다. 오류 카운트 값이 1씩 증가합니다.
   데이터 읽기 필드에 손상된 데이터가 표시됩니다.

RTG4에서 수행되는 모든 작업은 GUI의 직렬 콘솔 섹션에 기록됩니다.

결론
이 데모는 RTG4 LSRAM 메모리의 EDAC 기능을 강조합니다. 1비트 오류 또는 2비트 오류는 SmartDebug GUI를 통해 도입됩니다. 1비트 오류 수정 및 2비트 오류 감지는 EDAC GUI를 사용하여 관찰됩니다.

FlashPro Express를 사용하여 장치 프로그래밍

이 섹션에서는 프로그래밍 작업으로 RTG4 장치를 프로그래밍하는 방법을 설명합니다. file FlashPro Express를 사용하여.

장치를 프로그래밍하려면 다음 단계를 수행하십시오.

1. 보드의 점퍼 설정이 UG3의 표 0617에 나열된 것과 동일한지 확인합니다.
   RTG4 개발 키트 사용자 안내서.
2. 내장형 FlashPro32를 사용하기 위해 기본 점퍼 설정 대신 외부 FlashPro2, FlashPro3 또는 FlashPro4 프로그래머를 사용할 때 점퍼 J5를 핀 6-5에 연결하도록 선택적으로 설정할 수 있습니다.
   메모: 점퍼를 연결하는 동안 전원 공급 스위치 SW6을 꺼야 합니다.
3. 전원 공급 장치 케이블을 보드의 J9 커넥터에 연결합니다.
4. 전원 공급 장치 SW6의 전원을 켭니다.
5. 임베디드 FlashPro5를 사용하는 경우 USB 케이블을 커넥터 J47과 호스트 PC에 연결합니다.
   또는 외부 프로그래머를 사용하는 경우 리본 케이블을 J에 연결합니다.TAG J22 헤더를 만들고 프로그래머를 호스트 PC에 연결합니다.
6. 호스트 PC에서 FlashPro Express 소프트웨어를 실행합니다.
7. 새로 만들기를 클릭하거나 프로젝트 메뉴의 FlashPro Express 작업에서 새 작업 프로젝트를 선택하여 다음 그림과 같이 새 작업 프로젝트를 만듭니다.
8. FlashPro Express 작업의 새 작업 프로젝트 대화 상자에 다음을 입력합니다.
   • 프로그래밍 작업 file: 찾아보기를 클릭하고 .job이 있는 위치로 이동합니다. file 위치를 선택하고 file. 기본 위치는 다음과 같습니다. \rtg4_dg0703_df\프로그래밍_작업
   • FlashPro Express 작업 프로젝트 위치: 찾아보기를 클릭하고 원하는 FlashPro Express 프로젝트 위치로 이동합니다.
9. 확인을 클릭합니다. 필요한 프로그래밍 file 선택되어 장치에 프로그래밍할 준비가 되었습니다.
10. FlashPro Express 창이 나타나면 Programmer 필드에 프로그래머 번호가 나타나는지 확인합니다. 그렇지 않은 경우 보드 연결을 확인하고 Refresh/Rescan Programmers를 클릭합니다.
11. 실행을 클릭합니다. 장치가 성공적으로 프로그래밍되면 다음 그림과 같이 RUN PASSED 상태가 표시됩니다.
12. FlashPro Express를 닫거나 프로젝트 탭에서 종료를 클릭합니다.

TCL 스크립트 실행

TCL 스크립트는 디자인에 제공됩니다. fileTCL_Scripts 디렉토리 아래의 s 폴더. 필요한 경우 디자인
디자인 구현부터 작업 생성까지 흐름을 재현할 수 있습니다. file.

TCL을 실행하려면 다음 단계를 따르십시오.

1. Libero 소프트웨어 실행
2. 프로젝트 > 스크립트 실행…을 선택합니다.
3. 찾아보기를 클릭하고 다운로드한 TCL_Scripts 디렉토리에서 script.tcl을 선택합니다.
4. 실행을 클릭합니다.

TCL 스크립트를 성공적으로 실행하면 TCL_Scripts 디렉토리 내에 Libero 프로젝트가 생성됩니다.
TCL 스크립트에 대한 자세한 내용은 rtg4_dg0703_df/TCL_Scripts/readme.txt를 참조하십시오.
TCL 명령에 대한 자세한 내용은 Libero® SoC TCL 명령 참조 안내서를 참조하십시오. TCL 스크립트를 실행할 때 발생하는 쿼리에 대해서는 기술 지원에 문의하십시오.

Microsemi는 여기에 포함된 정보 또는 특정 목적에 대한 제품 및 서비스의 적합성에 대해 어떠한 보증, 표현 또는 보장도 하지 않으며, Microsemi는 제품 또는 회로의 적용 또는 사용으로 인해 발생하는 어떠한 책임도 지지 않습니다. 본 계약에 따라 판매되는 제품 및 Microsemi에서 판매하는 기타 모든 제품은 제한된 테스트를 거쳤으며 미션 크리티컬 장비 또는 애플리케이션과 함께 사용해서는 안 됩니다. 모든 성능 사양은 신뢰할 수 있는 것으로 여겨지지만 검증되지 않았으며 구매자는 최종 제품과 함께 또는 최종 제품에 설치된 제품의 모든 성능 및 기타 테스트를 단독으로 수행하고 완료해야 합니다. 구매자는 Microsemi에서 제공하는 데이터 및 성능 사양 또는 매개변수에 의존해서는 안 됩니다. 모든 제품의 적합성을 독립적으로 결정하고 동일한 제품을 테스트 및 확인하는 것은 구매자의 책임입니다. 본 계약에 따라 Microsemi가 제공하는 정보는 모든 결함과 함께 "있는 그대로, 있는 그대로" 제공되며 이러한 정보와 관련된 모든 위험은 전적으로 구매자에게 있습니다. Microsemi는 명시적이든 묵시적이든 해당 정보 자체 또는 해당 정보에 설명된 모든 것과 관련하여 특허권, 라이선스 또는 기타 IP 권리를 당사자에게 부여하지 않습니다. 이 문서에 제공된 정보는 Microsemi의 소유이며 Microsemi는 이 문서의 정보나 제품 및 서비스를 사전 통지 없이 언제든지 변경할 수 있는 권리를 보유합니다.

Microsemi 소개 Microchip Technology Inc.(Nasdaq: MCHP)의 전액 출자 자회사인 Microsemi는 항공우주 및 방위, 통신, 데이터 센터 및 산업 시장을 위한 포괄적인 반도체 및 시스템 솔루션 포트폴리오를 제공합니다. 제품에는 고성능 및 내방사선 아날로그 혼합 신호 집적 회로, FPGA, SoC 및 ASIC가 포함됩니다. 전력 관리 제품; 시간에 대한 세계 표준을 설정하는 타이밍 및 동기화 장치와 정확한 시간 솔루션; 음성 처리 장치; RF 솔루션; 이산 부품; 엔터프라이즈 스토리지 및 통신 솔루션, 보안 기술 및 확장 가능한 안티 Tamp어 제품; 이더넷 솔루션; PoE(Power-over-Ethernet) IC 및 미드스팬 맞춤형 디자인 기능과 서비스를 제공합니다. 자세히 알아보기 www.microsemi.com.

마이크로세미 본사
원 엔터프라이즈, 알리소 비에호,
CA 92656 미국
미국 내: +1 800-713-4113
미국 외 지역: +1 949-380-6100
판매: +1 949-380-6136
팩스 : +1 949-215-4996
이메일: 판매.support@microsemi.com
www.microsemi.com

©2021 Microsemi, Microchip Technology Inc.의 전액 출자 자회사. 판권 소유. Microsemi 및 Microsemi 로고는 Microsemi Corporation의 등록 상표입니다. 기타 모든 상표 및 서비스 마크는 해당 소유자의 자산입니다.

Microsemi 독점 DG0703 개정판 4.0

문서 / 리소스

RTG4 LSRAM 메모리에서 MICROCHIP 오류 감지 및 수정 [PDF 파일] 사용자 가이드 DG0703 데모, RTG4 LSRAM 메모리의 오류 감지 및 수정, RTG4 LSRAM 메모리, RTG4 LSRAM 메모리, LSRAM 메모리의 감지 및 수정

참고문헌

• 사용자 설명서