Выяўленне і выпраўленне памылак MICROCHIP у памяці RTG4 LSRAM

Гісторыя версій

Гісторыя версій апісвае змены, якія былі ўнесены ў дакумент. Змены пералічаны па версіях, пачынаючы з самай актуальнай публікацыі.

Версія 4.0
Ніжэй прыводзіцца кароткі выклад змяненняў, зробленых у гэтай рэдакцыі.

• Абноўлены дакумент для Libero SoC v2021.2.
• Дададзены Дадатак 1: Праграмаванне прылады з дапамогай FlashPro Express, старонка 14.
• Дададзены Дадатак 2: Запуск сцэнарыя TCL, старонка 16.
• Выдалены спасылкі на нумары версій Libero.

Версія 3.0
Абноўлены дакумент для выпуску праграмнага забеспячэння Libero v11.9 SP1.

Версія 2.0
Абноўлены дакумент для выпуску праграмнага забеспячэння Libero v11.8 SP2.

Версія 1.0
Першая публікацыя гэтага дакумента.

Выяўленне і выпраўленне памылак у памяці RTG4 LSRAM

Гэты эталонны дызайн апісвае магчымасці выяўлення і выпраўлення памылак (EDAC) RTG4™ FPGA LSRAM. У асяроддзі, успрымальным да разбурэння адной падзеі (SEU), аператыўная памяць схільная да пераходных памылак, выкліканых цяжкімі іёнамі. Гэтыя памылкі можна выявіць і выправіць з дапамогай кодаў выпраўлення памылак (ECC). Блокі RAM RTG4 FPGA маюць убудаваныя кантролеры EDAC для генерацыі кодаў выпраўлення памылак для выпраўлення 1-бітнай памылкі або выяўлення 2-бітнай памылкі.

Калі выяўляецца 1-бітная памылка, кантролер EDAC выпраўляе біт памылкі і ўсталёўвае сцяг выпраўлення памылак (SB_CORRECT) на актыўны высокі ўзровень. Калі выяўляецца 2-бітная памылка, кантролер EDAC усталёўвае сцяг выяўлення памылкі (DB_DETECT) на актыўны высокі ўзровень.
Для атрымання дадатковай інфармацыі аб функцыянальнасці RTG4 LSRAM EDAC звярніцеся да UG0574: RTG4 FPGA Fabric

Кіраўніцтва карыстальніка.
У гэтым эталонным дызайне 1-бітная памылка або 2-бітная памылка ўводзіцца праз графічны інтэрфейс SmartDebug. EDAC назіраецца з дапамогай графічнага карыстальніцкага інтэрфейсу (GUI), які выкарыстоўвае інтэрфейс UART для доступу да LSRAM для чытання/запісу даных, Libero® System-on-Chip (SoC) SmartDebug (JTAG) выкарыстоўваецца для ўвядзення памылак у памяць LSRAM.

Патрабаванні да праектавання
Табліца 1 пералічвае патрабаванні эталоннага дызайну для запуску дэма-версіі RTG4 LSRAM EDAC.

Табліца 1 • Патрабаванні да праектавання

праграмнае забеспячэнне

• Libero SoC
• FlashPro Express
• SmartDebug
• Драйверы хост-пк Драйверы USB для UART

Заўвага: Libero SmartDesign і здымкі экрана канфігурацыі, паказаныя ў гэтым кіраўніцтве, прызначаны толькі для ілюстрацыі.
Адкрыйце дызайн Libero, каб убачыць апошнія абнаўленні.

Перадумовы
Перш чым пачаць:
Спампуйце і ўсталюйце Libero SoC (як паказана ў webсайт для гэтага дызайну) на галоўным ПК з наступнага месца: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Дэманстрацыйны дызайн
Спампаваць дэма-дызайн fileз Microsemi webсайт па адрасе: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Дэманстрацыйны дызайн files ўключаюць у сябе:

• Праект Libero SoC
• Усталёўшчык графічнага інтэрфейсу
• Праграмаванне files
• Readme.txt file
• TCL_Scripts

Прыкладанне GUI на галоўным ПК выдае каманды прыладзе RTG4 праз інтэрфейс USB-UART. Гэты інтэрфейс UART распрацаваны з дапамогай CoreUART, які з'яўляецца лагічным IP з каталога IP Libero SoC. CoreUART IP у структуры RTG4 атрымлівае каманды і перадае іх у логіку дэкодэра каманд. Логіка дэкодэра каманд дэкадуе каманду чытання або запісу, якая выконваецца з дапамогай логікі інтэрфейсу памяці.

Блок інтэрфейсу памяці выкарыстоўваецца для чытання/запісу і кантролю сцяжкоў памылак LSRAM. Убудаваны EDAC выпраўляе 1-бітную памылку падчас чытання з LSRAM і падае выпраўленыя даныя ў карыстацкі інтэрфейс, але не запісвае выпраўленыя даныя назад у LSRAM. Убудаваны LSRAM EDAC не рэалізуе функцыю ачысткі. У дэманстрацыйным дызайне рэалізавана логіка ачысткі, якая кантралюе 1-бітны сцяг карэкцыі і абнаўляе LSRAM выпраўленымі дадзенымі, калі ўзнікае аднабітная памылка.
Графічны інтэрфейс SmartDebug выкарыстоўваецца для ўвядзення 1-бітнай або 2-бітнай памылкі ў даныя LSRAM.
На малюнку 1 паказана блок-схема верхняга ўзроўню дэманстрацыйнага дызайну RTG4 LSRAM EDAC.

Малюнак 1 • Блок-схема верхняга ўзроўню

Ніжэй прыведзены канфігурацыі дэманстрацыйнага дызайну:

1. LSRAM наладжана на рэжым ×18, а EDAC уключаецца шляхам падлучэння сігналу ECC_EN LSRAM да высокага ўзроўню.
   Заўвага: LSRAM EDAC падтрымліваецца толькі для рэжымаў ×18 і ×36.
2. IP-адрас CoreUART настроены на сувязь з праграмай хост-ПК на хуткасці 115200 бод.
3. RTG4FCCCECALIB_C0 настроены на тактавую частату CoreUART і іншай логікі сеткі на 80 МГц.

Асаблівасці
Ніжэй прыведзены асаблівасці дэманстрацыйнага дызайну:

• Чытанне і запіс у LSRAM
• Увядзіце 1-бітную і 2-бітную памылку з дапамогай SmartDebug
• Адлюстраванне 1-бітных і 2-бітных значэнняў колькасці памылак
• Магчымасць ачысціць значэнні колькасці памылак
• Уключыць або выключыць логіку ачысткі памяці

Апісанне
Гэты дэма-дызайн прадугледжвае выкананне наступных задач:

• Ініцыялізацыя і доступ да LSRAM
  Логіка інтэрфейсу памяці, рэалізаваная ў логіцы структуры, атрымлівае каманду ініцыялізацыі з GUI і ініцыялізуе першыя 256 месцаў памяці LSRAM з дадатковымі дадзенымі. Ён таксама выконвае аперацыі чытання і запісу ў 256 месцах памяці LSRAM, атрымліваючы адрас і даныя з GUI. Для аперацыі чытання дызайн атрымлівае даныя з LSRAM і перадае іх у графічны інтэрфейс для адлюстравання. Чакаецца, што дызайн не будзе выклікаць памылак перад выкарыстаннем SmartDebug.

Заўвага: Неініцыялізаваныя месцы памяці могуць мець выпадковыя значэнні, і SmartDebug можа паказваць адна- або двухбітныя памылкі ў гэтых месцах.

• Увядзенне 1-бітных або 2-бітных памылак
  Графічны інтэрфейс SmartDebug выкарыстоўваецца для ўвядзення 1-бітных або 2-бітных памылак у пазначанае месца памяці LSRAM. Наступныя аперацыі выконваюцца з дапамогай SmartDebug для ўвядзення 1-бітных і 2-бітных памылак у LSRAM:
  • Адкрыйце графічны інтэрфейс SmartDebug, націсніце Debug FPGA Array.
  • Перайдзіце на ўкладку «Блокі памяці», абярыце асобнік памяці і пстрыкніце правай кнопкай мышы «Дадаць».
  • Каб прачытаць блок памяці, націсніце Прачытаць блок.
  • Увядзіце адна- або двухбітную памылку ў любое месца LSRAM пэўнай глыбіні.
  • Каб запісаць у змененае месца, націсніце "Запісаць блок".
    Падчас аперацыі чытання і запісу LSRAM праз SmartDebug (JTAG) інтэрфейс, кантролер EDAC абыходзіць і не вылічвае біты ECC для аперацыі запісу на этапе e.
• Памылка падліку
  8-бітныя лічыльнікі выкарыстоўваюцца для падліку памылак і ўбудаваны ў логіку структуры для падліку 1-бітных або 2-бітных памылак. Логіка дэкодэра каманд падае значэнні падліку ў GUI пры атрыманні каманд з GUI.

Тактавая структура
У гэтым дэманстрацыйным дызайне ёсць адзін дамен гадзінніка. Унутраны асцылятар 50 МГц кіруе RTG4FCCC, які ў далейшым кіруе RTG4FCCCECALIB_C0. RTG4FCCCECALIB_C0 генеруе тактавы сігнал 80 МГц, які забяспечвае крыніцу тактавага сігналу для модуляў COREUART, cmd_decoder, TPSRAM_ECC і RAM_RW.
На наступным малюнку паказана тактавая структура дэманстрацыйнага дызайну.

Малюнак 2 • Тактавая структура

Скінуць структуру
У гэтым дэманстрацыйным дызайне сігнал скіду модулям COREUART, cmd_decoder і RAM_RW падаецца праз порт LOCK RTG4FCCCECALIB_C0. На наступным малюнку паказана структура скіду дэманстрацыйнага дызайну.

Малюнак 3 • Скінуць структуру

Настройка дэманстрацыйнага дызайну
У наступных раздзелах апісваецца, як наладзіць камплект распрацоўкі RTG4 і графічны інтэрфейс для запуску дэманстрацыйнага дызайну.

Налады перамычкі

1. Злучыце перамычкі на камплекце распрацоўшчыка RTG4, як паказана ў табліцы 2.
   Табліца 2 • Налады перамычак

   Скакун	Замацаваць (ад)	Прымацаваць (да)	Каментарыі
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Па змаўчанні
   J16	2	3	Па змаўчанні
   J32	1	2	Па змаўчанні
   J33	1	3	Па змаўчанні
   	2	4

   Заўвага: Выключыце выключальнік сілкавання SW6, падключаючы перамычкі.

2. Падключыце USB-кабель (міні-USB да USB-кабеля тыпу A) да J47 камплекта распрацоўшчыка RTG4, а другі канец кабеля - да USB-порта галоўнага ПК.
3. Пераканайцеся, што драйверы моста USB да UART вызначаюцца аўтаматычна. Гэта можна праверыць у дыспетчары прылад галоўнага ПК.
   На малюнку 4 паказаны ўласцівасці паслядоўнага порта USB 2.0 і падлучанага канвертара COM31 і паслядоўнага USB C.

Малюнак 4 • Драйверы моста USB да UART

Заўвага: Калі драйверы моста USB-UART не ўстаноўлены, загрузіце і ўсталюйце драйверы з www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

На малюнку 5 паказана ўстаноўка платы для запуску дэма-версіі EDAC на камплекце распрацоўшчыка RTG4.

Праграмаванне дэманстрацыйнага дызайну

1. Запусціце праграмнае забеспячэнне Libero SOC.
2. Каб запраграмаваць RTG4 Development Kit з заданнем file прадугледжана як частка дызайну fileз выкарыстаннем праграмнага забеспячэння FlashPro Express, звярніцеся да Дадатку 1: Праграмаванне прылады з дапамогай FlashPro Express, старонка 14.
   Заўвага: Пасля таго, як праграмаванне выканана з працай file праз праграмнае забеспячэнне FlashPro Express, перайдзіце да EDAC Demo GUI, старонка 9. У адваротным выпадку перайдзіце да наступнага кроку.
3. У працэсе распрацоўкі Libero націсніце «Выканаць праграму».
4. Пасля завяршэння праграмавання перад надпісам «Выканаць дзеянне праграмы» з'явіцца зялёная галачка, што азначае паспяховае праграмаванне дэманстрацыйнага дызайну.

Дэманстрацыйны графічны інтэрфейс EDAC
Дэманстрацыя EDAC забяспечваецца зручным графічным інтэрфейсам, як паказана на малюнку 7, які працуе на галоўным ПК, які ўзаемадзейнічае з камплектам распрацоўшчыка RTG4. UART выкарыстоўваецца ў якасці асноўнага пратаколу сувязі паміж галоўным ПК і камплектам распрацоўшчыка RTG4.

Графічны інтэрфейс змяшчае наступныя раздзелы:

1. Выбар COM-порта для ўстанаўлення злучэння UART з RTG4 FPGA з хуткасцю 115200 бод.
2. Запіс у памяць LSRAM: Для запісу 8-бітных даных на ўказаны адрас памяці LSRAM.
3. Ачыстка памяці: каб уключыць або выключыць логіку ачысткі.
4. Чытанне памяці LSRAM: для чытання 8-бітных даных з указанага адраса памяці LSRAM.
5. Колькасць памылак: адлюстроўвае колькасць памылак і дае магчымасць ачысціць значэнне лічыльніка да нуля.
6. 1-бітны падлік памылак: адлюстроўвае 1-бітны падлік памылак і дае магчымасць ачысціць значэнне лічыльніка да нуля.
7. 2-бітны падлік памылак: адлюстроўвае 2-бітны падлік памылак і дае магчымасць ачысціць значэнне лічыльніка да нуля.
8. Даныя часопіса: дае інфармацыю аб стане кожнай аперацыі, выкананай з дапамогай графічнага інтэрфейсу.

Запуск дэма-версіі
Наступныя крокі апісваюць, як запусціць дэманстрацыю:

1. Перайсці да \v1.2.2\v1.2.2\Exe і двойчы пстрыкніце EDAC_GUI.exe, як паказана на малюнку 8.
2. Выберыце са спісу порт COM31 і націсніце «Падключыцца».

Увядзенне і выпраўленне аднабітнай памылкі

1. У прадстаўленым дызайне Libero двойчы пстрыкніце па дызайне SmartDebug у працэсе праектавання.
2. У графічным інтэрфейсе SmartDebug націсніце Debug FPGA Array.
3. У акне Debug FPGA Array перайдзіце на ўкладку Memory Blocks. Ён пакажа блок LSRAM у канструкцыі з лагічным і фізічным view. Лагічныя блокі паказаны значком L, а фізічныя блокі — значком P.
4. Выберыце асобнік фізічнага блока і пстрыкніце правай кнопкай мышы Дадаць.
5. Каб прачытаць блок памяці, націсніце Прачытаць блок.
6. Увядзіце 1-бітную памылку ў 8-бітныя дадзеныя ў любым месцы LSRAM да глыбіні 256, як паказана на наступным малюнку, дзе 1-бітная памылка ўводзіцца ў 0-е месца LSRAM.
7. Націсніце "Запісаць блок", каб запісаць змененыя дадзеныя ў патрэбнае месца.
8. Перайдзіце да GUI EDAC і ўвядзіце поле Address у раздзеле LSRAM Memory Read і націсніце Read, як паказана на наступным малюнку.
9. Сачыце за палямі 1 Bit Error Count і Read Data у графічным інтэрфейсе. Значэнне колькасці памылак павялічваецца на 1.
   У полі "Прачытаць даныя" адлюстроўваюцца правільныя даныя, калі EDAC выпраўляе біт памылкі.

Заўвага: Калі ачыстка памяці не ўключана, то колькасць памылак павялічваецца для кожнага чытання з аднаго і таго ж адраса LSRAM, паколькі гэта выклікае 1-бітную памылку.

Падвойная ін'екцыя бітавых памылак і выяўленне

1. Выканайце крокі з 1 па 5, як паказана ў раздзеле "Увядзенне і выпраўленне памылак аднаго біта", старонка 10.
2. Увядзіце 2-бітную памылку ў 8-бітныя дадзеныя ў любым месцы LSRAM да глыбіні 256, як паказана на наступным малюнку, дзе 2-бітная памылка ўводзіцца ў месцы «A» LSRAM.
3. Націсніце "Запісаць блок", каб запісаць змененыя дадзеныя ў патрэбнае месца.
4. Перайдзіце да GUI EDAC і ўвядзіце поле Address у раздзеле LSRAM Memory Read і націсніце Read, як паказана на наступным малюнку.
5. Сачыце за 2-бітнымі палямі "Падлік памылак" і "Прачытаныя дадзеныя" ў графічным інтэрфейсе. Значэнне колькасці памылак павялічваецца на 1.
   У полі «Прачытаныя даныя» адлюстроўваюцца пашкоджаныя даныя.

Усе дзеянні, выкананыя ў RTG4, рэгіструюцца ў раздзеле паслядоўнай кансолі графічнага інтэрфейсу карыстальніка.

Заключэнне
Гэта дэманстрацыя паказвае магчымасці EDAC памяці RTG4 LSRAM. 1-бітная памылка або 2-бітная памылка ўводзяцца праз графічны інтэрфейс SmartDebug. 1-бітнае выпраўленне памылак і 2-бітнае выяўленне памылак назіраецца з дапамогай графічнага інтэрфейсу EDAC.

Праграмаванне прылады з дапамогай FlashPro Express

У гэтым раздзеле апісваецца, як запраграмаваць прыладу RTG4 з заданнем праграмавання file з дапамогай FlashPro Express.

Каб запраграмаваць прыладу, выканайце наступныя дзеянні:

1. Пераканайцеся, што налады перамычак на плаце супадаюць з пералічанымі ў табліцы 3 UG0617:
   Кіраўніцтва карыстальніка RTG4 Development Kit.
2. Па жаданні перамычка J32 можа быць усталявана для злучэння кантактаў 2-3 пры выкарыстанні вонкавага праграматара FlashPro4, FlashPro5 або FlashPro6 замест стандартнай налады перамычкі для выкарыстання ўбудаванага FlashPro5.
   Заўвага: Выключальнік крыніцы харчавання SW6 павінен быць выключаны падчас злучэння перамычак.
3. Падключыце кабель харчавання да раздыма J9 на плаце.
4. Уключыце выключальнік блока сілкавання SW6.
5. Пры выкарыстанні ўбудаванай FlashPro5 падключыце кабель USB да раздыма J47 і галоўнага ПК.
   У якасці альтэрнатывы, калі выкарыстоўваецца знешні праграматар, падключыце істужачны кабель да JTAG загаловак J22 і падключыце праграміст да галоўнага ПК.
6. На галоўным ПК запусціце праграмнае забеспячэнне FlashPro Express.
7. Націсніце «Новы» або выберыце «Новы праект працы» з FlashPro Express Job у меню «Праект», каб стварыць новы праект працы, як паказана на наступным малюнку.
8. Увядзіце наступнае ў дыялогавым акне New Job Project from FlashPro Express Job:
   • Праца па праграмаванні file: Націсніце "Агляд" і перайдзіце да месца, дзе знаходзіцца .job file знаходзіцца і абярыце file. Размяшчэнне па змаўчанні: \rtg4_dg0703_df\Programming_Job
   • Размяшчэнне праекта задання FlashPro Express: націсніце "Агляд" і перайдзіце да патрэбнага месцазнаходжання праекта FlashPro Express.
9. Націсніце OK. Неабходнае праграмаванне file абраны і гатовы да праграмавання ў прыладзе.
10. З'явіцца акно FlashPro Express, пацвердзіце, што нумар праграміста з'яўляецца ў полі Programmer. Калі гэтага не адбываецца, пацвердзіце падключэнне платы і націсніце Абнавіць/Паўторна сканаваць праграмісты.
11. Націсніце RUN. Калі прылада запраграмавана паспяхова, адлюстроўваецца статус РАБОТА МІНУТА, як паказана на наступным малюнку.
12. Зачыніце FlashPro Express або націсніце «Выхад» на ўкладцы «Праект».

Запуск сцэнарыя TCL

Скрыпты TCL прадстаўлены ў дызайне files у каталогу TCL_Scripts. Пры неабходнасці дызайн
паток можа быць прайграны ад укаранення праектавання да стварэння задання file.

Каб запусціць TCL, выканайце наступныя дзеянні:

1. Запусціце праграмнае забеспячэнне Libero
2. Абярыце Праект > Выканаць сцэнар….
3. Націсніце "Агляд" і абярыце script.tcl са спампаванага каталога TCL_Scripts.
4. Націсніце Выканаць.

Пасля паспяховага выканання сцэнарыя TCL праект Libero ствараецца ў каталогу TCL_Scripts.
Для атрымання дадатковай інфармацыі аб сцэнарыях TCL звярніцеся да rtg4_dg0703_df/TCL_Scripts/readme.txt.
Для атрымання больш падрабязнай інфармацыі аб камандах TCL звярніцеся да даведачнага кіраўніцтва па камандах Libero® SoC TCL. Звяртайцеся ў службу тэхнічнай падтрымкі па любых пытаннях, якія ўзнікаюць падчас выканання сцэнарыя TCL.

Microsemi не дае ніякіх гарантый, заяў або гарантый адносна інфармацыі, якая змяшчаецца ў гэтым дакуменце, або прыдатнасці сваіх прадуктаў і паслуг для якіх-небудзь канкрэтных мэт, а таксама не нясе ніякай адказнасці, якая вынікае з прымянення або выкарыстання любога прадукту або схемы. Прадукты, якія прадаюцца па дадзенай дамове, і любыя іншыя прадукты, якія прадаюцца Microsemi, прайшлі абмежаваныя выпрабаванні і не павінны выкарыстоўвацца ў спалучэнні з крытычна важным абсталяваннем або праграмамі. Любыя спецыфікацыі прадукцыйнасці лічацца надзейнымі, але не правяраюцца, і Пакупнік павінен правесці і завяршыць усе прадукцыйнасць і іншыя выпрабаванні прадуктаў, асобна і разам з любымі канчатковымі прадуктамі або ўсталяванымі ў іх. Пакупнік не павінен спадзявацца на якія-небудзь дадзеныя і спецыфікацыі прадукцыйнасці або параметры, прадастаўленыя Microsemi. Пакупнік нясе адказнасць за самастойнае вызначэнне прыдатнасці любой прадукцыі, а таксама за яе тэставанне і праверку. Інфармацыя, прадстаўленая Microsemi па гэтым дагаворы, прадастаўляецца "як ёсць, дзе ёсць" і з усімі недахопамі, і ўвесь рызыка, звязаны з такой інфармацыяй, цалкам ляжыць на Пакупніку. Microsemi не прадастаўляе, відавочна або ўскосна, ні аднаму боку ніякіх патэнтных правоў, ліцэнзій або любых іншых правоў інтэлектуальнай уласнасці, у дачыненні да самой такой інфармацыі або чаго-небудзь, апісанага ў такой інфармацыі. Інфармацыя, прадстаўленая ў гэтым дакуменце, з'яўляецца ўласнасцю Microsemi, і Microsemi пакідае за сабой права ўносіць любыя змены ў інфармацыю ў гэтым дакуменце або ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення.

Пра Microsemi Microsemi, даччыная кампанія Microchip Technology Inc. (Nasdaq: MCHP), прапануе шырокі спектр паўправадніковых і сістэмных рашэнняў для аэракасмічнай і абароннай прамысловасці, камунікацый, цэнтраў апрацоўкі дадзеных і прамысловых рынкаў. Прадукцыя ўключае высокапрадукцыйныя і радыяцыйна ўстойлівыя аналагавыя інтэгральныя схемы са змешаным сігналам, FPGA, SoC і ASIC; прадукты кіравання харчаваннем; прылады часу і сінхранізацыі і рашэнні для дакладнага часу, усталяванне сусветнага стандарту часу; прылады апрацоўкі голасу; радыёчастотныя рашэнні; дыскрэтныя кампаненты; карпаратыўныя рашэнні для захоўвання дадзеных і сувязі, тэхналогіі бяспекі і маштабуемая анты-тampэр прадукты; Рашэнні Ethernet; Мікрасхемы Power-over-Ethernet і сярэдзіны; а таксама індывідуальныя магчымасці дызайну і паслугі. Даведайцеся больш на www.microsemi.com.

Штаб-кватэра Microsemi
One Enterprise, Аліса Вьехо,
CA 92656 ЗША
У межах ЗША: +1 800-713-4113
За межамі ЗША: +1 949-380-6100
Продажы: +1 949-380-6136
Факс: +1 949-215-4996
Электронная пошта: продажу.support@microsemi.com
www.microsemi.com

©2021 Microsemi, даччыная кампанія Microchip Technology Inc., якая цалкам належыць. Усе правы абаронены. Microsemi і лагатып Microsemi з'яўляюцца зарэгістраванымі гандлёвымі маркамі Microsemi Corporation. Усе іншыя гандлёвыя маркі і знакі абслугоўвання з'яўляюцца ўласнасцю іх адпаведных уладальнікаў.

Уласнасць Microsemi DG0703, версія 4.0

Дакументы / Рэсурсы

Выяўленне і выпраўленне памылак MICROCHIP у памяці RTG4 LSRAM [pdfКіраўніцтва карыстальніка Дэманстрацыя DG0703, выяўленне і выпраўленне памылак у памяці RTG4 LSRAM, выяўленне і выпраўленне ў памяці RTG4 LSRAM, памяці RTG4 LSRAM, памяці LSRAM

Спасылкі

• Кіраўніцтва карыстальніка