Sejbien u Korrezzjoni ta' Żbalji MICROCHIP fuq Memorja LSRAM RTG4

Storja tar-Reviżjoni

L-istorja tar-reviżjoni tiddeskrivi l-bidliet li ġew implimentati fid-dokument. Il-bidliet huma elenkati b'reviżjoni, li tibda bil-pubblikazzjoni l-aktar attwali.

Reviżjoni 4.0
Dan li ġej huwa sommarju tal-bidliet li saru f'din ir-reviżjoni.

• Aġġorna d-dokument għal Libero SoC v2021.2.
• Appendiċi 1 Miżjud: Programmazzjoni tal-Apparat bl-Użu ta’ FlashPro Express, paġna 14.
• Appendiċi 2 Miżjud: Tmexxi l-Iskript TCL, paġna 16.
• Neħħew ir-referenzi għan-numri tal-verżjoni Libero.

Reviżjoni 3.0
Aġġorna d-dokument għar-rilaxx tas-softwer Libero v11.9 SP1.

Reviżjoni 2.0
Aġġorna d-dokument għar-rilaxx tas-softwer Libero v11.8 SP2.

Reviżjoni 1.0
L-ewwel pubblikazzjoni ta' dan id-dokument.

Sejbien u Korrezzjoni ta' Żbalji fuq il-Memorja RTG4 LSRAM

Dan id-disinn ta 'referenza jiddeskrivi l-kapaċitajiet ta' sejbien u korrezzjoni tal-iżbalji (EDAC) tal-LSRAMs RTG4™ FPGA. F'ambjent suxxettibbli ta' taqlib ta' avveniment wieħed (SEU), RAM hija suxxettibbli għal żbalji temporanji kkawżati minn joni tqal. Dawn l-iżbalji jistgħu jiġu skoperti u kkoreġuti billi jintużaw kodiċijiet ta 'korrezzjoni ta' żbalji (ECCs). Il-blokki RTG4 FPGA RAM għandhom kontrolluri EDAC integrati biex jiġġeneraw il-kodiċijiet ta 'korrezzjoni ta' żbalji biex jikkoreġu żball ta '1-bit jew jiskopru żball ta' 2-bit.

Jekk jinstab żball 1-bit, il-kontrollur EDAC jikkoreġi l-bit tal-iżball u jistabbilixxi l-bandiera tal-korrezzjoni tal-iżbalji (SB_CORRECT) għal attiv għoli. Jekk jiġi skopert żball ta '2-bit, il-kontrollur EDAC jissettja l-bandiera ta' skoperta ta 'żball (DB_DETECT) għal attiva għolja.
Għal aktar informazzjoni dwar il-funzjonalità RTG4 LSRAM EDAC, irreferi għal UG0574: RTG4 FPGA Fabric

Gwida għall-Utent.
F'dan id-disinn ta 'referenza, l-iżball ta' 1-bit jew l-iżball ta '2-bit huwa introdott permezz ta' SmartDebug GUI. EDAC jiġi osservat bl-użu ta' interface grafiku għall-utent (GUI), li juża l-interface UART biex jaċċessa l-LSRAM għal jaqra/jikteb id-dejta, Libero® System-on-Chip (SoC) SmartDebug (JTAG) jintuża biex jinjetta l-iżbalji fil-memorja LSRAM.

Rekwiżiti tad-Disinn
Tabella 1 telenka r-rekwiżiti tad-disinn ta 'referenza għat-tħaddim tad-demo RTG4 LSRAM EDAC.

Tabella 1 • Rekwiżiti tad-Disinn

Software

• Libero SoC
• FlashPro Express
• SmartDebug
• Sewwieqa tal-PC ospitanti USB għal sewwieqa UART

Nota: Libero SmartDesign u screen shots tal-konfigurazzjoni murija f'din il-gwida huma għal skopijiet ta' illustrazzjoni biss.
Iftaħ id-disinn Libero biex tara l-aħħar aġġornamenti.

Prerekwiżiti
Qabel ma tibda:
Niżżel u installa Libero SoC (kif indikat fil- websit għal dan id-disinn) fuq il-PC ospitanti mill-post li ġej: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Disinn Demo
Niżżel id-disinn tad-demo files mill-Microsemi websit fuq: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Id-disinn demo filei jinkludu:

• Proġett Libero SoC
• Installatur tal-GUI
• Programmazzjoni files
• Aqrame.txt file
• TCL_Scripts

L-applikazzjoni GUI fuq il-PC ospitanti toħroġ kmandi lill-apparat RTG4 permezz tal-interface USB-UART. Din l-interface UART hija mfassla bil-CoreUART, li hija IP loġika mill-katalgu Libero SoC IP. Il-CoreUART IP fid-drapp RTG4 jirċievi kmandi u jittrasmettihom lill-loġika tad-decoder tal-kmand. Il-loġika tad-decoder tal-kmand tiddekodifika l-kmand tal-qari jew tal-kitba, li jiġi esegwit bl-użu tal-loġika tal-interface tal-memorja.

Il-blokka tal-interface tal-memorja tintuża biex taqra/tikteb u tissorvelja l-bnadar tal-iżball LSRAM. L-EDAC inkorporat jikkoreġi l-iżball ta '1-bit waqt il-qari minn LSRAM u jipprovdi dejta kkoreġuta lill-interface tal-utent iżda ma jiktebx dejta kkoreġuta lura lil LSRAM. L-LSRAM EDAC inkorporat ma jimplimentax karatteristika ta 'scrubbing. Id-disinn demo jimplimenta l-loġika tal-iscrub, li timmonitorja l-bandiera ta 'korrezzjoni ta' 1-bit u taġġorna l-LSRAM bid-dejta kkoreġuta jekk iseħħ żball ta 'bit wieħed.
SmartDebug GUI tintuża biex tinjetta żball ta '1-bit jew 2-bit fid-data LSRAM.
Il-Figura 1 turi d-dijagramma tal-blokk tal-ogħla livell tad-disinn demo RTG4 LSRAM EDAC.

Figura 1 • Dijagramma tal-Blokk tal-Ogħla Livell

Dawn li ġejjin huma l-konfigurazzjonijiet tad-disinn demo:

1. L-LSRAM huwa kkonfigurat għall-modalità ×18 u l-EDAC hija attivata billi tgħaqqad is-sinjal ECC_EN tal-LSRAMs għall-għoli.
   Nota: L-LSRAM EDAC huwa appoġġjat għal modi ×18 u ×36 biss.
2. Il-CoreUART IP huwa kkonfigurat biex jikkomunika mal-applikazzjoni tal-PC ospitanti b'rata ta 'baud 115200.
3. L-RTG4FCCCECALIB_C0 huwa kkonfigurat biex iċċekkja l-CoreUART u loġika tad-drapp oħra f'80 MHz.

Karatteristiċi
Dawn li ġejjin huma l-karatteristiċi tad-disinn demo:

• Aqra u ikteb lil LSRAM
• Injetta żball 1-bit u 2-bit billi tuża SmartDebug
• Uri valuri ta' għadd ta' żbalji ta' 1-bit u 2-bit
• Dispożizzjoni biex tikklerja l-valuri tal-għadd tal-iżbalji
• Ippermetti jew tiddiżattiva l-loġika tal-iscrubbing tal-memorja

Deskrizzjoni
Dan id-disinn demo jinvolvi l-implimentazzjoni tal-kompiti li ġejjin:

• Inizjalizzazzjoni u aċċess għal LSRAM
  Il-loġika tal-interface tal-memorja implimentata fil-loġika tad-drapp tirċievi l-kmand tal-inizjalizzazzjoni mill-GUI u tibda l-ewwel 256 post tal-memorja ta 'LSRAM bid-dejta inkrementali. Twettaq ukoll l-operazzjonijiet ta 'qari u tikteb fil-lokazzjoni tal-memorja 256 ta' LSRAM billi tirċievi l-indirizz u d-dejta mill-GUI. Għal operazzjoni ta 'qari, id-disinn iġib id-dejta minn LSRAM u jipprovdiha lill-GUI għall-wiri. L-istennija hija li d-disinn mhux se jinduċi żbalji qabel ma tuża SmartDebug.

Nota: Postijiet tal-memorja mhux inizjalizzati jista 'jkollhom valuri każwali, u SmartDebug jista' juri żbalji ta 'bit wieħed jew ta' bit doppju f'dawk il-postijiet.

• Injetta żbalji 1-bit jew 2-bit
  SmartDebug GUI tintuża biex tinjetta l-iżbalji 1 bit jew 2-bit fil-post tal-memorja speċifikat ta 'LSRAM. L-operazzjonijiet li ġejjin jitwettqu bl-użu ta' SmartDebug biex jiġu injettati żbalji ta' 1-bit u 2-bit għal LSRAM:
  • Iftaħ SmartDebug GUI, ikklikkja Debug FPGA Array.
  • Mur fit-tab tal-Blokki tal-Memorja, agħżel l-istanza tal-memorja, u kklikkja fuq Żid bil-lemin.
  • Biex taqra l-blokk tal-memorja, ikklikkja Aqra Blokk.
  • Injetta żball ta 'bit wieħed jew ta' bit doppju fi kwalunkwe post tal-LSRAM ta 'ċertu fond.
  • Biex tikteb fil-post modifikat, ikklikkja Ikteb Blokk.
    Matul l-operazzjoni ta' qari u tikteb LSRAM permezz ta' SmartDebug (JTAG), il-kontrollur EDAC jiġi bypassed u ma jikkalkulax il-bits ECC għall-operazzjoni tal-kitba fil-pass e.
• Għadd ta' Żbalji
  8-bit counters huma użati biex jipprovdu għadd ta 'żbalji u huwa disinn fil-loġika tad-drapp biex jgħoddu żbalji 1-bit jew 2-bit. Il-loġika tad-decoder tal-kmand tipprovdi l-valuri tal-għadd lill-GUI meta tirċievi kmandi mill-GUI.

Struttura tal-Clocking
F'dan id-disinn demo, hemm dominju tal-arloġġ wieħed. L-oxxillatur intern ta '50 MHz imexxi l-RTG4FCCC, li jkompli jmexxi RTG4FCCCECALIB_C0. L-RTG4FCCCECALIB_C0 jiġġenera arloġġ ta '80 MHz li jipprovdi sors ta' arloġġ għall-moduli COREUART, cmd_decoder, TPSRAM_ECC, u RAM_RW.
Il-figura li ġejja turi l-istruttura tal-arloġġ tad-disinn demo.

Figura 2 • Struttura tal-Clocking

Irrisettja l-Istruttura
F'dan id-disinn demo, is-sinjal reset lill-moduli COREUART, cmd_decoder, u RAM_RW huma pprovduti permezz tal-port LOCK ta 'RTG4FCCCECALIB_C0. Il-figura li ġejja turi l-istruttura reset tad-disinn demo.

Figura 3 • Irrisettja l-Istruttura

Twaqqif tad-Disinn Demo
Is-sezzjonijiet li ġejjin jiddeskrivu kif twaqqaf l-RTG4 Development Kit u l-GUI biex tmexxi d-disinn demo.

Settings tal-Jumper

1. Qabbad il-jumpers fuq l-RTG4 Development Kit, kif muri fit-Tabella 2.
   Tabella 2 • Settings tal-Jumpers

   Jumper	Pin (Minn)	Pin (Għal)	Kummenti
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Default
   J16	2	3	Default
   J32	1	2	Default
   J33	1	3	Default
   	2	4

   Nota: Itfi l-iswiċċ tal-provvista tal-enerġija, SW6, waqt li tikkonnettja l-jumpers.

2. Qabbad il-kejbil USB (mini USB għal kejbil USB tat-Tip A) ma 'J47 tal-Kit ta' Żvilupp RTG4 u tarf l-ieħor tal-kejbil mal-port USB tal-PC ospitanti.
3. Żgura li s-sewwieqa tal-pont USB għal UART jiġu skoperti awtomatikament. Dan jista 'jiġi vverifikat fil-maniġer tal-apparat tal-PC ospitanti.
   Il-Figura 4 turi l-proprjetajiet tal-port tas-serje USB 2.0 u l-konvertitur tas-serje COM31 u USB C konnessi.

Figura 4 • Drivers tal-Pont USB għal UART

Nota: Jekk is-sewwieqa tal-pont USB għal UART mhumiex installati, niżżel u installa s-sewwieqa minn www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Il-Figura 5 turi s-setup tal-bord għat-tmexxija tad-demo EDAC fuq il-Kit tal-Iżvilupp RTG4.

Programmazzjoni tad-Disinn Demo

1. Tnedija tas-softwer Libero SOC.
2. Biex tipprogramma l-RTG4 Development Kit max-xogħol file ipprovdut bħala parti mid-disinn files billi tuża s-softwer FlashPro Express, irreferi għall-Appendiċi 1: Programmazzjoni tal-Apparat bl-użu ta 'FlashPro Express,paġna 14.
   Nota: Ladarba l-ipprogrammar isir max-xogħol file permezz tas-softwer FlashPro Express, ipproċedi għal EDAC Demo GUI, paġna 9. Inkella, ipproċedi għall-pass li jmiss.
3. Fil-fluss tad-disinn Libero, ikklikkja Run Program action.
4. Ladarba l-Ipprogrammar ikun lest, il-marka ħadra tidher quddiem 'Run Program action' li tindika l-ipprogrammar b'suċċess tad-disinn demo.

GUI Demo EDAC
Id-demo EDAC hija pprovduta b'GUI faċli għall-utent, kif muri fil-Figura 7, li taħdem fuq il-PC ospitanti, li tikkomunika mal-Kit ta 'Żvilupp RTG4. L-UART jintuża bħala l-protokoll ta 'komunikazzjoni sottostanti bejn il-PC ospitanti u l-Kit ta' Żvilupp RTG4.

Il-GUI fiha t-taqsimiet li ġejjin:

1. Għażla tal-port COM biex tiġi stabbilita l-konnessjoni UART ma 'RTG4 FPGA bir-rata ta' baud 115200.
2. LSRAM Memory Write: Biex tikteb id-data 8-bit fl-indirizz speċifikat tal-memorja LSRAM.
3. Scrubbing tal-Memorja: Biex tippermetti jew tiddiżattiva l-loġika tal-għorik.
4. Aqra tal-Memorja LSRAM: Biex taqra d-dejta ta '8-bit mill-indirizz tal-memorja LSRAM speċifikat.
5. Għadd ta' Żbalji: Juri l-għadd ta' żbalji u jipprovdi għażla biex tneħħi l-valur tal-counter għal żero.
6. Għadd ta' Żbalji ta' 1-bit: Juri għadd ta' żbalji ta' 1-bit u jipprovdi għażla biex tneħħi l-valur tal-counter għal żero.
7. Għadd ta 'żbalji ta' 2 bits: Juri għadd ta 'żbalji ta' 2 bits u jipprovdi għażla biex tneħħi l-valur tal-counter għal żero.
8. Log Data: Tipprovdi l-informazzjoni dwar l-istatus għal kull operazzjoni mwettqa bl-użu tal-GUI.

It-tmexxija tad-Demo
Il-passi li ġejjin jiddeskrivu kif tħaddem id-demo:

1. Mur fuq \v1.2.2\v1.2.2\Exe u ikklikkja darbtejn EDAC_GUI.exe kif muri fil-Figura 8.
2. Agħżel il-port COM31 mil-lista u kklikkja Ikkonnettja.

Injezzjoni u korrezzjoni ta 'żball ta' bit wieħed

1. Fid-disinn Libero ipprovdut, ikklikkja darbtejn fuq id-Disinn SmartDebug fil-fluss tad-disinn.
2. Fil-GUI SmartDebug, ikklikkja Debug FPGA Array.
3. Fit-tieqa Debug FPGA Array, mur fit-tab tal-Blokki tal-Memorja. Se juri l-blokk LSRAM fid-disinn b'mod loġiku u fiżiku view. Blokki loġiċi huma murija b'ikona L, u blokki fiżiċi huma murija b'ikona P.
4. Agħżel l-istanza tal-blokk fiżiku u kklikkja bil-lemin Żid.
5. Biex taqra l-blokk tal-memorja, ikklikkja Aqra Blokk.
6. Injetta żball ta 'bit 1 fid-dejta ta' 8 bit fi kwalunkwe post ta 'LSRAM sa fond 256, kif muri fil-figura li ġejja fejn żball ta' bit 1 jiġi injettat fil-post 0 tal-LSRAM.
7. Ikklikkja Write Block sabiex tikteb id-dejta modifikata fil-post maħsub.
8. Mur fil-GUI EDAC u daħħal il-qasam tal-Indirizz fit-taqsima Aqra tal-Memorja LSRAM u kklikkja Aqra, kif muri fil-figura li ġejja.
9. Osserva 1 Bit Żbalji Għadd u Aqra l-oqsma tad-Data fil-GUI. Il-valur tal-għadd tal-iżbalji jiżdied b'1.
   Il-qasam Aqra tad-Data juri d-dejta korretta hekk kif l-EDAC jikkoreġi l-bit tal-iżball.

Nota: Jekk l-iscrubbing tal-memorja ma jkunx attivat, allura l-għadd tal-iżbalji jiżdied għal kull qari mill-istess indirizz LSRAM peress li jikkawża l-iżball ta '1-bit.

Injezzjoni ta 'żball ta' bit doppju u Sejbien

1. Wettaq il-pass 1 sal-pass 5 kif mogħti f'Injezzjoni u korrezzjoni ta' żball ta' bit wieħed, paġna 10.
2. Injetta żball ta '2-bit fid-dejta ta' 8-bit fi kwalunkwe post ta 'LSRAM sa fond 256, kif muri fil-figura li ġejja fejn l-iżball ta' 2-bit jiġi injettat fil-post 'A' tal-LSRAM.
3. Ikklikkja Write Block biex tikteb id-dejta modifikata fil-post maħsub.
4. Mur fil-GUI EDAC u daħħal il-qasam tal-Indirizz fit-taqsima Aqra tal-Memorja LSRAM u kklikkja Aqra, kif muri fil-figura li ġejja.
5. Osserva 2-bit Żbalji Għadd u Aqra oqsma tad-Data fil-GUI. Il-valur tal-għadd tal-iżbalji jiżdied b'1.
   Il-qasam Aqra tad-Data juri d-dejta korrotta.

L-azzjonijiet kollha mwettqa f'RTG4 huma illoggjati fit-taqsima Serial Console tal-GUI.

Konklużjoni
Din id-demo tenfasizza l-kapaċitajiet EDAC tal-memorji RTG4 LSRAM. L-iżball ta '1-bit jew l-iżball ta' 2-bit huma introdotti permezz ta 'SmartDebug GUI. Korrezzjoni ta 'żball ta' 1 bit u skoperta ta 'żball ta' 2 bit hija osservata bl-użu ta 'GUI EDAC.

L-ipprogrammar tal-Apparat billi tuża FlashPro Express

Din it-taqsima tiddeskrivi kif tipprogramma l-apparat RTG4 max-xogħol tal-ipprogrammar file bl-użu ta' FlashPro Express.

Biex tipprogramma l-apparat, wettaq il-passi li ġejjin:

1. Kun żgur li s-settings tal-jumpers fuq il-bord huma l-istess bħal dawk elenkati fit-Tabella 3 ta' UG0617:
   Gwida għall-Utent tal-Kit ta' Żvilupp RTG4.
2. B'għażla, il-jumper J32 jista' jiġi ssettjat biex jgħaqqad il-brilli 2-3 meta tuża programmatur estern FlashPro4, FlashPro5, jew FlashPro6 minflok is-setting tal-jumper default biex juża l-FlashPro5 inkorporat.
   Nota: Is-swiċċ tal-provvista tal-enerġija, SW6 għandu jintefa waqt li jsiru l-konnessjonijiet tal-jumper.
3. Qabbad il-kejbil tal-provvista tal-enerġija mal-konnettur J9 fuq il-bord.
4. Ixgħel is-swiċċ tal-provvista tal-enerġija SW6.
5. Jekk tuża l-FlashPro5 inkorporat, qabbad il-kejbil USB mal-konnettur J47 u l-PC ospitanti.
   Inkella, jekk tuża programmatur estern, qabbad il-kejbil taż-żigarella mal-JTAG header J22 u qabbad il-programmer mal-PC ospitanti.
6. Fuq il-PC ospitanti, iniedi s-softwer FlashPro Express.
7. Ikklikkja Ġdid jew agħżel Proġett ta 'Impjiegi Ġdid minn FlashPro Express Job mill-menu tal-Proġett biex toħloq proġett ta' xogħol ġdid, kif muri fil-figura li ġejja.
8. Daħħal dan li ġej fil-kaxxa ta' dialog Proġett ta' Impjiegi Ġdid minn FlashPro Express Job:
   • Xogħol ta' programmar file: Ikklikkja Ibbrawżja, u naviga lejn il-post fejn il-.job file tinsab u agħżel il- file. Il-post default huwa: \rtg4_dg0703_df\Programming_Job
   • Il-post tal-proġett tax-xogħol FlashPro Express: Ikklikkja Ibbrawżja u nnaviga lejn il-post mixtieq tal-proġett FlashPro Express.
9. Ikklikkja OK. L-ipprogrammar meħtieġ file jintgħażel u lest biex jiġi pprogrammat fl-apparat.
10. It-tieqa tal-FlashPro Express se tidher, ikkonferma li jidher numru tal-programmatur fil-qasam tal-Programmer. Jekk ma jagħmilx hekk, ikkonferma l-konnessjonijiet tal-bord u kklikkja Aġġorna/Rescan Programmers.
11. Ikklikkja RUN. Meta l-apparat jiġi pprogrammat b'suċċess, jintwera status RUN PASSED kif muri fil-figura li ġejja.
12. Agħlaq FlashPro Express jew ikklikkja Ħruġ fit-tab tal-Proġett.

Tmexxi l-Iskrittura TCL

L-iskripts TCL huma pprovduti fid-disinn files folder taħt direttorju TCL_Scripts. Jekk meħtieġ, id-disinn
fluss jista 'jiġi riprodott mill-Implimentazzjoni tad-Disinn sal-ġenerazzjoni tax-xogħol file.

Biex tħaddem it-TCL, segwi l-passi hawn taħt:

1. Tnedija tas-softwer Libero
2. Agħżel Proġett > Eżegwixxi Script....
3. Ikklikkja Ibbrawżja u agħżel script.tcl mid-direttorju TCL_Scripts imniżżel.
4. Ikklikkja Run.

Wara l-eżekuzzjoni b'suċċess tal-iskrittura TCL, il-proġett Libero jinħoloq fid-direttorju TCL_Scripts.
Għal aktar informazzjoni dwar skripts TCL, irreferi għal rtg4_dg0703_df/TCL_Scripts/readme.txt.
Irreferi għall-Gwida ta' Referenza tal-Kmand TCL ta' Libero® SoC għal aktar dettalji dwar il-kmandi TCL. Ikkuntattja l-Appoġġ Tekniku għal kwalunkwe mistoqsija li tiltaqa' magħhom meta tħaddem l-iskrittura TCL.

Microsemi ma tagħmel l-ebda garanzija, rappreżentazzjoni, jew garanzija dwar l-informazzjoni li tinsab hawnhekk jew l-adegwatezza tal-prodotti u s-servizzi tagħha għal xi skop partikolari, u lanqas Microsemi ma tassumi l-ebda responsabbiltà tkun xi tkun li tirriżulta mill-applikazzjoni jew l-użu ta 'kwalunkwe prodott jew ċirkwit. Il-prodotti mibjugħa hawn taħt u kwalunkwe prodott ieħor mibjugħ minn Microsemi kienu soġġetti għal ttestjar limitat u m'għandhomx jintużaw flimkien ma 'tagħmir jew applikazzjonijiet kritiċi għall-missjoni. Kwalunkwe speċifikazzjonijiet tal-prestazzjoni huma maħsuba li huma affidabbli iżda mhumiex verifikati, u x-Xerrej għandu jwettaq u jlesti l-prestazzjoni kollha u l-ittestjar ieħor tal-prodotti, waħdu u flimkien ma ', jew installati fi kwalunkwe prodott finali. Ix-xerrej m'għandux jiddependi fuq xi speċifikazzjonijiet jew parametri ta' dejta u prestazzjoni pprovduti minn Microsemi. Hija r-responsabbiltà tax-Xerrej li jiddetermina b'mod indipendenti l-adegwatezza ta' kwalunkwe prodott u li jittestja u jivverifika l-istess. L-informazzjoni pprovduta minn Microsemi hawn taħt hija pprovduta "kif inhi, fejn hija" u bid-difetti kollha, u r-riskju kollu assoċjat ma 'din l-informazzjoni huwa kompletament max-Xerrej. Microsemi ma tagħti, b'mod espliċitu jew impliċitu, lil xi parti xi drittijiet ta' privattiva, liċenzji, jew kwalunkwe dritt ieħor ta' PI, kemm jekk fir-rigward ta' tali informazzjoni nnifisha jew kwalunkwe ħaġa deskritta minn tali informazzjoni. L-informazzjoni pprovduta f'dan id-dokument hija proprjetarja ta' Microsemi, u Microsemi tirriżerva d-dritt li tagħmel kwalunkwe tibdil fl-informazzjoni f'dan id-dokument jew fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż.

Dwar Microsemi Microsemi, sussidjarja għal kollox ta' Microchip Technology Inc. (Nasdaq: MCHP), toffri portafoll komprensiv ta' soluzzjonijiet ta' semikondutturi u sistemi għall-ajruspazju u difiża, komunikazzjonijiet, ċentru tad-dejta u swieq industrijali. Il-prodotti jinkludu ċirkwiti integrati ta' sinjal imħallat Analog ta' prestazzjoni għolja u mwebbsa bir-radjazzjoni, FPGAs, SoCs u ASICs; prodotti għall-ġestjoni tal-enerġija; apparati ta 'ħin u sinkronizzazzjoni u soluzzjonijiet ta' ħin preċiżi, li jistabbilixxu l-istandard tad-dinja għall-ħin; Tagħmir għall-ipproċessar tal-vuċi; Soluzzjonijiet RF; komponenti diskreti; ħażna ta 'intrapriżi u soluzzjonijiet ta' komunikazzjoni, teknoloġiji ta 'sigurtà u anti-t skalabbliamper prodotti; Soluzzjonijiet Ethernet; Power-over-Ethernet ICs u midspans; kif ukoll kapaċitajiet u servizzi tad-disinn apposta. Tgħallem aktar fuq www.microsemi.com.

Microsemi Kwartieri Ġenerali
One Enterprise, Aliso Viejo,
CA 92656 USA
Fl-Istati Uniti: +1 800-713-4113
Barra l-Istati Uniti: +1 949-380-6100
Bejgħ: +1 949-380-6136
Fax: +1 949-215-4996
Email: bejgħ.support@microsemi.com
www.microsemi.com

©2021 Microsemi, sussidjarja għal kollox ta' Microchip Technology Inc. Id-drittijiet kollha riżervati. Microsemi u l-logo Microsemi huma trademarks reġistrati ta’ Microsemi Corporation. It-trademarks u l-marki tas-servizz l-oħra kollha huma l-proprjetà tas-sidien rispettivi tagħhom.

Microsemi Proprjetarju DG0703 Reviżjoni 4.0

Dokumenti / Riżorsi

Sejbien u Korrezzjoni ta' Żbalji MICROCHIP fuq Memorja LSRAM RTG4 [pdfGwida għall-Utent DG0703 Demo, Sejbien ta' Żbalji u Korrezzjoni fuq Memorja LSRAM RTG4, Sejbien u Korrezzjoni fuq Memorja LSRAM RTG4, Memorja LSRAM RTG4, Memorja LSRAM

Referenzi

• Manwal għall-Utent