MICROCHIP Error Detection at Correction sa RTG4 LSRAM Memory

Kasaysayan ng Pagbabago

Inilalarawan ng kasaysayan ng rebisyon ang mga pagbabagong ipinatupad sa dokumento. Ang mga pagbabago ay nakalista ayon sa rebisyon, simula sa pinakabagong publikasyon.

Rebisyon 4.0
Ang sumusunod ay isang buod ng mga pagbabagong ginawa sa rebisyong ito.

• Na-update ang dokumento para sa Libero SoC v2021.2.
• Idinagdag ang Appendix 1: Pagprograma ng Device Gamit ang FlashPro Express, pahina 14.
• Idinagdag ang Appendix 2: Pagpapatakbo ng TCL Script, pahina 16.
• Inalis ang mga sanggunian sa mga numero ng bersyon ng Libero.

Rebisyon 3.0
Na-update ang dokumento para sa paglabas ng software ng Libero v11.9 SP1.

Rebisyon 2.0
Na-update ang dokumento para sa paglabas ng software ng Libero v11.8 SP2.

Rebisyon 1.0
Ang unang publikasyon ng dokumentong ito.

Error Detection at Correction sa RTG4 LSRAM Memory

Ang reference na disenyong ito ay naglalarawan sa error detection and correction (EDAC) na mga kakayahan ng RTG4™ FPGA LSRAMs. Sa isang kapaligirang madaling kapitan ng event upset (SEU), ang RAM ay madaling kapitan ng mga lumilipas na error na dulot ng mabibigat na ion. Maaaring matukoy at maitama ang mga error na ito sa pamamagitan ng paggamit ng mga error correction code (ECCs). Ang mga bloke ng RTG4 FPGA RAM ay may built-in na EDAC controllers upang bumuo ng mga error correction code para sa pagwawasto ng 1-bit na error o pag-detect ng 2-bit na error.

Kung may nakitang 1-bit na error, itatama ng EDAC controller ang error bit at itatakda ang error correction flag (SB_CORRECT) sa active high. Kung may nakitang 2-bit na error, itatakda ng EDAC controller ang error detection flag (DB_DETECT) sa active high.
Para sa karagdagang impormasyon tungkol sa RTG4 LSRAM EDAC functionality, sumangguni sa UG0574: RTG4 FPGA Fabric

Gabay sa Gumagamit.
Sa reference na disenyong ito, ang 1-bit na error o 2-bit na error ay ipinakilala sa pamamagitan ng SmartDebug GUI. Ang EDAC ay sinusunod gamit ang isang graphical user interface (GUI), gamit ang UART interface upang ma-access ang LSRAM para sa mga pagbasa/pagsusulat ng data, Libero® System-on-Chip (SoC) SmartDebug (JTAG) ay ginagamit upang mag-inject ng mga error sa LSRAM memory.

Mga Kinakailangan sa Disenyo
Inililista ng talahanayan 1 ang mga kinakailangan sa disenyo ng sanggunian para sa pagpapatakbo ng demo ng RTG4 LSRAM EDAC.

Talahanayan 1 • Mga Kinakailangan sa Disenyo

Software

• Libero SoC
• FlashPro Express
• SmartDebug
• Mag-host ng mga driver ng PC USB sa mga driver ng UART

Tandaan: Libero SmartDesign at configuration screen shot na ipinapakita sa gabay na ito ay para sa layuning paglalarawan lamang.
Buksan ang disenyo ng Libero para makita ang mga pinakabagong update.

Mga kinakailangan
Bago ka magsimula:
I-download at i-install ang Libero SoC (tulad ng ipinahiwatig sa website para sa disenyong ito) sa host PC mula sa sumusunod na lokasyon: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Demo Design
I-download ang disenyo ng demo files mula sa Microsemi website sa: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Ang disenyo ng demo filekasama ang:

• Libero SoC project
• Installer ng GUI
• Programming files
• Readme.txt file
• TCL_Scripts

Ang GUI application sa host PC ay nagbibigay ng mga command sa RTG4 device sa pamamagitan ng USB-UART interface. Ang interface ng UART na ito ay idinisenyo gamit ang CoreUART, na isang logic IP mula sa Libero SoC IP catalog. Ang CoreUART IP sa tela ng RTG4 ay tumatanggap ng mga utos at ipinapadala ang mga ito sa lohika ng command decoder. Ang command decoder logic ay nagde-decode ng read o write command, na isinasagawa gamit ang memory interface logic.

Ang memory interface block ay ginagamit upang basahin/isulat at subaybayan ang mga flag ng error sa LSRAM. Itinatama ng built-in na EDAC ang 1-bit na error habang nagbabasa mula sa LSRAM at nagbibigay ng naitama na data sa user interface ngunit hindi nagsusulat ng naitama na data pabalik sa LSRAM. Ang built-in na LSRAM EDAC ay hindi nagpapatupad ng tampok na pagkayod. Ang disenyo ng demo ay nagpapatupad ng scrub logic, na sinusubaybayan ang 1-bit correction flag at ina-update ang LSRAM gamit ang naitama na data kung may isang bit na error na nangyari.
Ginagamit ang SmartDebug GUI upang mag-inject ng 1-bit o 2-bit na error sa LSRAM data.
Ipinapakita ng Figure 1 ang top-level block diagram ng RTG4 LSRAM EDAC demo design.

Figure 1 • Top-Level Block Diagram

Ang mga sumusunod ay ang mga configuration ng disenyo ng demo:

1. Ang LSRAM ay na-configure para sa ×18 mode at ang EDAC ay pinagana sa pamamagitan ng pagkonekta ng LSRAMs ECC_EN signal sa mataas.
   Tandaan: Ang LSRAM EDAC ay sinusuportahan para lamang sa mga mode na ×18 at ×36.
2. Ang CoreUART IP ay na-configure upang makipag-ugnayan sa host PC application sa isang 115200 baud rate.
3. Ang RTG4FCCCECALIB_C0 ay naka-configure upang i-clock ang CoreUART at iba pang fabric logic sa 80 MHz.

Mga tampok
Ang mga sumusunod ay ang mga tampok na disenyo ng demo:

• Magbasa at sumulat sa LSRAM
• Mag-inject ng 1-bit at 2-bit na error gamit ang SmartDebug
• Ipakita ang mga halaga ng bilang ng error na 1-bit at 2-bit
• Probisyon upang i-clear ang mga halaga ng bilang ng error
• Paganahin o huwag paganahin ang memory scrubbing logic

Paglalarawan
Kasama sa disenyo ng demo na ito ang pagpapatupad ng mga sumusunod na gawain:

• Pagsisimula at pag-access sa LSRAM
  Ang memory interface logic na ipinatupad sa fabric logic ay tumatanggap ng initialization command mula sa GUI at nagpapasimula ng unang 256 na lokasyon ng memorya ng LSRAM gamit ang incremental na data. Nagsasagawa rin ito ng mga operasyon sa pagbasa at pagsulat sa 256 na lokasyon ng memorya ng LSRAM sa pamamagitan ng pagtanggap ng address at data mula sa GUI. Para sa isang read operation, kinukuha ng disenyo ang data mula sa LSRAM at ibinibigay ito sa GUI para ipakita. Ang inaasahan ay ang disenyo ay hindi magbubunsod ng mga error bago gamitin ang SmartDebug.

Tandaan: Ang mga hindi inisyal na lokasyon ng memorya ay maaaring may mga random na halaga, at ang SmartDebug ay maaaring magpakita ng single-bit o double-bit na mga error sa mga lokasyong iyon.

• Pag-iniksyon ng 1-bit o 2-bit na mga error
  Ginagamit ang SmartDebug GUI upang mag-inject ng 1 bit o 2-bit na mga error sa tinukoy na lokasyon ng memorya ng LSRAM. Ang mga sumusunod na operasyon ay ginagawa gamit ang SmartDebug upang mag-inject ng 1-bit at 2-bit na error sa LSRAM:
  • Buksan ang SmartDebug GUI, i-click ang Debug FPGA Array.
  • Pumunta sa tab na Memory Blocks, piliin ang memory instance, at i-right-click ang Add.
  • Upang basahin ang memory block, i-click ang Read Block.
  • Mag-inject ng single-bit o double-bit na error sa anumang lokasyon ng LSRAM na may partikular na lalim.
  • Upang magsulat sa binagong lokasyon, i-click ang Write Block.
    Sa panahon ng LSRAM read and write operation sa pamamagitan ng SmartDebug (JTAG) interface, ang EDAC controller ay na-bypass at hindi kino-compute ang ECC bits para sa write operation sa hakbang e.
• Error sa Pagbilang
  Ang mga 8-bit na counter ay ginagamit upang magbigay ng error count at idinisenyo sa fabric logic para magbilang ng 1-bit o 2-bit na error. Ang lohika ng command decoder ay nagbibigay ng mga halaga ng bilang sa GUI kapag tumatanggap ng mga utos mula sa GUI.

Istraktura ng Clocking
Sa disenyo ng demo na ito, mayroong isang domain ng orasan. Ang panloob na 50 MHz oscillator ay nagtutulak sa RTG4FCCC, na higit na nagtutulak sa RTG4FCCCECALIB_C0. Ang RTG4FCCCECALIB_C0 ay bumubuo ng 80 MHz na orasan na nagbibigay ng mapagkukunan ng orasan sa mga module ng COREUART, cmd_decoder, TPSRAM_ECC, at RAM_RW.
Ipinapakita ng sumusunod na figure ang clocking structure ng demo design.

Figure 2 • Clocking Structure

I-reset ang Structure
Sa demo design na ito, ang reset signal sa COREUART, cmd_decoder, at RAM_RW modules ay ibinibigay sa pamamagitan ng LOCK port ng RTG4FCCCECALIB_C0. Ipinapakita ng sumusunod na figure ang istraktura ng pag-reset ng disenyo ng demo.

Figure 3 • I-reset ang Structure

Pag-set Up ng Demo Design
Inilalarawan ng mga sumusunod na seksyon kung paano i-set up ang RTG4 Development Kit at GUI upang patakbuhin ang disenyo ng demo.

Mga Setting ng Jumper

1. Ikonekta ang mga jumper sa RTG4 Development Kit, tulad ng ipinapakita sa Talahanayan 2.
   Talahanayan 2 • Mga Setting ng Jumper

   Jumper	Pin (Mula kay)	Pin (Kay)	Mga komento
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Default
   J16	2	3	Default
   J32	1	2	Default
   J33	1	3	Default
   	2	4

   Tandaan: Patayin ang switch ng power supply, SW6, habang ikinokonekta ang mga jumper.

2. Ikonekta ang USB cable (mini USB sa Type-A USB cable) sa J47 ng RTG4 Development Kit at ang kabilang dulo ng cable sa USB port ng host PC.
3. Tiyakin na ang USB to UART bridge driver ay awtomatikong nade-detect. Maaari itong ma-verify sa device manager ng host PC.
   Ipinapakita ng Figure 4 ang USB 2.0 serial port properties at ang konektadong COM31 at USB serial converter C.

Figure 4 • USB to UART Bridge Drivers

Tandaan: Kung hindi naka-install ang USB hanggang UART bridge driver, i-download at i-install ang mga driver mula sa www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Ipinapakita ng Figure 5 ang board setup para sa pagpapatakbo ng EDAC demo sa RTG4 Development Kit.

Pagprograma ng Demo Design

1. Ilunsad ang Libero SOC software.
2. Upang i-program ang RTG4 Development Kit kasama ng trabaho file ibinigay bilang bahagi ng disenyo files gamit ang FlashPro Express software, sumangguni sa Appendix 1: Programming ng Device Gamit ang FlashPro Express, pahina 14.
   Tandaan: Kapag ang programming ay tapos na sa trabaho file sa pamamagitan ng FlashPro Express software, magpatuloy sa EDAC Demo GUI, pahina 9. Kung hindi, magpatuloy sa susunod na hakbang.
3. Sa daloy ng disenyo ng Libero, i-click ang pagkilos ng Run Program.
4. Kapag kumpleto na ang Programming, lilitaw ang berdeng tik sa harap ng 'Run Program action' na nagpapahiwatig ng matagumpay na programming ng demo design.

EDAC Demo GUI
Ang EDAC demo ay binibigyan ng user-friendly na GUI, tulad ng ipinapakita sa Figure 7, na tumatakbo sa host PC, na nakikipag-ugnayan sa RTG4 Development Kit. Ginagamit ang UART bilang pinagbabatayan na protocol ng komunikasyon sa pagitan ng host PC at RTG4 Development Kit.

Ang GUI ay naglalaman ng mga sumusunod na seksyon:

1. Pagpili ng COM port upang maitatag ang koneksyon ng UART sa RTG4 FPGA na may 115200 baud rate.
2. LSRAM Memory Write: Upang isulat ang 8-bit na data sa tinukoy na LSRAM memory address.
3. Memory Scrubbing: Upang paganahin o huwag paganahin ang scrubbing logic.
4. LSRAM Memory Read: Upang basahin ang 8-bit na data mula sa tinukoy na LSRAM memory address.
5. Bilang ng Error: Ipinapakita ang bilang ng error at nagbibigay ng opsyon upang i-clear ang counter value sa zero.
6. 1-bit na Error Count: Nagpapakita ng 1-bit na bilang ng error at nagbibigay ng opsyon upang i-clear ang counter value sa zero.
7. 2-bit na Error Count: Nagpapakita ng 2-bit na bilang ng error at nagbibigay ng opsyon upang i-clear ang counter value sa zero.
8. Data ng Log: Nagbibigay ng impormasyon sa katayuan para sa bawat operasyong isinagawa gamit ang GUI.

Pagpapatakbo ng Demo
Ang mga sumusunod na hakbang ay naglalarawan kung paano patakbuhin ang demo:

1. Pumunta sa \v1.2.2\v1.2.2\Exe at i-double click ang EDAC_GUI.exe gaya ng ipinapakita sa Figure 8.
2. Piliin ang COM31 port mula sa listahan at i-click ang Connect.

Single bit error injection at pagwawasto

1. Sa ibinigay na disenyo ng Libero, i-double click ang SmartDebug Design sa daloy ng disenyo.
2. Sa SmartDebug GUI, i-click ang Debug FPGA Array.
3. Sa window ng Debug FPGA Array, pumunta sa tab na Memory Blocks. Ipapakita nito ang LSRAM block sa disenyo na may lohikal at pisikal view. Ang mga lohikal na bloke ay ipinapakita gamit ang isang L icon, at ang mga pisikal na bloke ay ipinapakita na may isang P icon.
4. Piliin ang pisikal na halimbawa ng block at i-right-click ang Magdagdag.
5. Upang basahin ang memory block, i-click ang Read Block.
6. Mag-inject ng 1 bit na error sa 8 bit na data sa anumang lokasyon ng LSRAM hanggang sa lalim na 256, tulad ng ipinapakita sa sumusunod na figure kung saan ang 1 bit na error ay na-injected sa ika-0 na lokasyon ng LSRAM.
7. I-click ang Write Block upang maisulat ang binagong data sa nilalayong lokasyon.
8. Pumunta sa EDAC GUI at ilagay ang Address field sa LSRAM Memory Read na seksyon at i-click ang Read, tulad ng ipinapakita sa sumusunod na figure.
9. Obserbahan ang 1 Bit Error Count at Read Data fields sa GUI. Ang halaga ng bilang ng error ay tumataas ng 1.
   Ipinapakita ng field ng Read Data ang tamang data habang itinatama ng EDAC ang error bit.

Tandaan: Kung ang memory scrubbing ay hindi pinagana, ang bilang ng error ay nadaragdagan para sa bawat pagbabasa mula sa parehong LSRAM address dahil ito ay nagiging sanhi ng 1-bit na error.

Double bit error injection at Detection

1. Gawin ang hakbang 1 hanggang hakbang 5 gaya ng ibinigay sa Single bit error injection at correction, pahina 10.
2. Mag-inject ng 2-bit na error sa 8-bit na data sa anumang lokasyon ng LSRAM hanggang sa lalim na 256, tulad ng ipinapakita sa sumusunod na figure kung saan ang 2-bit na error ay na-inject sa lokasyon na 'A' ng LSRAM.
3. I-click ang Write Block upang isulat ang binagong data sa nilalayong lokasyon.
4. Pumunta sa EDAC GUI at ilagay ang Address field sa LSRAM Memory Read na seksyon at i-click ang Read, tulad ng ipinapakita sa sumusunod na figure.
5. Obserbahan ang 2-bit Error Count at Read Data fields sa GUI. Ang halaga ng bilang ng error ay tumataas ng 1.
   Ipinapakita ng field ng Read Data ang sirang data.

Ang lahat ng mga aksyon na ginawa sa RTG4 ay naka-log sa seksyon ng Serial Console ng GUI.

Konklusyon
Itinatampok ng demo na ito ang mga kakayahan ng EDAC ng mga alaala ng RTG4 LSRAM. Ang 1-bit na error o 2-bit na error ay ipinakilala sa pamamagitan ng SmartDebug GUI. Ang 1-bit na pagwawasto ng error at 2-bit na pagtukoy ng error ay sinusunod gamit ang isang EDAC GUI.

Pagprograma ng Device Gamit ang FlashPro Express

Inilalarawan ng seksyong ito kung paano i-program ang RTG4 device gamit ang programming job file gamit ang FlashPro Express.

Upang i-program ang device, gawin ang mga sumusunod na hakbang:

1. Tiyakin na ang mga setting ng jumper sa board ay pareho sa mga nakalista sa Talahanayan 3 ng UG0617:
   Gabay sa Gumagamit ng RTG4 Development Kit.
2. Opsyonal, maaaring itakda ang jumper J32 upang ikonekta ang mga pin 2-3 kapag gumagamit ng external na FlashPro4, FlashPro5, o FlashPro6 programmer sa halip na ang default na setting ng jumper upang magamit ang naka-embed na FlashPro5.
   Tandaan: Ang switch ng power supply, SW6 ay dapat na naka-OFF habang ginagawa ang mga koneksyon ng jumper.
3. Ikonekta ang power supply cable sa J9 connector sa board.
4. I-ON ang power supply switch SW6.
5. Kung ginagamit ang naka-embed na FlashPro5, ikonekta ang USB cable sa connector na J47 at sa host PC.
   Bilang kahalili, kung gumagamit ng panlabas na programmer, ikonekta ang ribbon cable sa JTAG header J22 at ikonekta ang programmer sa host PC.
6. Sa host PC, ilunsad ang FlashPro Express software.
7. I-click ang Bago o piliin ang Bagong Proyekto ng Trabaho mula sa FlashPro Express Job mula sa menu ng Proyekto upang lumikha ng bagong proyekto ng trabaho, tulad ng ipinapakita sa sumusunod na figure.
8. Ilagay ang sumusunod sa New Job Project mula sa FlashPro Express Job dialog box:
   • Trabaho sa programming file: I-click ang Mag-browse, at mag-navigate sa lokasyon kung saan ang .job file ay matatagpuan at piliin ang file. Ang default na lokasyon ay: \rtg4_dg0703_df\Programming_Job
   • Lokasyon ng proyekto ng trabaho sa FlashPro Express: I-click ang Mag-browse at mag-navigate sa gustong lokasyon ng proyekto ng FlashPro Express.
9. I-click ang OK. Ang kinakailangang programming file ay napili at handa nang i-program sa device.
10. Lilitaw ang window ng FlashPro Express, kumpirmahin na lumilitaw ang isang numero ng programmer sa field ng Programmer. Kung hindi, kumpirmahin ang mga koneksyon sa board at i-click ang Refresh/Rescan Programmer.
11. I-click ang RUN. Kapag matagumpay na na-program ang device, ang isang RUN PASSED status ay ipapakita tulad ng ipinapakita sa sumusunod na figure.
12. Isara ang FlashPro Express o i-click ang Exit sa tab na Project.

Pagpapatakbo ng TCL Script

Ang mga script ng TCL ay ibinigay sa disenyo files folder sa ilalim ng direktoryo na TCL_Scripts. Kung kinakailangan, ang disenyo
ang daloy ay maaaring kopyahin mula sa Pagpapatupad ng Disenyo hanggang sa pagbuo ng trabaho file.

Upang patakbuhin ang TCL, sundin ang mga hakbang sa ibaba:

1. Ilunsad ang Libero software
2. Piliin ang Project > Execute Script….
3. I-click ang Mag-browse at piliin ang script.tcl mula sa na-download na direktoryo ng TCL_Scripts.
4. I-click ang Run.

Pagkatapos ng matagumpay na pagpapatupad ng script ng TCL, ang proyekto ng Libero ay nilikha sa loob ng direktoryo ng TCL_Scripts.
Para sa higit pang impormasyon tungkol sa mga TCL script, sumangguni sa rtg4_dg0703_df/TCL_Scripts/readme.txt.
Sumangguni sa Libero® SoC TCL Command Reference Guide para sa higit pang mga detalye sa mga TCL command. Makipag-ugnayan sa Teknikal na Suporta para sa anumang mga query na nakatagpo kapag pinapatakbo ang TCL script.

Walang garantiya, representasyon, o garantiya ang Microsemi hinggil sa impormasyong nakapaloob dito o sa pagiging angkop ng mga produkto at serbisyo nito para sa anumang partikular na layunin, at hindi rin inaako ng Microsemi ang anumang pananagutan na magmumula sa aplikasyon o paggamit ng anumang produkto o circuit. Ang mga produktong ibinebenta sa ilalim nito at anumang iba pang produkto na ibinebenta ng Microsemi ay napapailalim sa limitadong pagsubok at hindi dapat gamitin kasabay ng mga kagamitan o application na kritikal sa misyon. Ang anumang mga detalye ng pagganap ay pinaniniwalaan na maaasahan ngunit hindi na-verify, at ang Mamimili ay dapat magsagawa at kumpletuhin ang lahat ng pagganap at iba pang pagsubok ng mga produkto, nang mag-isa at kasama, o naka-install sa, anumang mga end-product. Ang mamimili ay hindi dapat umasa sa anumang data at mga detalye ng pagganap o mga parameter na ibinigay ng Microsemi. Responsibilidad ng Mamimili na independyenteng tukuyin ang pagiging angkop ng anumang produkto at subukan at i-verify ang pareho. Ang impormasyong ibinigay ng Microsemi sa ilalim nito ay ibinibigay "kung saan, nasaan" at kasama ang lahat ng mga pagkakamali, at ang buong panganib na nauugnay sa naturang impormasyon ay ganap na nasa Mamimili. Ang Microsemi ay hindi nagbibigay, tahasan o tahasan, sa sinumang partido ng anumang mga karapatan sa patent, lisensya, o anumang iba pang mga karapatan sa IP, kung tungkol sa naturang impormasyon mismo o anumang inilarawan ng naturang impormasyon. Ang impormasyong ibinigay sa dokumentong ito ay pagmamay-ari ng Microsemi, at ang Microsemi ay may karapatang gumawa ng anumang mga pagbabago sa impormasyon sa dokumentong ito o sa anumang mga produkto at serbisyo anumang oras nang walang abiso.

Tungkol sa Microsemi Microsemi, isang buong pagmamay-ari na subsidiary ng Microchip Technology Inc. (Nasdaq: MCHP), ay nag-aalok ng komprehensibong portfolio ng semiconductor at mga solusyon sa system para sa aerospace at depensa, komunikasyon, data center at industriyal na merkado. Kasama sa mga produkto ang high-performance at radiation-hardened analog mixed-signal integrated circuits, FPGAs, SoCs at ASICs; mga produkto ng pamamahala ng kapangyarihan; timing at synchronization na mga aparato at tumpak na mga solusyon sa oras, na nagtatakda ng pamantayan ng mundo para sa oras; mga aparato sa pagproseso ng boses; Mga solusyon sa RF; hiwalay na mga bahagi; enterprise storage at mga solusyon sa komunikasyon, mga teknolohiya sa seguridad at scalable anti-tampmga produkto; Mga solusyon sa Ethernet; Mga Power-over-Ethernet IC at midspan; pati na rin ang mga custom na kakayahan at serbisyo sa disenyo. Matuto pa sa www.microsemi.com.

Microsemi Headquarters
Isang Enterprise, Aliso Viejo,
CA 92656 USA
Sa loob ng USA: +1 800-713-4113
Sa labas ng USA: +1 949-380-6100
Benta: +1 949-380-6136
Fax: +1 949-215-4996
Email: benta.support@microsemi.com
www.microsemi.com

©2021 Microsemi, isang ganap na pagmamay-ari na subsidiary ng Microchip Technology Inc. All rights reserved. Ang Microsemi at ang Microsemi logo ay mga rehistradong trademark ng Microsemi Corporation. Ang lahat ng iba pang mga trademark at mga marka ng serbisyo ay pag-aari ng kani-kanilang mga may-ari.

Microsemi Proprietary DG0703 Revision 4.0

Mga Dokumento / Mga Mapagkukunan

MICROCHIP Error Detection at Correction sa RTG4 LSRAM Memory [pdf] Gabay sa Gumagamit DG0703 Demo, Error Detection at Correction sa RTG4 LSRAM Memory, Detection at Correction sa RTG4 LSRAM Memory, RTG4 LSRAM Memory, LSRAM Memory

Mga sanggunian

• User Manual