Zbulimi dhe korrigjimi i gabimit në MICROCHIP në memorien RTG4 LSRAM

Historia e rishikimit

Historia e rishikimit përshkruan ndryshimet që janë zbatuar në dokument. Ndryshimet renditen me rishikim, duke filluar nga publikimi më aktual.

Rishikimi 4.0
Më poshtë është një përmbledhje e ndryshimeve të bëra në këtë rishikim.

• U përditësua dokumenti për Libero SoC v2021.2.
• Shtojca 1 e shtuar: Programimi i pajisjes duke përdorur FlashPro Express, faqe 14.
• Shtojca 2 e shtuar: Ekzekutimi i skriptit TCL, faqe 16.
• U hoqën referencat për numrat e versionit Libero.

Rishikimi 3.0
U përditësua dokumenti për lëshimin e softuerit Libero v11.9 SP1.

Rishikimi 2.0
U përditësua dokumenti për lëshimin e softuerit Libero v11.8 SP2.

Rishikimi 1.0
Publikimi i parë i këtij dokumenti.

Zbulimi dhe korrigjimi i gabimeve në memorien RTG4 LSRAM

Ky dizajn referencë përshkruan aftësitë e zbulimit dhe korrigjimit të gabimeve (EDAC) të LSRAM-ve RTG4™ FPGA. Në një mjedis të ndjeshëm ndaj një ngjarje të vetme (SEU), RAM është i prirur ndaj gabimeve kalimtare të shkaktuara nga jonet e rënda. Këto gabime mund të zbulohen dhe korrigjohen duke përdorur kodet e korrigjimit të gabimeve (ECC). Blloqet RAM RTG4 FPGA kanë kontrollues të integruar EDAC për të gjeneruar kodet e korrigjimit të gabimeve për korrigjimin e një gabimi 1-bit ose zbulimin e një gabimi 2-bit.

Nëse zbulohet një gabim 1-bit, kontrolluesi EDAC korrigjon bitin e gabimit dhe vendos flamurin e korrigjimit të gabimit (SB_CORRECT) në aktiv të lartë. Nëse zbulohet një gabim 2-bit, kontrolluesi EDAC vendos flamurin e zbulimit të gabimit (DB_DETECT) në aktiv të lartë.
Për më shumë informacion rreth funksionalitetit RTG4 LSRAM EDAC, referojuni UG0574: RTG4 FPGA Fabric

Udhëzues përdorimi.
Në këtë dizajn referencë, gabimi 1-bit ose gabimi 2-bit prezantohet përmes SmartDebug GUI. EDAC vërehet duke përdorur një ndërfaqe grafike të përdoruesit (GUI), duke përdorur ndërfaqen UART për të hyrë në LSRAM për leximin/shkrimin e të dhënave, Libero® System-on-Chip (SoC) SmartDebug (JTAG) përdoret për të injektuar gabimet në memorien LSRAM.

Kërkesat e projektimit
Tabela 1 liston kërkesat e dizajnit të referencës për ekzekutimin e demonstrimit RTG4 LSRAM EDAC.

Tabela 1 • Kërkesat e projektimit

Software

• Libero SoC
• FlashPro Express
• SmartDebug
• Drejtuesit e kompjuterit pritës Drejtues USB në UART

Shënim: Pamjet e ekranit të Libero SmartDesign dhe të konfigurimit të paraqitura në këtë udhëzues janë vetëm për qëllim ilustrimi.
Hapni modelin Libero për të parë përditësimet më të fundit.

Parakushtet
Para se të filloni:
Shkarkoni dhe instaloni Libero SoC (siç tregohet në webfaqe për këtë dizajn) në kompjuterin pritës nga lokacioni i mëposhtëm: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Demo Design
Shkarkoni modelin demo files nga Microsemi webfaqe në: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Dizajni demo files përfshijnë:

• Projekti Libero SoC
• Instaluesi i GUI
• Programimi files
• Readme.txt file
• TCL_Scripts

Aplikacioni GUI në kompjuterin pritës lëshon komanda në pajisjen RTG4 përmes ndërfaqes USB-UART. Kjo ndërfaqe UART është projektuar me CoreUART, e cila është një IP logjike nga katalogu IP Libero SoC. IP CoreUART në strukturën RTG4 merr komanda dhe i transmeton ato në logjikën e dekoderit të komandës. Logjika e dekoderit të komandës dekodon komandën e leximit ose të shkrimit, e cila ekzekutohet duke përdorur logjikën e ndërfaqes së memories.

Blloku i ndërfaqes së kujtesës përdoret për të lexuar/shkruar dhe monitoruar flamujt e gabimeve LSRAM. EDAC i integruar korrigjon gabimin 1-bit gjatë leximit nga LSRAM dhe siguron të dhëna të korrigjuara në ndërfaqen e përdoruesit, por nuk i shkruan të dhënat e korrigjuara përsëri në LSRAM. LSRAM EDAC i integruar nuk zbaton një veçori pastrimi. Dizajni demo zbaton logjikën e pastrimit, e cila monitoron flamurin e korrigjimit 1-bit dhe përditëson LSRAM me të dhënat e korrigjuara nëse ndodh një gabim i vetëm bit.
SmartDebug GUI përdoret për të injektuar gabim 1-bit ose 2-bit në të dhënat LSRAM.
Figura 1 tregon bllok diagramin e nivelit të lartë të modelit demo të RTG4 LSRAM EDAC.

Figura 1 • Diagrami i bllokut të nivelit të lartë

Më poshtë janë konfigurimet e dizajnit demo:

1. LSRAM është konfiguruar për modalitetin ×18 dhe EDAC aktivizohet duke lidhur sinjalin ECC_EN LSRAM me të lartë.
   Shënim: LSRAM EDAC mbështetet vetëm për modalitetet ×18 dhe ×36.
2. IP CoreUART është konfiguruar për të komunikuar me aplikacionin e kompjuterit pritës me një shpejtësi baud 115200.
3. RTG4FCCCECALIB_C0 është konfiguruar që të frekuentojë CoreUART dhe logjikën e pëlhurës tjetër në 80 MHz.

Veçoritë
Më poshtë janë tiparet e dizajnit demo:

• Lexoni dhe shkruani në LSRAM
• Injektoni gabimin 1-bit dhe 2-bit duke përdorur SmartDebug
• Shfaq vlerat e numërimit të gabimeve 1-bit dhe 2-bit
• Dispozitë për të pastruar vlerat e numërimit të gabimeve
• Aktivizoni ose çaktivizoni logjikën e pastrimit të kujtesës

Përshkrimi
Ky dizajn demo përfshin zbatimin e detyrave të mëposhtme:

• Inicializimi dhe qasja në LSRAM
  Logjika e ndërfaqes së kujtesës e zbatuar në logjikën e strukturës merr komandën e inicializimit nga GUI dhe inicializon 256 vendndodhjet e para të memories të LSRAM me të dhënat shtesë. Ai gjithashtu kryen operacionet e leximit dhe shkrimit në 256 vendndodhjet e memories së LSRAM duke marrë adresën dhe të dhënat nga GUI. Për një operacion leximi, dizajni merr të dhënat nga LSRAM dhe ia ofron ato GUI-së për shfaqje. Pritet që dizajni të mos shkaktojë gabime përpara përdorimit të SmartDebug.

Shënim: Vendndodhjet e painitializuara të memories mund të kenë vlera të rastësishme dhe SmartDebug mund të shfaqë gabime me një ose dy bit në ato vendndodhje.

• Injektimi i gabimeve 1-bit ose 2-bit
  SmartDebug GUI përdoret për të injektuar gabimet 1 bit ose 2-bit në vendndodhjen e specifikuar të memories së LSRAM. Veprimet e mëposhtme kryhen duke përdorur SmartDebug për të injektuar gabime 1-bit dhe 2-bit në LSRAM:
  • Hapni SmartDebug GUI, klikoni Debug FPGA Array.
  • Shkoni te skeda Memory Blocks, zgjidhni shembullin e kujtesës dhe kliko me të djathtën Shto.
  • Për të lexuar bllokun e kujtesës, klikoni Read Block.
  • Injektoni gabim një-bit ose dy-bit në çdo vendndodhje të LSRAM të një thellësie të caktuar.
  • Për të shkruar në vendndodhjen e modifikuar, klikoni "Write Block".
    Gjatë funksionimit të leximit dhe shkrimit LSRAM përmes SmartDebug (JTAG) ndërfaqja, kontrolluesi EDAC anashkalohet dhe nuk llogarit bitet ECC për operacionin e shkrimit në hapin e.
• Numërimi i gabimeve
  Numëruesit 8-bit përdoren për të siguruar një numërim gabimesh dhe është projektuar në logjikën e strukturës për të numëruar gabimet 1-bit ose 2-bit. Logjika e dekoderit të komandës jep vlerat e numërimit në GUI kur merr komanda nga GUI.

Struktura e orës
Në këtë dizajn demo, ekziston një domen i orës. Oscilatori i brendshëm 50 MHz drejton RTG4FCCC, i cili drejton më tej RTG4FCCCECALIB_C0. RTG4FCCCECALIB_C0 gjeneron një orë 80 MHz që siguron një burim ore për modulet COREUART, cmd_dekoder, TPSRAM_ECC dhe RAM_RW.
Figura e mëposhtme tregon strukturën e orës së modelit demo.

Figura 2 • Struktura e orës

Rivendos strukturën
Në këtë model demo, sinjali i rivendosjes në modulet COREUART, cmd_dekoder dhe RAM_RW sigurohet përmes portës LOCK të RTG4FCCCECALIB_C0. Figura e mëposhtme tregon strukturën e rivendosjes së modelit demo.

Figura 3 • Rivendosja e strukturës

Vendosja e dizajnit demonstrues
Seksionet e mëposhtme përshkruajnë se si të konfiguroni RTG4 Development Kit dhe GUI për të ekzekutuar modelin demo.

Cilësimet e kërcyesit

1. Lidhni kërcyesit në Kompletin e Zhvillimit RTG4, siç tregohet në Tabelën 2.
   Tabela 2 • Cilësimet e kërcyesit

   kërcyes	Gozhdë (nga)	Gozhdoni (për)	Komentet
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	E paracaktuar
   J16	2	3	E paracaktuar
   J32	1	2	E paracaktuar
   J33	1	3	E paracaktuar
   	2	4

   Shënim: Fikni çelësin e furnizimit me energji, SW6, ndërsa lidhni kërcyesit.

2. Lidheni kabllon USB (mini USB në kabllo USB të tipit A) me J47 të Kompletit të Zhvillimit RTG4 dhe skajin tjetër të kabllit me portën USB të kompjuterit pritës.
3. Sigurohuni që drejtuesit e urës USB në UART të zbulohen automatikisht. Kjo mund të verifikohet në menaxherin e pajisjes së kompjuterit pritës.
   Figura 4 tregon vetitë e portës serike USB 2.0 dhe konvertuesin serial COM31 dhe USB të lidhur C.

Figura 4 • Drejtuesit e urës USB në UART

Shënim: Nëse drejtuesit e urës USB në UART nuk janë të instaluar, shkarkoni dhe instaloni drejtuesit nga www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Figura 5 tregon konfigurimin e tabelës për ekzekutimin e demonstrimit EDAC në Kompletin e Zhvillimit RTG4.

Programimi i Dizajnit Demo

1. Hapni softuerin Libero SOC.
2. Për të programuar Kompletin e Zhvillimit RTG4 me punën file dhënë si pjesë e dizajnit files duke përdorur softuerin FlashPro Express, referojuni Shtojcës 1: Programimi i pajisjes duke përdorur FlashPro Express, faqe 14.
   Shënim: Pasi programimi të ketë përfunduar me punën file përmes softuerit FlashPro Express, vazhdoni te EDAC Demo GUI, faqe 9. Përndryshe, vazhdoni në hapin tjetër.
3. Në rrjedhën e dizajnit Libero, kliko veprimin e "Run Program".
4. Pasi të përfundojë programimi, tik-takja jeshile shfaqet përpara "Veprimi i programit të ekzekutuar" që tregon programimin e suksesshëm të modelit demo.

EDAC Demo GUI
Demonstrimi EDAC pajiset me një GUI miqësore për përdoruesit, siç tregohet në Figurën 7, që funksionon në kompjuterin pritës, i cili komunikon me RTG4 Development Kit. UART përdoret si protokolli themelor i komunikimit midis kompjuterit pritës dhe Kompletit të Zhvillimit RTG4.

GUI përmban seksionet e mëposhtme:

1. Zgjedhja e portit COM për të vendosur lidhjen UART me RTG4 FPGA me shpejtësinë 115200 baud.
2. LSRAM Memory Write: Për të shkruar të dhënat 8-bit në adresën e specifikuar të memories LSRAM.
3. Memory Scrubbing: Për të aktivizuar ose çaktivizuar logjikën e pastrimit.
4. LSRAM Memory Read: Për të lexuar të dhënat 8-bit nga adresa e specifikuar e memories LSRAM.
5. Error Count: Shfaq numrin e gabimeve dhe ofron një opsion për të pastruar vlerën e numëruesit në zero.
6. Numri i gabimeve 1-bit: Shfaq numrin e gabimeve 1-bit dhe ofron një opsion për të pastruar vlerën e numëruesit në zero.
7. Numri i gabimeve 2-bit: Shfaq numrin e gabimeve 2-bit dhe ofron një opsion për të pastruar vlerën e numëruesit në zero.
8. Të dhënat e regjistrit: Ofron informacionin e statusit për çdo operacion të kryer duke përdorur GUI.

Drejtimi i demonstrimit
Hapat e mëposhtëm përshkruajnë se si të ekzekutoni demonstrimin:

1. Shkoni në \v1.2.2\v1.2.2\Exe dhe klikoni dy herë EDAC_GUI.exe siç tregohet në Figurën 8.
2. Zgjidhni portën COM31 nga lista dhe klikoni Lidhu.

Injektimi dhe korrigjimi i gabimit me një bit

1. Në dizajnin e dhënë Libero, klikoni dy herë në Dizajnin SmartDebug në rrjedhën e dizajnit.
2. Në GUI SmartDebug, klikoni Debug FPGA Array.
3. Në dritaren Debug FPGA Array, shkoni te skeda Memory Blocks. Ajo do të tregojë bllokun LSRAM në dizajn me një logjik dhe fizik view. Blloqet logjike tregohen me një ikonë L dhe blloqet fizike shfaqen me një ikonë P.
4. Zgjidhni shembullin e bllokut fizik dhe kliko me të djathtën Shto.
5. Për të lexuar bllokun e kujtesës, klikoni Read Block.
6. Injektoni gabim 1 bit në të dhënat 8 bit në çdo vendndodhje të LSRAM deri në thellësinë 256, siç tregohet në figurën e mëposhtme ku gabimi 1 bit është injektuar në vendndodhjen e 0-të të LSRAM.
7. Klikoni "Write Block" në mënyrë që të shkruani të dhënat e modifikuara në vendndodhjen e synuar.
8. Shkoni te EDAC GUI dhe futni fushën Adresa në seksionin LSRAM Memory Read dhe klikoni Read, siç tregohet në figurën e mëposhtme.
9. Vëzhgoni fushat e numërimit të gabimeve 1 bit dhe lexoni të dhënat në GUI. Vlera e numërimit të gabimeve rritet me 1.
   Fusha Read Data shfaq të dhënat e sakta ndërsa EDAC korrigjon bitin e gabimit.

Shënim: Nëse pastrimi i memories nuk është i aktivizuar, atëherë numri i gabimeve rritet për çdo lexim nga e njëjta adresë LSRAM pasi shkakton gabimin 1-bit.

Injeksion dhe zbulim i gabimit të dyfishtë

1. Kryeni hapin 1 deri në hapin 5 siç është dhënë në Injektimin dhe korrigjimin e gabimit me një bit, faqe 10.
2. Injektoni gabimin 2-bit në të dhënat 8-bit në çdo vendndodhje të LSRAM deri në thellësinë 256, siç tregohet në figurën e mëposhtme ku gabimi 2-bit është injektuar në vendndodhjen 'A' të LSRAM.
3. Klikoni "Write Block" për të shkruar të dhënat e modifikuara në vendndodhjen e synuar.
4. Shkoni te EDAC GUI dhe futni fushën Adresa në seksionin LSRAM Memory Read dhe klikoni Read, siç tregohet në figurën e mëposhtme.
5. Vëzhgoni fushat e numërimit të gabimeve 2-bit dhe lexoni të dhënat në GUI. Vlera e numërimit të gabimeve rritet me 1.
   Fusha Read Data shfaq të dhënat e dëmtuara.

Të gjitha veprimet e kryera në RTG4 regjistrohen në seksionin Serial Console të GUI.

konkluzioni
Kjo demonstrim nxjerr në pah aftësitë EDAC të memories RTG4 LSRAM. Gabimi 1-bit ose gabimi 2-bit futen përmes SmartDebug GUI. Korrigjimi i gabimit 1-bit dhe zbulimi i gabimit 2-bit vërehen duke përdorur një GUI EDAC.

Programimi i pajisjes duke përdorur FlashPro Express

Ky seksion përshkruan se si të programoni pajisjen RTG4 me punën e programimit file duke përdorur FlashPro Express.

Për të programuar pajisjen, kryeni hapat e mëposhtëm:

1. Sigurohuni që cilësimet e kërcyesit në tabelë janë të njëjta me ato të renditura në Tabelën 3 të UG0617:
   Udhëzuesi i përdorimit të Kit për Zhvillimin RTG4.
2. Opsionale, jumper J32 mund të vendoset për të lidhur kunjat 2-3 kur përdorni një programues të jashtëm FlashPro4, FlashPro5 ose FlashPro6 në vend të cilësimit të parazgjedhur të kërcyesit për të përdorur FlashPro5 të integruar.
   Shënim: Çelësi i furnizimit me energji elektrike, SW6 duhet të fiket gjatë kryerjes së lidhjeve të kërcyesit.
3. Lidhni kabllon e furnizimit me energji elektrike me lidhësin J9 në tabelë.
4. Ndezni çelësin e furnizimit me energji elektrike SW6.
5. Nëse përdorni FlashPro5 të integruar, lidhni kabllon USB me lidhësin J47 dhe kompjuterin pritës.
   Përndryshe, nëse përdorni një programues të jashtëm, lidhni kabllon e shiritit me JTAG header J22 dhe lidhni programuesin me kompjuterin pritës.
6. Në kompjuterin pritës, hapni softuerin FlashPro Express.
7. Klikoni New ose zgjidhni New Job Project nga FlashPro Express Job nga menyja Project për të krijuar një projekt të ri pune, siç tregohet në figurën e mëposhtme.
8. Futni sa vijon në kutinë e dialogut të Punës së Re nga FlashPro Express:
   • Punë programimi file: Klikoni Shfleto dhe lundroni në vendndodhjen ku është puna file ndodhet dhe zgjidhni file. Vendndodhja e paracaktuar është: \rtg4_dg0703_df\Programming_Job
   • Vendndodhja e projektit të punës FlashPro Express: Klikoni Shfleto dhe lundroni në vendndodhjen e dëshiruar të projektit FlashPro Express.
9. Klikoni OK. Programimi i kërkuar file është zgjedhur dhe gati për t'u programuar në pajisje.
10. Do të shfaqet dritarja FlashPro Express, konfirmoni që një numër programuesi shfaqet në fushën Programues. Nëse jo, konfirmoni lidhjet e bordit dhe klikoni Rifresko/Riskan programuesit.
11. Klikoni RUN. Kur pajisja programohet me sukses, shfaqet një status RUN PASSED siç tregohet në figurën e mëposhtme.
12. Mbyllni FlashPro Express ose klikoni Exit në skedën Project.

Ekzekutimi i skriptit TCL

Skriptet TCL janë dhënë në dizajn files dosje nën direktorinë TCL_Scripts. Nëse kërkohet, dizajni
rrjedha mund të riprodhohet nga zbatimi i projektimit deri në gjenerimin e punës file.

Për të ekzekutuar TCL, ndiqni hapat e mëposhtëm:

1. Hapni softuerin Libero
2. Zgjidhni Projekt > Ekzekutoni skriptin….
3. Klikoni Shfleto dhe zgjidhni script.tcl nga direktoria e shkarkuar TCL_Scripts.
4. Klikoni Run.

Pas ekzekutimit të suksesshëm të skriptit TCL, projekti Libero krijohet brenda drejtorisë TCL_Scripts.
Për më shumë informacion rreth skripteve TCL, referojuni rtg4_dg0703_df/TCL_Scripts/readme.txt.
Referojuni Libero® SoC Command TCL Guide Reference për më shumë detaje mbi komandat TCL. Kontaktoni mbështetjen teknike për çdo pyetje që haset gjatë ekzekutimit të skriptit TCL.

Microsemi nuk jep asnjë garanci, përfaqësim ose garanci në lidhje me informacionin e përfshirë këtu ose përshtatshmërinë e produkteve dhe shërbimeve të saj për ndonjë qëllim të veçantë, dhe as Microsemi nuk merr përsipër ndonjë përgjegjësi që lind nga aplikimi ose përdorimi i ndonjë produkti ose qarku. Produktet e shitura më poshtë dhe çdo produkt tjetër i shitur nga Microsemi i janë nënshtruar testimit të kufizuar dhe nuk duhet të përdoren në lidhje me pajisjet ose aplikacionet kritike për misionin. Çdo specifikim i performancës besohet të jetë i besueshëm, por nuk verifikohet, dhe Blerësi duhet të kryejë dhe të kryejë të gjitha testimet e performancës dhe të tjera të produkteve, vetëm dhe së bashku me, ose të instaluar në, çdo produkt përfundimtar. Blerësi nuk do të mbështetet në asnjë të dhënë dhe specifikim të performancës ose parametër të ofruar nga Microsemi. Është përgjegjësi e blerësit të përcaktojë në mënyrë të pavarur përshtatshmërinë e çdo produkti dhe të testojë dhe verifikojë të njëjtën gjë. Informacioni i dhënë nga Microsemi më poshtë jepet "siç është, ku është" dhe me të gjitha gabimet, dhe i gjithë rreziku që lidhet me një informacion të tillë është tërësisht tek Blerësi. Microsemi nuk i jep, në mënyrë eksplicite ose të nënkuptuar, asnjë pale asnjë të drejtë patente, licencë ose ndonjë të drejtë tjetër të IP, qoftë në lidhje me vetë informacionin e tillë apo çdo gjë të përshkruar nga ky informacion. Informacioni i dhënë në këtë dokument është në pronësi të Microsemi dhe Microsemi rezervon të drejtën të bëjë çdo ndryshim në informacionin në këtë dokument ose në çdo produkt dhe shërbim në çdo kohë pa paralajmërim.

Rreth Microsemi Microsemi, një degë në pronësi të plotë të Microchip Technology Inc. (Nasdaq: MCHP), ofron një portofol gjithëpërfshirës të zgjidhjeve gjysmëpërçuese dhe të sistemit për hapësirën ajrore dhe mbrojtjen, komunikimet, qendrat e të dhënave dhe tregjet industriale. Produktet përfshijnë qarqe të integruara analoge me sinjal të përzier me performancë të lartë dhe të ngurtësuar nga rrezatimi, FPGA, SoC dhe ASIC; produkte të menaxhimit të energjisë; pajisjet e kohës dhe sinkronizimit dhe zgjidhjet e sakta kohore, duke vendosur standardet botërore për kohën; pajisje për përpunimin e zërit; Zgjidhje RF; komponente diskrete; zgjidhje për ruajtjen dhe komunikimin e ndërmarrjeve, teknologjitë e sigurisë dhe anti-t të shkallëzuaramper produkte; zgjidhje Ethernet; IC-të dhe hapjet e mesit me fuqi mbi Ethernet; si dhe aftësitë dhe shërbimet e dizajnit me porosi. Mësoni më shumë në www.microsemi.com.

Shtabi Microsemi
One Enterprise, Aliso Viejo,
CA 92656 SHBA
Brenda SHBA: +1 800-713-4113
Jashtë SHBA: +1 949-380-6100
Shitjet: +1 949-380-6136
Faks: +1 949-215-4996
Email: shitje.support@microsemi.com
www.microsemi.com

©2021 Microsemi, një degë në pronësi të plotë të Microchip Technology Inc. Të gjitha të drejtat e rezervuara. Microsemi dhe logoja Microsemi janë marka tregtare të regjistruara të Microsemi Corporation. Të gjitha markat e tjera tregtare dhe markat e shërbimit janë pronë e pronarëve të tyre përkatës.

Microsemi Proprietary DG0703 Rishikimi 4.0

Dokumentet / Burimet

Zbulimi dhe korrigjimi i gabimit në MICROCHIP në memorien RTG4 LSRAM [pdfUdhëzuesi i përdoruesit Demonstrimi i DG0703, Zbulimi dhe korrigjimi i gabimeve në memorien RTG4 LSRAM, Zbulimi dhe korrigjimi në memorien RTG4 LSRAM, memoria RTG4 LSRAM, memoria LSRAM

Referencat

• Manuali i Përdoruesit