RTG4 LSRAM میموری پر مائکروچپ کی خرابی کا پتہ لگانا اور درست کرنا

نظرثانی کی تاریخ

نظرثانی کی تاریخ ان تبدیلیوں کو بیان کرتی ہے جو دستاویز میں لاگو کی گئی تھیں۔ تبدیلیاں نظر ثانی کے ذریعے درج کی جاتی ہیں، جو کہ سب سے زیادہ حالیہ اشاعت سے شروع ہوتی ہیں۔

نظرثانی 4.0
اس نظرثانی میں کی گئی تبدیلیوں کا خلاصہ درج ذیل ہے۔

• Libero SoC v2021.2 کے لیے دستاویز کو اپ ڈیٹ کیا۔
• ضمیمہ 1 شامل کیا گیا: فلیش پرو ایکسپریس کا استعمال کرتے ہوئے ڈیوائس کو پروگرام کرنا، صفحہ 14۔
• ضمیمہ 2 شامل کیا گیا: TCL اسکرپٹ کو چلانا، صفحہ 16۔
• Libero ورژن نمبرز کے حوالہ جات کو ہٹا دیا۔

نظرثانی 3.0
Libero v11.9 SP1 سافٹ ویئر ریلیز کے لیے دستاویز کو اپ ڈیٹ کیا گیا۔

نظرثانی 2.0
Libero v11.8 SP2 سافٹ ویئر ریلیز کے لیے دستاویز کو اپ ڈیٹ کیا گیا۔

نظرثانی 1.0
اس دستاویز کی پہلی اشاعت۔

RTG4 LSRAM میموری پر خرابی کا پتہ لگانا اور درست کرنا

یہ حوالہ ڈیزائن RTG4™ FPGA LSRAMs کی غلطی کی نشاندہی اور اصلاح (EDAC) کی صلاحیتوں کو بیان کرتا ہے۔ ایک ہی ایونٹ اپ سیٹ (SEU) حساس ماحول میں، RAM بھاری آئنوں کی وجہ سے عارضی غلطیوں کا شکار ہے۔ ایرر کریکشن کوڈز (ECCs) کو استعمال کرکے ان غلطیوں کا پتہ لگایا اور درست کیا جا سکتا ہے۔ RTG4 FPGA RAM بلاکس میں EDAC کنٹرولرز بلٹ ان ہوتے ہیں تاکہ 1-bit کی غلطی کو درست کرنے یا 2-bit کی خرابی کا پتہ لگانے کے لیے غلطی کو درست کرنے والے کوڈز تیار کریں۔

اگر 1-بٹ کی خرابی کا پتہ چل جاتا ہے تو، EDAC کنٹرولر ایرر بٹ کو درست کرتا ہے اور غلطی کی اصلاح کے جھنڈے (SB_CORRECT) کو فعال ہائی پر سیٹ کرتا ہے۔ اگر 2 بٹ کی خرابی کا پتہ چلتا ہے تو، EDAC کنٹرولر خرابی کا پتہ لگانے والے پرچم (DB_DETECT) کو فعال ہائی پر سیٹ کرتا ہے۔
RTG4 LSRAM EDAC فعالیت کے بارے میں مزید معلومات کے لیے، UG0574: RTG4 FPGA Fabric کو دیکھیں

یوزر گائیڈ۔
اس حوالہ ڈیزائن میں، 1 بٹ ایرر یا 2 بٹ ایرر SmartDebug GUI کے ذریعے متعارف کرایا گیا ہے۔ EDAC کا مشاہدہ گرافیکل یوزر انٹرفیس (GUI) کا استعمال کرتے ہوئے کیا جاتا ہے، UART انٹرفیس کا استعمال کرتے ہوئے ڈیٹا پڑھنے/لکھنے کے لیے LSRAM تک رسائی حاصل کرتا ہے، Libero® System-on-Chip (SoC) SmartDebug (JTAG) کا استعمال LSRAM میموری میں غلطیوں کو انجیکشن کرنے کے لیے کیا جاتا ہے۔

ڈیزائن کی ضروریات
جدول 1 میں RTG4 LSRAM EDAC ڈیمو چلانے کے لیے حوالہ ڈیزائن کی ضروریات کی فہرست دی گئی ہے۔

جدول 1 • ڈیزائن کی ضروریات

سافٹ ویئر

• Libero SoC
• فلیش پرو ایکسپریس
• اسمارٹ ڈیبگ
• پی سی ڈرائیوروں کی میزبانی کریں۔ USB سے UART ڈرائیورز

نوٹ: اس گائیڈ میں دکھائے گئے Libero SmartDesign اور کنفیگریشن اسکرین شاٹس صرف مثال کے مقصد کے لیے ہیں۔
تازہ ترین اپ ڈیٹس دیکھنے کے لیے Libero ڈیزائن کھولیں۔

شرطیں
شروع کرنے سے پہلے:
Libero SoC ڈاؤن لوڈ اور انسٹال کریں (جیسا کہ میں اشارہ کیا گیا ہے۔ webاس ڈیزائن کے لیے سائٹ) مندرجہ ذیل جگہ سے میزبان پی سی پر: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

ڈیمو ڈیزائن
ڈیمو ڈیزائن ڈاؤن لوڈ کریں۔ fileمائیکروسیمی سے webسائٹ پر: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

ڈیمو ڈیزائن files میں شامل ہیں:

• Libero SoC پروجیکٹ
• GUI انسٹالر
• پروگرامنگ files
• Readme.txt file
• TCL_Scripts

میزبان PC پر GUI ایپلیکیشن USB-UART انٹرفیس کے ذریعے RTG4 ڈیوائس کو کمانڈ جاری کرتی ہے۔ یہ UART انٹرفیس CoreUART کے ساتھ ڈیزائن کیا گیا ہے، جو Libero SoC IP کیٹلاگ سے ایک منطق IP ہے۔ RTG4 فیبرک میں CoreUART IP کمانڈز وصول کرتا ہے اور انہیں کمانڈ ڈیکوڈر لاجک میں منتقل کرتا ہے۔ کمانڈ ڈیکوڈر لاجک ریڈ یا رائٹ کمانڈ کو ڈی کوڈ کرتا ہے، جسے میموری انٹرفیس لاجک کا استعمال کرتے ہوئے عمل میں لایا جاتا ہے۔

میموری انٹرفیس بلاک کا استعمال LSRAM ایرر فلیگز کو پڑھنے/لکھنے اور نگرانی کرنے کے لیے کیا جاتا ہے۔ بلٹ ان EDAC LSRAM سے پڑھنے کے دوران 1 بٹ کی غلطی کو درست کرتا ہے اور درست ڈیٹا یوزر انٹرفیس کو فراہم کرتا ہے لیکن درست ڈیٹا کو واپس LSRAM میں نہیں لکھتا ہے۔ بلٹ ان LSRAM EDAC اسکربنگ فیچر کو نافذ نہیں کرتا ہے۔ ڈیمو ڈیزائن اسکرب لاجک کو لاگو کرتا ہے، جو 1-بٹ کریکشن فلیگ کی نگرانی کرتا ہے اور اگر ایک بٹ کی غلطی ہوتی ہے تو درست ڈیٹا کے ساتھ LSRAM کو اپ ڈیٹ کرتا ہے۔
SmartDebug GUI کا استعمال LSRAM ڈیٹا میں 1-bit یا 2-bit ایرر لگانے کے لیے کیا جاتا ہے۔
شکل 1 RTG4 LSRAM EDAC ڈیمو ڈیزائن کا ٹاپ لیول بلاک ڈایاگرام دکھاتا ہے۔

شکل 1 • ٹاپ لیول بلاک ڈایاگرام

مندرجہ ذیل ڈیمو ڈیزائن کنفیگریشنز ہیں:

1. LSRAM کو ×18 موڈ کے لیے ترتیب دیا گیا ہے اور EDAC کو LSRAMs ECC_EN سگنل کو ہائی سے منسلک کر کے فعال کیا گیا ہے۔
   نوٹ: LSRAM EDAC صرف ×18 اور ×36 موڈز کے لیے تعاون یافتہ ہے۔
2. CoreUART IP کو 115200 بوڈ ریٹ پر میزبان PC ایپلیکیشن کے ساتھ بات چیت کرنے کے لیے ترتیب دیا گیا ہے۔
3. RTG4FCCCECALIB_C0 CoreUART اور دیگر تانے بانے کی منطق کو 80 MHz پر گھڑی کرنے کے لیے ترتیب دیا گیا ہے۔

خصوصیات
ڈیمو ڈیزائن کی خصوصیات درج ذیل ہیں:

• LSRAM کو پڑھیں اور لکھیں۔
• SmartDebug کا استعمال کرتے ہوئے 1 بٹ اور 2 بٹ ایرر لگائیں۔
• 1 بٹ اور 2 بٹ غلطی کی گنتی کی اقدار دکھائیں۔
• غلطی کی گنتی کی اقدار کو صاف کرنے کا انتظام
• میموری اسکربنگ منطق کو فعال یا غیر فعال کریں۔

تفصیل
اس ڈیمو ڈیزائن میں درج ذیل کاموں کا نفاذ شامل ہے:

• LSRAM کو شروع کرنا اور اس تک رسائی حاصل کرنا
  فیبرک لاجک میں لاگو کردہ میموری انٹرفیس لاجک GUI سے انیشیلائزیشن کمانڈ حاصل کرتا ہے اور LSRAM کے پہلے 256 میموری مقامات کو انکریمنٹل ڈیٹا کے ساتھ شروع کرتا ہے۔ یہ GUI سے ایڈریس اور ڈیٹا حاصل کرکے LSRAM کے 256 میموری والے مقامات پر پڑھنے اور لکھنے کی کارروائیاں بھی کرتا ہے۔ پڑھنے کے آپریشن کے لیے، ڈیزائن LSRAM سے ڈیٹا لاتا ہے اور ڈسپلے کے لیے GUI کو فراہم کرتا ہے۔ توقع یہ ہے کہ اسمارٹ ڈیبگ استعمال کرنے سے پہلے ڈیزائن غلطیاں پیدا نہیں کرے گا۔

نوٹ: غیر شروع شدہ میموری والے مقامات کی بے ترتیب قدریں ہو سکتی ہیں، اور SmartDebug ان جگہوں پر سنگل بٹ یا ڈبل ​​بٹ غلطیاں دکھا سکتا ہے۔

• انجیکشن 1 بٹ یا 2 بٹ کی غلطیاں
  SmartDebug GUI کا استعمال LSRAM کے مخصوص میموری لوکیشن میں 1 بٹ یا 2 بٹ کی غلطیوں کو انجیکشن کرنے کے لیے کیا جاتا ہے۔ LSRAM میں 1-bit اور 2-bit غلطیوں کو انجیکشن کرنے کے لیے SmartDebug کا استعمال کرتے ہوئے درج ذیل آپریشن کیے جاتے ہیں۔
  • SmartDebug GUI کھولیں، ڈیبگ FPGA اری پر کلک کریں۔
  • میموری بلاکس ٹیب پر جائیں، میموری مثال کو منتخب کریں، اور شامل کریں پر دائیں کلک کریں۔
  • میموری بلاک کو پڑھنے کے لیے، ریڈ بلاک پر کلک کریں۔
  • ایک خاص گہرائی کے LSRAM کے کسی بھی مقام پر سنگل بٹ یا ڈبل ​​بٹ ایرر لگائیں۔
  • ترمیم شدہ مقام پر لکھنے کے لیے، Write Block پر کلک کریں۔
    LSRAM کے دوران SmartDebug (JTAG) انٹرفیس، EDAC کنٹرولر کو نظرانداز کر دیا گیا ہے اور ECC بٹس کی حساب کتاب نہیں کرتا ہے e میں لکھنے کے عمل کے لیے۔
• گنتی میں خرابی
  8 بٹ کاؤنٹرز کا استعمال غلطیوں کی گنتی فراہم کرنے کے لیے کیا جاتا ہے اور 1 بٹ یا 2 بٹ کی غلطیوں کو شمار کرنے کے لیے فیبرک منطق میں ڈیزائن کیا جاتا ہے۔ کمانڈ ڈیکوڈر لاجک GUI سے کمانڈ وصول کرتے وقت GUI کو گنتی کی اقدار فراہم کرتی ہے۔

گھڑی کا ڈھانچہ
اس ڈیمو ڈیزائن میں، ایک گھڑی کا ڈومین ہے۔ اندرونی 50 میگاہرٹز آسکیلیٹر RTG4FCCC کو چلاتا ہے، جو مزید RTG4FCCCECALIB_C0 کو چلاتا ہے۔ RTG4FCCCECALIB_C0 ایک 80 میگاہرٹز گھڑی تیار کرتا ہے جو COREUART، cmd_decoder، TPSRAM_ECC، اور RAM_RW ماڈیولز کو گھڑی کا ذریعہ فراہم کرتا ہے۔
مندرجہ ذیل تصویر ڈیمو ڈیزائن کی گھڑی کی ساخت کو ظاہر کرتی ہے۔

شکل 2 • گھڑی کا ڈھانچہ

ساخت کو دوبارہ ترتیب دیں۔
اس ڈیمو ڈیزائن میں، COREUART، cmd_decoder، اور RAM_RW ماڈیولز کو ری سیٹ کرنے کا سگنل RTG4FCCCECALIB_C0 کے LOCK پورٹ کے ذریعے فراہم کیا گیا ہے۔ مندرجہ ذیل تصویر ڈیمو ڈیزائن کے ری سیٹ ڈھانچے کو ظاہر کرتی ہے۔

شکل 3 • ساخت کو دوبارہ ترتیب دیں۔

ڈیمو ڈیزائن ترتیب دینا
مندرجہ ذیل حصے بیان کرتے ہیں کہ ڈیمو ڈیزائن کو چلانے کے لیے RTG4 ڈویلپمنٹ کٹ اور GUI کو کیسے ترتیب دیا جائے۔

جمپر کی ترتیبات

1. RTG4 ڈویلپمنٹ کٹ پر جمپرز کو جوڑیں، جیسا کہ جدول 2 میں دکھایا گیا ہے۔
   جدول 2 • جمپر کی ترتیبات

   جمپر	پن (منجانب)	پن (پر)	تبصرے
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	طے شدہ
   جے 16	2	3	طے شدہ
   جے 32	1	2	طے شدہ
   جے 33	1	3	طے شدہ
   	2	4

   نوٹ: جمپرز کو جوڑنے کے دوران پاور سپلائی سوئچ، SW6 کو بند کر دیں۔

2. USB کیبل (منی USB ٹو Type-A USB کیبل) کو RTG47 ڈویلپمنٹ کٹ کے J4 سے اور کیبل کے دوسرے سرے کو میزبان PC کے USB پورٹ سے جوڑیں۔
3. اس بات کو یقینی بنائیں کہ USB سے UART برج ڈرائیوروں کا خود بخود پتہ چل گیا ہے۔ میزبان پی سی کے ڈیوائس مینیجر میں اس کی تصدیق کی جا سکتی ہے۔
   شکل 4 USB 2.0 سیریل پورٹ کی خصوصیات اور منسلک COM31 اور USB سیریل کنورٹر C دکھاتا ہے۔

شکل 4 • USB سے UART برج ڈرائیورز

نوٹ: اگر یو ایس بی ٹو یو اے آر ٹی برج ڈرائیورز انسٹال نہیں ہیں تو ڈرائیورز کو ڈاؤن لوڈ اور انسٹال کریں۔ www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

شکل 5 RTG4 ڈویلپمنٹ کٹ پر EDAC ڈیمو چلانے کے لیے بورڈ سیٹ اپ کو دکھاتا ہے۔

ڈیمو ڈیزائن کی پروگرامنگ

1. Libero SOC سافٹ ویئر لانچ کریں۔
2. نوکری کے ساتھ RTG4 ڈویلپمنٹ کٹ کا پروگرام کرنا file ڈیزائن کے حصے کے طور پر فراہم کی گئی ہے۔ fileفلیش پرو ایکسپریس سافٹ ویئر استعمال کرتے ہوئے، ضمیمہ 1: فلیش پرو ایکسپریس کا استعمال کرتے ہوئے ڈیوائس کا پروگرامنگ، صفحہ 14 دیکھیں۔
   نوٹ: ایک بار جب کام کے ساتھ پروگرامنگ ہو جائے۔ file FlashPro Express سافٹ ویئر کے ذریعے، EDAC Demo GUI، صفحہ 9 پر جائیں۔ بصورت دیگر، اگلے مرحلے پر جائیں۔
3. لائبیرو ڈیزائن فلو میں، پروگرام ایکشن چلائیں پر کلک کریں۔
4. پروگرامنگ مکمل ہونے کے بعد، 'رن پروگرام ایکشن' کے سامنے سبز ٹک نمودار ہوتا ہے جو ڈیمو ڈیزائن کی کامیاب پروگرامنگ کی نشاندہی کرتا ہے۔

EDAC ڈیمو GUI
EDAC ڈیمو صارف دوست GUI کے ساتھ فراہم کیا گیا ہے، جیسا کہ شکل 7 میں دکھایا گیا ہے، جو میزبان PC پر چلتا ہے، جو RTG4 ڈویلپمنٹ کٹ کے ساتھ بات چیت کرتا ہے۔ UART کو میزبان PC اور RTG4 ڈویلپمنٹ کٹ کے درمیان بنیادی مواصلاتی پروٹوکول کے طور پر استعمال کیا جاتا ہے۔

GUI مندرجہ ذیل حصوں پر مشتمل ہے:

1. 4 بوڈ ریٹ کے ساتھ RTG115200 FPGA سے UART کنکشن قائم کرنے کے لیے COM پورٹ کا انتخاب۔
2. LSRAM میموری لکھیں: 8 بٹ ڈیٹا کو مخصوص LSRAM میموری ایڈریس پر لکھنے کے لیے۔
3. میموری اسکربنگ: اسکربنگ منطق کو فعال یا غیر فعال کرنے کے لیے۔
4. LSRAM میموری پڑھیں: مخصوص LSRAM میموری ایڈریس سے 8 بٹ ڈیٹا کو پڑھنے کے لیے۔
5. ایرر کاؤنٹ: ایرر کاؤنٹ دکھاتا ہے اور کاؤنٹر ویلیو کو صفر کرنے کا آپشن فراہم کرتا ہے۔
6. 1 بٹ ایرر کاؤنٹ: 1 بٹ ایرر کاؤنٹ دکھاتا ہے اور کاؤنٹر ویلیو کو صفر پر صاف کرنے کا آپشن فراہم کرتا ہے۔
7. 2 بٹ ایرر کاؤنٹ: 2 بٹ ایرر کاؤنٹ دکھاتا ہے اور کاؤنٹر ویلیو کو صفر کرنے کا آپشن فراہم کرتا ہے۔
8. لاگ ڈیٹا: GUI کا استعمال کرتے ہوئے کیے گئے ہر آپریشن کے لیے اسٹیٹس کی معلومات فراہم کرتا ہے۔

ڈیمو چل رہا ہے
درج ذیل مراحل بیان کرتے ہیں کہ ڈیمو کو کیسے چلایا جائے:

1. پر جائیں۔ \v1.2.2\v1.2.2\Exe اور EDAC_GUI.exe پر ڈبل کلک کریں جیسا کہ شکل 8 میں دکھایا گیا ہے۔
2. فہرست سے COM31 پورٹ کو منتخب کریں اور کنیکٹ پر کلک کریں۔

سنگل بٹ ایرر انجیکشن اور اصلاح

1. فراہم کردہ Libero ڈیزائن میں، ڈیزائن کے بہاؤ میں SmartDebug Design پر ڈبل کلک کریں۔
2. SmartDebug GUI میں، Debug FPGA Array پر کلک کریں۔
3. ڈیبگ ایف پی جی اے اری ونڈو میں، میموری بلاکس ٹیب پر جائیں۔ یہ منطقی اور فزیکل کے ساتھ ڈیزائن میں LSRAM بلاک دکھائے گا۔ view. منطقی بلاکس L آئیکن کے ساتھ دکھائے جاتے ہیں، اور جسمانی بلاکس P آئیکن کے ساتھ دکھائے جاتے ہیں۔
4. جسمانی بلاک مثال کو منتخب کریں اور شامل کریں پر دائیں کلک کریں۔
5. میموری بلاک کو پڑھنے کے لیے، ریڈ بلاک پر کلک کریں۔
6. LSRAM کے کسی بھی مقام پر 1 گہرائی تک 8 بٹ ڈیٹا میں 256 بٹ ایرر لگائیں، جیسا کہ مندرجہ ذیل تصویر میں دکھایا گیا ہے جہاں LSRAM کے 1 ویں مقام پر 0 بٹ ایرر لگایا گیا ہے۔
7. ترمیم شدہ ڈیٹا کو مطلوبہ مقام پر لکھنے کے لیے Write Block پر کلک کریں۔
8. EDAC GUI پر جائیں اور LSRAM میموری ریڈ سیکشن میں ایڈریس فیلڈ درج کریں اور پڑھیں پر کلک کریں، جیسا کہ درج ذیل تصویر میں دکھایا گیا ہے۔
9. 1 بٹ ایرر کاؤنٹ کا مشاہدہ کریں اور GUI میں ڈیٹا فیلڈز پڑھیں۔ غلطی کی گنتی کی قدر 1 تک بڑھ جاتی ہے۔
   ریڈ ڈیٹا فیلڈ درست ڈیٹا دکھاتا ہے کیونکہ EDAC غلطی کو درست کرتا ہے۔

نوٹ: اگر میموری اسکربنگ کو فعال نہیں کیا گیا ہے، تو اسی LSRAM ایڈریس سے ہر پڑھنے کے لیے غلطی کی تعداد میں اضافہ کیا جاتا ہے کیونکہ یہ 1 بٹ کی خرابی کا سبب بنتا ہے۔

ڈبل بٹ ایرر انجیکشن اور ڈیٹیکشن

1. مرحلہ 1 سے مرحلہ 5 پر عمل کریں جیسا کہ سنگل بٹ ایرر انجیکشن اور تصحیح، صفحہ 10 میں دیا گیا ہے۔
2. LSRAM کی گہرائی 2 تک کسی بھی مقام پر 8 بٹ ڈیٹا میں 256 بٹ ایرر لگائیں، جیسا کہ مندرجہ ذیل تصویر میں دکھایا گیا ہے جہاں LSRAM کے مقام 'A' پر 2 بٹ ایرر لگایا گیا ہے۔
3. ترمیم شدہ ڈیٹا کو مطلوبہ مقام پر لکھنے کے لیے رائٹ بلاک پر کلک کریں۔
4. EDAC GUI پر جائیں اور LSRAM میموری ریڈ سیکشن میں ایڈریس فیلڈ درج کریں اور پڑھیں پر کلک کریں، جیسا کہ درج ذیل تصویر میں دکھایا گیا ہے۔
5. GUI میں 2 بٹ ایرر کاؤنٹ اور ڈیٹا فیلڈز کو پڑھیں۔ غلطی کی گنتی کی قدر 1 تک بڑھ جاتی ہے۔
   ڈیٹا پڑھیں فیلڈ خراب شدہ ڈیٹا کو دکھاتا ہے۔

RTG4 میں کی جانے والی تمام کارروائیاں GUI کے سیریل کنسول سیکشن میں لاگ ان ہوتی ہیں۔

نتیجہ
یہ ڈیمو RTG4 LSRAM یادوں کی EDAC صلاحیتوں کو نمایاں کرتا ہے۔ 1 بٹ ایرر یا 2 بٹ ایرر SmartDebug GUI کے ذریعے متعارف کرایا گیا ہے۔ EDAC GUI کا استعمال کرتے ہوئے 1 بٹ غلطی کی اصلاح اور 2 بٹ غلطی کا پتہ لگایا جاتا ہے۔

فلیش پرو ایکسپریس کا استعمال کرتے ہوئے ڈیوائس کو پروگرام کرنا

یہ سیکشن بیان کرتا ہے کہ پروگرامنگ جاب کے ساتھ RTG4 ڈیوائس کو کیسے پروگرام کیا جائے۔ file FlashPro ایکسپریس کا استعمال کرتے ہوئے.

ڈیوائس کو پروگرام کرنے کے لیے، درج ذیل اقدامات کریں:

1. اس بات کو یقینی بنائیں کہ بورڈ پر جمپر کی ترتیبات وہی ہیں جو UG3 کے جدول 0617 میں درج ہیں:
   RTG4 ڈویلپمنٹ کٹ یوزر گائیڈ۔
2. اختیاری طور پر، جمپر J32 کو ایمبیڈڈ FlashPro2 استعمال کرنے کے لیے ڈیفالٹ جمپر سیٹنگ کے بجائے بیرونی FlashPro3، FlashPro4، یا FlashPro5 پروگرامر استعمال کرتے وقت پن 6-5 کو جوڑنے کے لیے سیٹ کیا جا سکتا ہے۔
   نوٹ: جمپر کنکشن بناتے وقت پاور سپلائی سوئچ، SW6 کو بند کرنا ضروری ہے۔
3. پاور سپلائی کیبل کو بورڈ پر J9 کنیکٹر سے جوڑیں۔
4. پاور سپلائی سوئچ SW6 کو آن کریں۔
5. اگر ایمبیڈڈ FlashPro5 استعمال کر رہے ہیں تو USB کیبل کو کنیکٹر J47 اور میزبان PC سے جوڑیں۔
   متبادل طور پر، اگر کوئی بیرونی پروگرامر استعمال کر رہے ہیں، ربن کیبل کو J سے جوڑیں۔TAG ہیڈر J22 اور پروگرامر کو میزبان پی سی سے مربوط کریں۔
6. میزبان پی سی پر، فلیش پرو ایکسپریس سافٹ ویئر لانچ کریں۔
7. نیا پر کلک کریں یا نیا جاب پروجیکٹ بنانے کے لیے FlashPro Express Job سے پروجیکٹ مینو سے نیا جاب پروجیکٹ منتخب کریں، جیسا کہ مندرجہ ذیل تصویر میں دکھایا گیا ہے۔
8. FlashPro ایکسپریس جاب ڈائیلاگ باکس کے نئے جاب پروجیکٹ میں درج ذیل درج کریں:
   • پروگرامنگ کا کام file: براؤز پر کلک کریں، اور اس مقام پر جائیں جہاں .job ہے۔ file واقع ہے اور منتخب کریں file. پہلے سے طے شدہ مقام ہے: \rtg4_dg0703_df\Programming_Job
   • FlashPro Express جاب پروجیکٹ لوکیشن: براؤز پر کلک کریں اور مطلوبہ FlashPro Express پروجیکٹ لوکیشن پر جائیں۔
9. ٹھیک ہے پر کلک کریں۔ مطلوبہ پروگرامنگ file منتخب کیا گیا ہے اور ڈیوائس میں پروگرام کرنے کے لیے تیار ہے۔
10. فلیش پرو ایکسپریس ونڈو ظاہر ہوگی، تصدیق کریں کہ پروگرامر فیلڈ میں ایک پروگرامر نمبر ظاہر ہوتا ہے۔ اگر ایسا نہیں ہوتا ہے تو، بورڈ کنکشن کی تصدیق کریں اور پروگرامرز کو ریفریش/دوبارہ اسکین کریں پر کلک کریں۔
11. RUN پر کلک کریں۔ جب ڈیوائس کو کامیابی سے پروگرام کیا جاتا ہے، تو ایک RUN PASSED اسٹیٹس ظاہر ہوتا ہے جیسا کہ مندرجہ ذیل تصویر میں دکھایا گیا ہے۔
12. FlashPro Express کو بند کریں یا پروجیکٹ ٹیب میں Exit پر کلک کریں۔

TCL اسکرپٹ چل رہا ہے۔

ڈیزائن میں TCL اسکرپٹ فراہم کیے گئے ہیں۔ fileڈائریکٹری TCL_Scripts کے تحت s فولڈر۔ اگر ضرورت ہو تو، ڈیزائن
بہاؤ کو ڈیزائن کے نفاذ سے لے کر ملازمت کی نسل تک دوبارہ تیار کیا جا سکتا ہے۔ file.

TCL چلانے کے لیے، درج ذیل مراحل پر عمل کریں:

1. لائبیرو سافٹ ویئر لانچ کریں۔
2. پروجیکٹ کو منتخب کریں> اسکرپٹ پر عمل کریں….
3. براؤز پر کلک کریں اور ڈاؤن لوڈ کردہ TCL_Scripts ڈائرکٹری سے script.tcl منتخب کریں۔
4. چلائیں پر کلک کریں۔

TCL اسکرپٹ کے کامیاب نفاذ کے بعد، Libero پروجیکٹ TCL_Scripts ڈائرکٹری میں بنایا گیا ہے۔
TCL اسکرپٹس کے بارے میں مزید معلومات کے لیے، rtg4_dg0703_df/TCL_Scripts/readme.txt سے رجوع کریں۔
TCL کمانڈز پر مزید تفصیلات کے لیے Libero® SoC TCL کمانڈ ریفرنس گائیڈ سے رجوع کریں۔ TCL اسکرپٹ چلاتے وقت کسی بھی سوال کا سامنا کرنے کے لیے تکنیکی معاونت سے رابطہ کریں۔

Microsemi یہاں موجود معلومات یا کسی خاص مقصد کے لیے اس کی مصنوعات اور خدمات کی مناسبیت کے حوالے سے کوئی وارنٹی، نمائندگی، یا ضمانت نہیں دیتا، اور نہ ہی Microsemi کسی بھی مصنوعات یا سرکٹ کے اطلاق یا استعمال سے پیدا ہونے والی کوئی ذمہ داری قبول کرتا ہے۔ یہاں فروخت ہونے والی مصنوعات اور Microsemi کی طرف سے فروخت کردہ دیگر مصنوعات محدود جانچ کے تابع ہیں اور انہیں مشن کے اہم آلات یا ایپلی کیشنز کے ساتھ استعمال نہیں کیا جانا چاہیے۔ کسی بھی کارکردگی کی وضاحتیں قابل اعتماد سمجھی جاتی ہیں لیکن ان کی تصدیق نہیں کی جاتی ہے، اور خریدار کو کسی بھی حتمی مصنوعات کے ساتھ، اکیلے اور مل کر، یا ان میں نصب، تمام کارکردگی اور مصنوعات کی دیگر جانچ کرنا اور مکمل کرنا چاہیے۔ خریدار مائیکروسیمی کی طرف سے فراہم کردہ کسی بھی ڈیٹا اور کارکردگی کی تفصیلات یا پیرامیٹرز پر انحصار نہیں کرے گا۔ یہ خریدار کی ذمہ داری ہے کہ وہ آزادانہ طور پر کسی بھی مصنوعات کی مناسبیت کا تعین کرے اور اس کی جانچ اور تصدیق کرے۔ مائیکروسیمی کی طرف سے یہاں فراہم کردہ معلومات "جیسا ہے، جہاں ہے" اور تمام خرابیوں کے ساتھ فراہم کی گئی ہے، اور اس طرح کی معلومات سے منسلک تمام خطرہ خریدار کے ساتھ ہے۔ Microsemi کسی بھی فریق کو پیٹنٹ کے حقوق، لائسنس، یا کسی دوسرے IP حقوق، واضح طور پر یا واضح طور پر، عطا نہیں کرتا ہے، خواہ خود ایسی معلومات کے حوالے سے ہو یا اس طرح کی معلومات کے ذریعے بیان کردہ کسی بھی چیز کے حوالے سے۔ اس دستاویز میں فراہم کردہ معلومات Microsemi کی ملکیت ہے، اور Microsemi اس دستاویز میں موجود معلومات یا کسی بھی مصنوعات اور خدمات میں بغیر اطلاع کے کسی بھی وقت کوئی تبدیلی کرنے کا حق محفوظ رکھتی ہے۔

مائیکروسیمی کے بارے میں مائیکروسیمی، مائیکرو چِپ ٹیکنالوجی انکارپوریٹڈ (Nasdaq: MCHP) کا ایک مکمل ملکیتی ذیلی ادارہ، ایرو اسپیس اور دفاع، کمیونیکیشن، ڈیٹا سینٹر اور صنعتی بازاروں کے لیے سیمی کنڈکٹر اور سسٹم سلوشنز کا ایک جامع پورٹ فولیو پیش کرتا ہے۔ مصنوعات میں اعلی کارکردگی اور تابکاری سے سخت ینالاگ مکسڈ سگنل انٹیگریٹڈ سرکٹس، FPGAs، SoCs اور ASICs شامل ہیں۔ پاور مینجمنٹ مصنوعات؛ ٹائمنگ اور سنکرونائزیشن ڈیوائسز اور وقت کے عین مطابق حل، وقت کے لیے دنیا کا معیار قائم کرنا؛ صوتی پروسیسنگ آلات؛ RF حل؛ مجرد اجزاء؛ انٹرپرائز اسٹوریج اور کمیونیکیشن سلوشنز، سیکیورٹی ٹیکنالوجیز اور توسیع پذیر اینٹی ٹیamper مصنوعات؛ ایتھرنیٹ حل؛ پاور اوور ایتھرنیٹ آئی سی اور مڈ اسپینز؛ نیز اپنی مرضی کے مطابق ڈیزائن کی صلاحیتیں اور خدمات۔ پر مزید جانیں۔ www.microsemi.com.

مائیکروسیمی ہیڈ کوارٹر
ون انٹرپرائز، الیسو ویجو،
CA 92656 USA۔
USA کے اندر: +1 800-713-4113
امریکہ سے باہر: +1 949-380-6100
سیلز: +1 949-380-6136
فیکس: +1 949-215-4996
ای میل: فروخت۔support@microsemi.com
www.microsemi.com

©2021 Microsemi، Microchip Technology Inc کا مکمل ملکیتی ذیلی ادارہ۔ جملہ حقوق محفوظ ہیں۔ مائیکروسیمی اور مائیکروسیمی لوگو مائیکروسیمی کارپوریشن کے رجسٹرڈ ٹریڈ مارک ہیں۔ دیگر تمام ٹریڈ مارکس اور سروس مارکس ان کے متعلقہ مالکان کی ملکیت ہیں۔

Microsemi Proprietary DG0703 Revision 4.0

دستاویزات / وسائل

RTG4 LSRAM میموری پر مائکروچپ کی خرابی کا پتہ لگانا اور درست کرنا [پی ڈی ایف] یوزر گائیڈ DG0703 ڈیمو، RTG4 LSRAM میموری پر خرابی کا پتہ لگانا اور درست کرنا، RTG4 LSRAM میموری، RTG4 LSRAM میموری، LSRAM میموری پر پتہ لگانا اور درست کرنا

حوالہ جات

• صارف دستی