MICROCHIP טעות דיטעקשאַן און קערעקשאַן אויף RTG4 LSRAM זכּרון
רעוויזיע געשיכטע
די רעוויזיע געשיכטע באשרייבט די ענדערונגען וואָס זענען ימפּלאַמענאַד אין דעם דאָקומענט. די ענדערונגען זענען ליסטעד דורך רעוויזיע, סטאַרטינג מיט די לעצטע ויסגאַבע.
רעוויזיע 4.0
די פאלגענדע איז אַ קיצער פון די ענדערונגען געמאכט אין דעם רעוויזיע.
- דערהייַנטיקט דעם דאָקומענט פֿאַר Libero SoC v2021.2.
- צוגעגעבן אַפּפּענדיקס 1: פּראָגראַממינג די מיטל ניצן פלאַשפּראָ עקספּרעסס, בלאַט 14.
- צוגעגעבן אַפּפּענדיקס 2: לויפן די TCL סקריפּט, בלאַט 16.
- אַוועקגענומען די באַווייַזן צו Libero ווערסיע נומערן.
רעוויזיע 3.0
דערהייַנטיקט דעם דאָקומענט פֿאַר Libero v11.9 SP1 ווייכווארג מעלדונג.
רעוויזיע 2.0
דערהייַנטיקט דעם דאָקומענט פֿאַר Libero v11.8 SP2 ווייכווארג מעלדונג.
רעוויזיע 1.0
דער ערשטער ארויסגעבן פון דעם דאָקומענט.
טעות דעטעקשאַן און קערעקשאַן אויף RTG4 LSRAM זכּרון
דער רעפֿערענץ פּלאַן באשרייבט די טעות דיטעקשאַן און קערעקשאַן (EDAC) קייפּאַבילאַטיז פון די RTG4 ™ FPGA LSRAMs. אין אַ סאַסעפּטאַבאַל סוויווע פֿאַר איין געשעעניש יבערקערן (SEU), באַראַן איז פּראָנע צו טראַנזשאַנט ערראָרס געפֿירט דורך שווער ייאַנז. די ערראָרס קענען זיין דיטעקטאַד און קערעקטאַד דורך ניצן טעות קערעקשאַן קאָודז (ECCs). די RTG4 FPGA באַראַן בלאַקס האָבן געבויט-אין עדאַק קאַנטראָולערז צו דזשענערייט די טעות קערעקשאַן קאָודז פֿאַר קערעקטינג אַ 1-ביסל טעות אָדער דיטעקטינג אַ 2-ביסל טעות.
אויב אַ 1-ביסל טעות איז דיטעקטאַד, די EDAC קאָנטראָללער קערעקץ די טעות ביסל און שטעלן די טעות קערעקשאַן פאָן (SB_CORRECT) צו אַקטיוו הויך. אויב אַ 2-ביסל טעות איז דיטעקטאַד, די EDAC קאָנטראָללער שטעלט די טעות דיטעקשאַן פאָן (DB_DETECT) צו אַקטיוו הויך.
פֿאַר מער אינפֿאָרמאַציע וועגן RTG4 LSRAM EDAC פאַנגקשאַנאַליטי, אָפּשיקן צו UG0574: RTG4 FPGA שטאָף
באַניצער גייד.
אין דעם רעפֿערענץ פּלאַן, די 1-ביסל טעות אָדער 2-ביסל טעות איז באַקענענ דורך SmartDebug GUI. EDAC איז באמערקט מיט אַ גראַפיקאַל באַניצער צובינד (GUI), ניצן די UART צובינד צו אַקסעס די LSRAM פֿאַר דאַטן לייענען / שרייבט, Libero® System-on-Chip (SoC) SmartDebug (J)TAG) איז געניצט צו אַרייַנשפּריצן די ערראָרס אין LSRAM זכּרון.
פּלאַן רעקווירעמענץ
טיש 1 ליסטעד די רעפֿערענץ פּלאַן רעקווירעמענץ פֿאַר פליסנדיק די RTG4 LSRAM EDAC דעמאָ.
טיש 1 • פּלאַן רעקווירעמענץ
ווייכווארג
- Libero SoC
- פלאַשפּראָ עקספּרעסס
- SmartDebug
- האָסט פּיסי דריווערס וסב צו UART דריווערס
באַמערקונג: Libero SmartDesign און קאַנפיגיעריישאַן פאַרשטעלן שאַץ אין דעם פירער זענען בלויז פֿאַר געמעל ציל.
עפֿענען די Libero פּלאַן צו זען די לעצטע דערהייַנטיקונגען.
פּרירעקוואַזאַץ
איידער איר אָנהייבן:
אראפקאפיע און ינסטאַלירן Libero SoC (ווי געוויזן אין די webפּלאַץ פֿאַר דעם פּלאַן) אויף דער באַלעבאָס פּיסי פֿון די פאלגענדע אָרט: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
דעמאָ פּלאַן
אראפקאפיע די דעמאָ פּלאַן fileס פון די מיקראָסעמי webפּלאַץ אין: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df
די דעמאָ פּלאַן fileס אַרייַננעמען:
- Libero SoC פּרויעקט
- GUI ינסטאַללער
- פּראָגראַממינג files
- Readme.txt file
- TCL_Scripts
די GUI אַפּלאַקיישאַן אויף דער באַלעבאָס פּיסי אַרויסגעבן קאַמאַנדז צו די RTG4 מיטל דורך די USB-UART צובינד. די UART צובינד איז דיזיינד מיט CoreUART, וואָס איז אַ לאָגיק IP פון די Libero SoC IP קאַטאַלאָג. די CoreUART IP אין די RTG4 שטאָף נעמט קאַמאַנדז און טראַנסמיטטעד זיי צו די באַפֿעל דיקאָודער לאָגיק. די באַפֿעל דיקאָודער לאָגיק דיקאָודז די לייענען אָדער שרייַבן באַפֿעל, וואָס איז עקסאַקיוטאַד מיט די זכּרון צובינד לאָגיק.
דער זכּרון צובינד בלאָק איז געניצט צו לייענען / שרייַבן און מאָניטאָר די LSRAM טעות פלאַגס. די געבויט-אין EDAC קערעקץ די 1-ביסל טעות בשעת לייענען פֿון LSRAM און גיט קערעקטאַד דאַטן צו די באַניצער צובינד אָבער נישט שרייַבן קערעקטאַד דאַטן צוריק צו LSRAM. די געבויט-אין LSRAM EDAC טוט נישט ינסטרומענט אַ סקראַבינג שטריך. די דעמאָ פּלאַן ימפּלאַמאַנץ סקרוב לאָגיק, וואָס מאָניטאָרס די 1-ביסל קערעקשאַן פאָן און דערהייַנטיקונגען די LSRAM מיט די קערעקטאַד דאַטן אויב אַ איין ביסל טעות אַקערז.
SmartDebug GUI איז געניצט צו אַרייַנשפּריצן 1-ביסל אָדער 2-ביסל טעות אין די LSRAM דאַטן.
פיגורע 1 ווייזט די שפּיץ-מדרגה בלאָק דיאַגראַמע פון RTG4 LSRAM EDAC דעמאָ פּלאַן.
פיגורע 1 • Top-Level Block Diagram
די פאלגענדע זענען די דעמאָ פּלאַן קאַנפיגיעריישאַנז:
- די LSRAM איז קאַנפיגיערד פֿאַר × 18 מאָדע און עדאַק איז ענייבאַלד דורך קאַנעקטינג LSRAMs ECC_EN סיגנאַל צו הויך.
באַמערקונג: די LSRAM EDAC איז געשטיצט פֿאַר בלויז ×18 און ×36 מאָדעס. - די CoreUART IP איז קאַנפיגיערד צו יבערגעבן מיט די באַלעבאָס פּיסי אַפּלאַקיישאַן מיט אַ 115200 באַוד קורס.
- די RTG4FCCCECALIB_C0 איז קאַנפיגיערד צו זייגער די CoreUART און אנדערע שטאָף לאָגיק ביי 80 מהז.
פֿעיִקייטן
די פאלגענדע זענען די דעמאָ פּלאַן פֿעיִקייטן:
- לייענען און שרייַבן צו LSRAM
- אַרייַנשפּריצן 1-ביסל און 2-ביסל טעות מיט SmartDebug
- ווייַז 1-ביסל און 2-ביסל טעות ציילן וואַלועס
- טנייַ צו ויסמעקן די טעות ציילן וואַלועס
- געבן אָדער דיסייבאַל די זכּרון סקראַבינג לאָגיק
באַשרייַבונג
דעם דעמאָ פּלאַן ינוואַלווז די ימפּלאַמענטיישאַן פון די פאלגענדע טאַסקס:
- יניטיאַלייזינג און אַקסעס LSRAM
די זכּרון צובינד לאָגיק ימפּלאַמענאַד אין די שטאָף לאָגיק נעמט די יניטיאַליזאַטיאָן באַפֿעל פֿון GUI און ינישאַלייז די ערשטער 256 זכּרון לאָוקיישאַנז פון LSRAM מיט ינקראַמענטאַל דאַטן. עס אויך פּערפאָרמז די לייענען און שרייַבן אַפּעריישאַנז צו די 256 זיקאָרן לאָוקיישאַנז פון LSRAM דורך ריסיווינג די אַדרעס און דאַטן פון די GUI. פֿאַר אַ לייענען אָפּעראַציע, דער פּלאַן גיט די דאַטן פֿון LSRAM און גיט עס צו GUI פֿאַר ווייַז. די דערוואַרטונג איז אַז דער פּלאַן וועט נישט פאַרשאַפן ערראָרס איידער איר נוצן SmartDebug.
באַמערקונג: וניניטיאַליזעד זכּרון לאָוקיישאַנז קען האָבן טראַפ וואַלועס, און SmartDebug קען ווייַזן איין-ביסל אָדער טאָפּל-ביסל ערראָרס אין די לאָוקיישאַנז.
- ינדזשעקטינג 1-ביסל אָדער 2-ביסל ערראָרס
SmartDebug GUI איז געניצט צו אַרייַנשפּריצן די 1 ביסל אָדער 2-ביסל ערראָרס אין די ספּעסיפיעד זיקאָרן אָרט פון LSRAM. די פאלגענדע אַפּעריישאַנז זענען דורכגעקאָכט מיט SmartDebug צו אַרייַנשפּריצן 1-ביסל און 2-ביסל ערראָרס צו LSRAM:- עפֿן SmartDebug GUI, גיט Debug FPGA Array.
- גיין צו די זכּרון בלאַקס קוויטל, סעלעקטירן דעם זכּרון בייַשפּיל, און רעכט גיט לייג.
- צו לייענען דעם זכּרון בלאָק, גיט לייענען בלאָק.
- אַרייַנשפּריצן איין-ביסל אָדער טאָפּל-ביסל טעות אין קיין אָרט פון די LSRAM פון אַ זיכער טיפקייַט.
- צו שרייַבן צו די מאַדאַפייד אָרט, גיט שרייב בלאָק.
בעשאַס די LSRAM לייענען און שרייַבן אָפּעראַציע דורך די SmartDebug (JTAG) צובינד, די EDAC קאַנטראָולער איז בייפּאַסט און קען נישט רעכענען די ECC ביטן פֿאַר די שרייַבן אָפּעראַציע אין שריט E.
- טעות קאַונטינג
8-ביסל קאָונטערס זענען געניצט צו צושטעלן אַ טעות ציילן און איז דיזיינד אין די שטאָף לאָגיק צו ציילן 1-ביסל אָדער 2-ביסל ערראָרס. די באַפֿעלן דעקאָדער לאָגיק גיט די ציילן וואַלועס צו די GUI ווען איר באַקומען קאַמאַנדז פון די GUI.
קלאַקינג סטרוקטור
אין דעם דעמאָ פּלאַן, עס איז איין זייגער פעלד. די ינערלעך 50 מהז אַסאַלייטער דרייווז די RTG4FCCC, וואָס ווייַטער דרייווז RTG4FCCCECALIB_C0. די RTG4FCCCECALIB_C0 דזשענערייץ אַ 80 מהז זייגער וואָס גיט אַ זייגער מקור צו די COREUART, cmd_decoder, TPSRAM_ECC און RAM_RW מאַדזשולז.
די פאלגענדע פיגור ווייזט די קלאַקינג סטרוקטור פון די דעמאָ פּלאַן.
פיגורע 2 • קלאַקינג סטרוקטור
באַשטעטיק סטרוקטור
אין דעם דעמאָ פּלאַן, די באַשטעטיק סיגנאַל צו די COREUART, cmd_decoder און RAM_RW מאַדזשולז זענען צוגעשטעלט דורך די LOCK פּאָרט פון RTG4FCCCECALIB_C0. די פאלגענדע פיגור ווייזט די באַשטעטיק סטרוקטור פון די דעמאָ פּלאַן.
פיגורע 3 • באַשטעטיק סטרוקטור
באַשטעטיקן די דעמאָ פּלאַן
די פאלגענדע סעקשאַנז באַשרייַבן ווי צו שטעלן די RTG4 אנטוויקלונג קיט און GUI צו לויפן די דעמאָ פּלאַן.
דזשאַמפּער סעטטינגס
- פאַרבינדן די דזשאַמפּערז אויף די RTG4 אנטוויקלונג קיט, ווי געוויזן אין טאַבלע 2.
טיש 2 • דזשאַמפּער סעטטינגסדזשאַמפּער שפּילקע (פון) שטיפט (צו) באַמערקונגען דזש11, דזש17, דזש19, דזש21, דזש23, דזש26, דזש27, דזש28 1 2 פעליקייַט J16 2 3 פעליקייַט J32 1 2 פעליקייַט J33 1 3 פעליקייַט 2 4 באַמערקונג: באַשטימען די מאַכט צושטעלן באַשטימען, SW6, בשעת קאַנעקטינג די דזשאַמפּערז.
- פאַרבינדן די וסב קאַבלע (מיני וסב צו טיפּ-א וסב קאַבלע) צו J47 פון די RTG4 אַנטוויקלונג קיט און די אנדערע סוף פון די קאַבלע צו די וסב פּאָרט פון די באַלעבאָס פּיסי.
- פאַרזיכערן אַז די USB צו UART בריק דריווערס זענען אויטאָמאַטיש דיטעקטאַד. דעם קענען זיין וועראַפייד אין די מיטל פאַרוואַלטער פון דער באַלעבאָס פּיסי.
פיגורע 4 ווייזט די USB 2.0 סיריאַל פּאָרט פּראָפּערטיעס און די קאָננעקטעד COM31 און USB סיריאַל קאַנווערטער C.
פיגורע 4 • וסב צו ואַרט בריק דריווערס
באַמערקונג: אויב די USB צו UART בריק דריווערס זענען נישט אינסטאַלירן, אראפקאפיע און ינסטאַלירן די דריווערס פֿון www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip
פיגור 5 ווייזט די ברעט סעטאַפּ פֿאַר פליסנדיק די EDAC דעמאָ אויף די RTG4 אנטוויקלונג קיט.
פּראָגראַממינג די דעמאָ פּלאַן
- קאַטער Libero SOC ווייכווארג.
- צו פּראָגראַם די RTG4 אנטוויקלונג קיט מיט די אַרבעט file צוגעשטעלט ווי טייל פון די פּלאַן fileמיט פלאַשפּראָ עקספּרעסס ווייכווארג, אָפּשיקן צו אַפּפּענדיקס 1: פּראָגראַממינג די מיטל ניצן פלאַשפּראָ עקספּרעסס, בלאַט 14.
באַמערקונג: אַמאָל די פּראָגראַממינג איז דורכגעקאָכט מיט די אַרבעט file דורך פלאַשפּראָ עקספּרעסס ווייכווארג, גיינ ווייַטער צו EDAC Demo GUI, בלאַט 9. אַנדערש, גיינ ווייַטער צו דער ווייַטער שריט. - אין די Libero פּלאַן לויפן, גיט לויפן פּראָגראַם קאַמף.
- אַמאָל פּראָגראַממינג איז גאַנץ, אַ גרין טיקען אויס אין פראָנט פון 'לויפן פּראָגראַם קאַמף' וואָס ינדיקייץ אַ מצליח פּראָגראַממינג פון די דעמאָ פּלאַן.
EDAC דעמאָ גוי
די EDAC דעמאָ איז צוגעשטעלט מיט אַ באַניצער-פרייַנדלעך GUI, ווי געוויזן אין פיגורע 7, וואָס לויפט אויף דער באַלעבאָס פּיסי, וואָס קאַמיונאַקייץ מיט די RTG4 אנטוויקלונג קיט. די UART איז געניצט ווי די אַנדערלייינג קאָמוניקאַציע פּראָטאָקאָל צווישן די באַלעבאָס פּיסי און RTG4 אנטוויקלונג קיט.
די GUI כּולל די פאלגענדע סעקשאַנז:
- COM פּאָרט סעלעקציע צו פאַרלייגן די UART פֿאַרבינדונג צו RTG4 FPGA מיט די 115200 באַוד קורס.
- LSRAM זכּרון שרייַבן: צו שרייַבן די 8-ביסל דאַטן צו די ספּעסאַפייד LSRAM זכּרון אַדרעס.
- זכּרון סקראַבינג: צו געבן אָדער דיסייבאַל די סקראַבינג לאָגיק.
- LSRAM זכּרון לייענען: צו לייענען די 8-ביסל דאַטן פון די ספּעסאַפייד LSRAM זכּרון אַדרעס.
- טעות ציילן: דיספּלייז די טעות ציילן און גיט אַן אָפּציע צו ויסמעקן די טאָמבאַנק ווערט צו נול.
- 1-ביסל טעות ציילן: דיספּלייז 1-ביסל טעות ציילן און גיט אַן אָפּציע צו ויסמעקן די טאָמבאַנק ווערט צו נול.
- 2-ביסל טעות ציילן: דיספּלייז 2-ביסל טעות ציילן און גיט אַן אָפּציע צו ויסמעקן די טאָמבאַנק ווערט צו נול.
- קלאָץ דאַטאַ: גיט די סטאַטוס אינפֿאָרמאַציע פֿאַר יעדער אָפּעראַציע מיט די GUI.
פליסנדיק די דעמאָ
די פאלגענדע סטעפּס באַשרייַבן ווי צו לויפן די דעמאָ:
- גיי צו \v1.2.2\v1.2.2\Exe און טאָפּל-גיט EDAC_GUI.exe ווי געוויזן אין פיגורע 8.
- אויסקלייַבן די COM31 פּאָרט פון דער רשימה און גיט קאָננעקט.
איין ביסל טעות ינדזשעקשאַן און קערעקשאַן
- אין די צוגעשטעלט Libero פּלאַן, טאָפּל-גיט אויף די SmartDebug Design אין די פּלאַן לויפן.
- אין די SmartDebug GUI, גיט Debug FPGA Array.
- אין די Debug FPGA Array פֿענצטער, גיין צו די זכּרון בלאַקס קוויטל. עס וועט ווייַזן די LSRAM בלאָק אין די פּלאַן מיט אַ לאַדזשיקאַל און גשמיות view. לאַדזשיקאַל בלאַקס זענען געוויזן מיט אַ L בילדל, און גשמיות בלאַקס זענען געוויזן מיט אַ P בילדל.
- סעלעקטירן דעם פיזיש בלאָק בייַשפּיל און רעכט גיט לייג.
- צו לייענען דעם זכּרון בלאָק, גיט לייענען בלאָק.
- אַרייַנשפּריצן 1 ביסל טעות אין די 8 ביסל דאַטן אין קיין אָרט פון LSRAM אַרויף צו טיף 256, ווי געוויזן אין די פאלגענדע פיגור ווו 1 ביסל טעות איז ינדזשעקטיד אין 0 אָרט פון די LSRAM.
- דריקט שרייב בלאַק אין סדר צו שרייַבן די מאַדאַפייד דאַטן צו די בדעה אָרט.
- גיין צו די EDAC GUI און אַרייַן די אַדרעס פעלד אין די LSRAM זכּרון לייענען אָפּטיילונג און גיט לייענען, ווי געוויזן אין די פאלגענדע פיגור.
- אָבסערווירן 1 ביסל טעות ציילן און לייענען דאַטן פעלדער אין די GUI. דער טעות ציילן ווערט ינקריסיז מיט 1.
די לייענען דאַטאַ פעלד דיספּלייז די ריכטיק דאַטן ווי די EDAC קערעקץ די טעות ביסל.
באַמערקונג: אויב זיקאָרן סקראַבינג איז נישט ענייבאַלד, די טעות ציילן איז ינקראַמאַנטיד פֿאַר יעדער לייענען פֿון דער זעלביקער LSRAM אַדרעס ווייַל דאָס ז די 1-ביסל טעות.
טאָפּל ביסל טעות ינדזשעקשאַן און דעטעקשאַן
- דורכפירן שריט 1 צו שריט 5 ווי געגעבן אין איין ביסל טעות ינדזשעקשאַן און קערעקשאַן, בלאַט 10.
- אַרייַנשפּריצן 2-ביסל טעות אין די 8-ביסל דאַטן אין קיין אָרט פון LSRAM אַרויף צו טיף 256, ווי געוויזן אין די פאלגענדע פיגור, ווו די 2-ביסל טעות איז ינדזשעקטיד אין אָרט 'א' פון די LSRAM.
- דריקט שרייב בלאַק צו שרייַבן די מאַדאַפייד דאַטן צו די בדעה אָרט.
- גיין צו די EDAC GUI און אַרייַן די אַדרעס פעלד אין די LSRAM זכּרון לייענען אָפּטיילונג און גיט לייענען, ווי געוויזן אין די פאלגענדע פיגור.
- אָבסערווירן 2-ביסל טעות ציילן און לייענען דאַטן פעלדער אין די GUI. דער טעות ציילן ווערט ינקריסיז מיט 1.
די לייענען דאַטאַ פעלד דיספּלייז די פארדארבן דאַטן.
כל די אַקשאַנז געטאן אין RTG4 זענען לאָגד אין די סיריאַל קאַנסאָול אָפּטיילונג פון GUI.
מסקנא
דער דעמאָ כיילייץ די EDAC קייפּאַבילאַטיז פון די RTG4 LSRAM מעמעריז. די 1-ביסל טעות אָדער 2-ביסל טעות זענען באַקענענ דורך SmartDebug GUI. 1-ביסל טעות קערעקשאַן און 2-ביסל טעות דיטעקשאַן איז באמערקט מיט אַן EDAC GUI.
פּראָגראַממינג די מיטל ניצן פלאַשפּראָ עקספּרעסס
דער אָפּטיילונג באשרייבט ווי צו פּראָגראַם די RTG4 מיטל מיט די פּראָגראַממינג אַרבעט file ניצן פלאַשפּראָ עקספּרעסס.
צו פּראָגראַם די מיטל, דורכפירן די פאלגענדע סטעפּס:
- פאַרזיכערן אַז די דזשאַמפּער סעטטינגס אויף די ברעט זענען די זעלבע ווי די ליסטעד אין טאַבלע 3 פון UG0617:
RTG4 אנטוויקלונג קיט באַניצער גייד. - אָפּטיאָנאַללי, דזשאַמפּער דזש32 קענען זיין באַשטימט צו פאַרבינדן פּינס 2-3 ווען איר נוצן אַ פונדרויסנדיק פלאַשפּראָ 4, פלאַשפּראָ 5 אָדער פלאַשפּראָ 6 פּראָגראַמיסט אַנשטאָט פון די פעליקייַט דזשאַמפּער באַשטעטיקן צו נוצן די עמבעדיד פלאַשפּראָ 5.
באַמערקונג: די מאַכט צושטעלן באַשטימען, SW6 מוזן זיין סוויטשט אַוועק בשעת די דזשאַמפּער קאַנעקשאַנז. - פאַרבינדן די מאַכט צושטעלן קאַבלע צו די J9 קאַנעקטער אויף די ברעט.
- מאַכט אויף די מאַכט צושטעלן באַשטימען SW6.
- אויב איר נוצן די עמבעדיד FlashPro5, פאַרבינדן די וסב קאַבלע צו די קאַנעקטער J47 און די באַלעבאָס פּיסי.
אַלטערנאַטיוועלי, אויב איר נוצן אַ פונדרויסנדיק פּראָגראַמיסט, פאַרבינדן די בענד קאַבלע צו די JTAG כעדער J22 און פאַרבינדן די פּראָגראַמיסט צו דער באַלעבאָס פּיסי. - קאַטער די פלאַשפּראָ עקספּרעסס ווייכווארג אויף דער באַלעבאָס פּיסי.
- דריקט New אָדער סעלעקטירן New Job Project פֿון FlashPro Express Job פֿון Project Menu צו שאַפֿן אַ נייַע אַרבעט פּרויעקט, ווי געוויזן אין די פאלגענדע פיגור.
- אַרייַן די פאלגענדע אין די דיאַלאָג קעסטל New Job Project פֿון FlashPro Express Job:
- פּראָגראַממינג אַרבעט file: דריקט אָפּפליקן, און נאַוויגירן צו די אָרט ווו די .דזשאָב file איז ליגן און סעלעקטירן דעם file. די פעליקייַט אָרט איז: \rtg4_dg0703_df\Programming_Job
- פלאַשפּראָ עקספּרעסס אַרבעט פּרויעקט אָרט: דריקט אָפּפליקן און נאַוויגירן צו דער געוואלט פלאַשפּראָ עקספּרעסס פּרויעקט אָרט.
- דריקט OK. די פארלאנגט פּראָגראַממינג file איז אויסגעקליבן און גרייט צו זיין פּראָוגראַמד אין די מיטל.
- די פלאַשפּראָ עקספּרעסס פֿענצטער וועט דערשייַנען, באַשטעטיקן אַז אַ פּראָגראַמיסט נומער איז ארויס אין די פּראָגראַמיסט פעלד. אויב דאָס איז נישט, באַשטעטיקן די ברעט קאַנעקשאַנז און גיט דערפרישן / רעסקאַן פּראָוגראַמערז.
- דריקט RUN. ווען די מיטל איז פּראָוגראַמד הצלחה, אַ RUN PASSED סטאַטוס איז געוויזן ווי געוויזן אין די פאלגענדע פיגור.
- נאָענט FlashPro Express אָדער גיט אַרויסגאַנג אין די Project קוויטל.
לויפן די TCL סקריפּט
TCL סקריפּס זענען צוגעשטעלט אין די פּלאַן files טעקע אונטער וועגווייַזער TCL_Scripts. אויב פארלאנגט, די פּלאַן
לויפן קענען זיין ריפּראַדוסט פֿון דיזיין ימפּלעמענטאַטיאָן ביז די אַרבעט file.
צו לויפן די TCL, נאָכגיין די סטעפּס אונטן:
- קאַטער די Libero ווייכווארג
- אויסקלייַבן פּראָיעקט > ויספירן סקריפּט ....
- דריקט אָפּפליקן און סעלעקטירן script.tcl פון די דאַונלאָודיד TCL_Scripts וועגווייַזער.
- דריקט לויפן.
נאָך געראָטן דורכפירונג פון TCL שריפט, Libero פּרויעקט איז באשאפן אין TCL_Scripts Directory.
פֿאַר מער אינפֿאָרמאַציע וועגן TCL סקריפּס, אָפּשיקן צו rtg4_dg0703_df/TCL_Scripts/readme.txt.
אָפּשיקן צו Libero® SoC TCL Command Reference Guide פֿאַר מער דעטאַילס וועגן TCL קאַמאַנדז. קאָנטאַקט טעכניש סופּפּאָרט פֿאַר קיין פֿראגן געפּלאָנטערט ווען איר לויפן די TCL שריפט.
מיקראָסעמי מאכט קיין וואָראַנטי, פאַרטרעטונג אָדער גאַראַנטירן וועגן די אינפֿאָרמאַציע קאַנטיינד אין דעם אָדער די פּאַסיקקייט פון זייַן פּראָדוקטן און באַדינונגס פֿאַר קיין באַזונדער ציל, און מייקראָסעמי טוט נישט נעמען קיין אַכרייַעס פון די אַפּלאַקיישאַן אָדער נוצן פון קיין פּראָדוקט אָדער קרייַז. די פּראָדוקטן סאָלד דאָ און קיין אנדערע פּראָדוקטן סאָלד דורך מיקראָסעמי זענען אונטערטעניק צו לימיטעד טעסטינג און זאָל ניט זיין געוויינט אין קאַנדזשאַנגקשאַן מיט מיסיע-קריטיש ויסריכט אָדער אַפּלאַקיישאַנז. קיין פאָרשטעלונג ספּעסאַפאַקיישאַנז זענען געמיינט צו זיין פאַרלאָזלעך אָבער זענען נישט וועראַפייד, און קוינע מוזן דורכפירן און פאַרענדיקן אַלע פאָרשטעלונג און אנדערע טעסטינג פון די פּראָדוקטן, אַליין און צוזאַמען מיט, אָדער אינסטאַלירן אין, קיין סוף פּראָדוקטן. קוינע וועט נישט פאַרלאָזנ אויף קיין דאַטן און פאָרשטעלונג ספּעסאַפאַקיישאַנז אָדער פּאַראַמעטערס צוגעשטעלט דורך Microsemi. עס איז די פֿאַראַנטוואָרטלעכקייט פון די קוינע צו ינדיפּענדאַנטלי באַשטימען די פּאַסיקקייט פון קיין פּראָדוקטן און צו פּרובירן און באַשטעטיקן די זעלבע. די אינפֿאָרמאַציע צוגעשטעלט דורך מיקראָסעמי דערנאָכדעם איז צוגעשטעלט "ווי איז, ווו איז" און מיט אַלע חסרונות, און די גאנצע ריזיקירן פֿאַרבונדן מיט אַזאַ אינפֿאָרמאַציע איז לעגאַמרע מיט די קוינע. מיקראָסעמי גיט ניט, בפירוש אָדער ימפּליסאַטלי, צו קיין פּאַרטיי קיין פּאַטענט רעכט, לייסאַנסיז אָדער קיין אנדערע IP רעכט, צי מיט אַכטונג צו אַזאַ אינפֿאָרמאַציע זיך אָדער עפּעס דיסקרייבד דורך אַזאַ אינפֿאָרמאַציע. אינפֿאָרמאַציע צוגעשטעלט אין דעם דאָקומענט איז פּראַפּרייאַטערי צו מיקראָסעמי, און מיקראָסעמי ריזערווז די רעכט צו מאַכן קיין ענדערונגען צו די אינפֿאָרמאַציע אין דעם דאָקומענט אָדער צו קיין פּראָדוקטן און באַדינונגס אין קיין צייט אָן באַמערקן.
וועגן מיקראָסעמי מיקראָסעמי, אַ אינגאנצן אָונד סאַבסידיערי פון מיקראָטשיפּ טעכנאָלאָגיע ינק. (נאַסדאַק: MCHP), אָפפערס אַ פולשטענדיק פּאָרטפעל פון סעמיקאַנדאַקטער און סיסטעם סאַלושאַנז פֿאַר אַעראָספּאַסע & פאַרטיידיקונג, קאָמוניקאַציע, דאַטן צענטער און ינדאַסטרי מארקפלעצער. פּראָדוקטן אַרייַננעמען הויך-פאָרשטעלונג און ראַדיאַציע-פאַרגליווערט אַנאַלאָג געמישט סיגנאַל ינאַגרייטיד סערקאַץ, FPGAs, SoCs און ASICs; מאַכט פאַרוואַלטונג פּראָדוקטן; טיימינג און סינגקראַנאַזיישאַן דעוויסעס און גענוי צייט סאַלושאַנז, באַשטעטיקן די וועלט 'ס סטאַנדאַרט פֿאַר צייט; קול פּראַסעסינג דעוויסעס; רף סאַלושאַנז; דיסקרעטע קאַמפּאָונאַנץ; פאַרנעמונג סטאָרידזש און קאָמוניקאַציע סאַלושאַנז, זיכערהייט טעקנאַלאַדזשיז און סקאַלאַבלע אַנטי-הampער פּראָדוקטן; עטהערנעט סאַלושאַנז; מאַכט-איבער-עטהערנעט יקס און מידספּאַנס; ווי געזונט ווי מנהג פּלאַן קייפּאַבילאַטיז און באַדינונגס. לערן מער ביי www.microsemi.com.
מיקראָסעמיע הויפּטקוואַרטיר
איין ענטערפּרייז, Aliso Viejo,
CA 92656 USA
אין די USA: +1 800-713-4113
אַרויס די USA: +1 949-380-6100
סאַלעס: +1 949-380-6136
פאַקס: +1 949-215-4996
Email: פארקויפונג.support@microsemi.com
www.microsemi.com
©2021 מיקראָסעמי, אַ גאָר אָונד סאַבסידיערי פון מיקראָטשיפּ טעכנאָלאָגיע ינק. כל רעכט רעזערווירט. מיקראָסעמי און די מיקראָסעמי לאָגאָ זענען רעגיסטרירט טריידמאַרקס פון מיקראָסעמי קאָרפּאָראַטיאָן. אַלע אנדערע טריידמאַרקס און דינסט מאַרקס זענען די פאַרמאָג פון זייער ריספּעקטיוו אָונערז.
מיקראָסעמי פּראַפּרייאַטערי דג0703 רעוויזיע 4.0
דאָקומענטן / רעסאָורסעס
 |
MICROCHIP טעות דיטעקשאַן און קערעקשאַן אויף RTG4 LSRAM זכּרון [pdfבאַניצער גייד DG0703 דעמאָ, טעות דיטעקשאַן און קערעקשאַן אויף RTG4 LSRAM זכּרון, דיטעקשאַן און קערעקשאַן אויף RTG4 LSRAM זכּרון, RTG4 LSRAM זכּרון, LSRAM זכּרון |
