MICROCHIP Foutdetectie en -correctie op RTG4 LSRAM-geheugen

Revisiegeschiedenis

De revisiegeschiedenis beschrijft de wijzigingen die in het document zijn doorgevoerd. De wijzigingen worden per revisie weergegeven, beginnend met de meest recente publicatie.

Revisie 4.0
Het volgende is een samenvatting van de wijzigingen die in deze herziening zijn aangebracht.

• Het document bijgewerkt voor Libero SoC v2021.2.
• Bijlage 1 toegevoegd: Het apparaat programmeren met FlashPro Express, pagina 14.
• Bijlage 2 toegevoegd: Het TCL-script uitvoeren, pagina 16.
• De verwijzingen naar Libero-versienummers verwijderd.

Revisie 3.0
Het document voor de softwareversie van Libero v11.9 SP1 bijgewerkt.

Revisie 2.0
Het document voor de softwareversie van Libero v11.8 SP2 bijgewerkt.

Revisie 1.0
De eerste publicatie van dit document.

Foutdetectie en correctie op RTG4 LSRAM-geheugen

Dit referentieontwerp beschrijft de foutdetectie- en correctiemogelijkheden (EDAC) van de RTG4™ FPGA LSRAM's. In een omgeving die gevoelig is voor single event upset (SEU), is RAM gevoelig voor transiënte fouten veroorzaakt door zware ionen. Deze fouten kunnen worden gedetecteerd en gecorrigeerd door gebruik te maken van foutcorrectiecodes (ECC's). De RTG4 FPGA RAM-blokken hebben ingebouwde EDAC-controllers om de foutcorrectiecodes te genereren voor het corrigeren van een 1-bitsfout of het detecteren van een 2-bitsfout.

Als een 1-bits fout wordt gedetecteerd, corrigeert de EDAC-controller de foutbit en stelt de foutcorrectievlag (SB_CORRECT) in op actief hoog. Als een 2-bits fout wordt gedetecteerd, stelt de EDAC-controller de foutdetectievlag (DB_DETECT) in op actief hoog.
Voor meer informatie over de RTG4 LSRAM EDAC-functionaliteit, zie UG0574: RTG4 FPGA Fabric

Gebruikershandleiding.
In dit referentieontwerp wordt de 1-bitsfout of 2-bitsfout geïntroduceerd via SmartDebug GUI. EDAC wordt waargenomen met behulp van een grafische gebruikersinterface (GUI), waarbij de UART-interface wordt gebruikt om toegang te krijgen tot het LSRAM voor het lezen/schrijven van gegevens, Libero® System-on-Chip (SoC) SmartDebug (JTAG) wordt gebruikt om de fouten in het LSRAM-geheugen te injecteren.

Ontwerpvereisten
In tabel 1 staan ​​de referentie-ontwerpvereisten voor het uitvoeren van de RTG4 LSRAM EDAC-demo.

Tabel 1 • Ontwerpvereisten

Software

• Libero SoC
• FlashPro Express
• Slimme Debug
• Stuurprogramma's voor host-pc's USB naar UART-stuurprogramma ' s

Opmerking: Libero SmartDesign en configuratiescreenshots die in deze handleiding worden getoond, zijn alleen ter illustratie.
Open het Libero-ontwerp om de nieuwste updates te zien.

Vereisten
Voordat u begint:
Download en installeer Libero SoC (zoals aangegeven in de website voor dit ontwerp) op de host-pc vanaf de volgende locatie: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Demo-ontwerp
Download het demo-ontwerp files van de Microsemi webwebsite op: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Het demo-ontwerp files omvatten:

• Libero SoC-project
• GUI-installatieprogramma
• Programmeren files
• Leesmij.txt file
• TCL_Scripts

De GUI-applicatie op de host-pc geeft opdrachten aan het RTG4-apparaat via de USB-UART-interface. Deze UART-interface is ontworpen met CoreUART, een logische IP uit de Libero SoC IP-catalogus. De CoreUART IP in de RTG4-fabric ontvangt opdrachten en verzendt deze naar de opdrachtdecoderlogica. De opdrachtdecoderlogica decodeert de lees- of schrijfopdracht, die wordt uitgevoerd met behulp van de geheugeninterfacelogica.

Het geheugeninterfaceblok wordt gebruikt om de LSRAM-foutvlaggen te lezen/schrijven en te bewaken. De ingebouwde EDAC corrigeert de 1-bitsfout tijdens het lezen van LSRAM en levert gecorrigeerde gegevens aan de gebruikersinterface, maar schrijft geen gecorrigeerde gegevens terug naar LSRAM. De ingebouwde LSRAM EDAC implementeert geen scrubfunctie. Het demo-ontwerp implementeert scrublogica, die de 1-bitscorrectievlag bewaakt en het LSRAM bijwerkt met de gecorrigeerde gegevens als er een enkele bitfout optreedt.
SmartDebug GUI wordt gebruikt om 1-bits of 2-bits fouten in de LSRAM-gegevens te injecteren.
Figuur 1 toont het hoofdblokdiagram van het RTG4 LSRAM EDAC-demo-ontwerp.

Afbeelding 1 • Blokschema op het hoogste niveau

Hieronder staan ​​de demo-ontwerpconfiguraties:

1. Het LSRAM is geconfigureerd voor de ×18-modus en EDAC wordt ingeschakeld door het ECC_EN-signaal van het LSRAM op hoog aan te sluiten.
   Opmerking: De LSRAM EDAC wordt alleen ondersteund voor de ×18- en ×36-modi.
2. De CoreUART IP is geconfigureerd om te communiceren met de host-pc-applicatie met een baudrate van 115200.
3. De RTG4FCCCECALIB_C0 is geconfigureerd om de CoreUART en andere fabric-logica op 80 MHz te klokken.

Functies
Hieronder staan ​​de kenmerken van het demo-ontwerp:

• Lezen en schrijven naar LSRAM
• Injecteer 1-bits en 2-bits fouten met SmartDebug
• Weergave van 1-bits en 2-bits fouttelwaarden
• Voorziening om de fouttelwaarden te wissen
• De geheugenreinigingslogica in- of uitschakelen

Beschrijving
Dit demo-ontwerp omvat de implementatie van de volgende taken:

• Initialiseren en toegang krijgen tot LSRAM
  De geheugeninterfacelogica die is geïmplementeerd in de fabriclogica ontvangt de initialisatieopdracht van de GUI en initialiseert de eerste 256 geheugenlocaties van LSRAM met de incrementele gegevens. Het voert ook de lees- en schrijfbewerkingen uit naar de 256 geheugenlocaties van LSRAM door het adres en de gegevens van de GUI te ontvangen. Voor een leesbewerking haalt het ontwerp de gegevens op van LSRAM en geeft deze door aan de GUI voor weergave. De verwachting is dat het ontwerp geen fouten zal veroorzaken voordat SmartDebug wordt gebruikt.

Opmerking: Niet-geïnitialiseerde geheugenlocaties kunnen willekeurige waarden hebben en SmartDebug kan op die locaties enkelbits- of dubbelbitsfouten weergeven.

• Injecteren van 1-bits of 2-bits fouten
  SmartDebug GUI wordt gebruikt om de 1-bits of 2-bits fouten in de opgegeven geheugenlocatie van LSRAM te injecteren. De volgende bewerkingen worden uitgevoerd met SmartDebug om 1-bits en 2-bits fouten in LSRAM te injecteren:
  • Open de SmartDebug GUI en klik op Debug FPGA Array.
  • Ga naar het tabblad Geheugenblokken, selecteer het geheugenexemplaar en klik met de rechtermuisknop op Toevoegen.
  • Om het geheugenblok te lezen, klikt u op Blok lezen.
  • Injecteer een enkel-bits- of dubbel-bitsfout op elke locatie van het LSRAM met een bepaalde diepte.
  • Om naar de gewijzigde locatie te schrijven, klikt u op Schrijfblok.
    Tijdens de LSRAM-lees- en schrijfbewerking via SmartDebug (JTAG) interface wordt de EDAC-controller omzeild en worden de ECC-bits voor de schrijfbewerking in stap e niet berekend.
• Fout bij het tellen
  8-bits tellers worden gebruikt om een ​​foutentelling te leveren en zijn ontworpen in de fabric logica om 1-bits of 2-bits fouten te tellen. De commando decoder logica levert de telwaarden aan de GUI bij het ontvangen van commando's van de GUI.

Klokstructuur
In dit demo-ontwerp is er één klokdomein. De interne 50 MHz-oscillator stuurt de RTG4FCCC aan, die op zijn beurt RTG4FCCCECALIB_C0 aanstuurt. De RTG4FCCCECALIB_C0 genereert een 80 MHz-klok die een klokbron biedt aan de COREUART-, cmd_decoder-, TPSRAM_ECC- en RAM_RW-modules.
De onderstaande afbeelding toont de klokstructuur van het demo-ontwerp.

Figuur 2 • Boekingsstructuur

Structuur resetten
In dit demo-ontwerp wordt het resetsignaal naar de COREUART-, cmd_decoder- en RAM_RW-modules geleverd via de LOCK-poort van RTG4FCCCECALIB_C0. De volgende afbeelding toont de resetstructuur van het demo-ontwerp.

Afbeelding 3 • Structuur resetten

Het demo-ontwerp instellen
In de volgende secties wordt beschreven hoe u de RTG4 Development Kit en GUI instelt om het demo-ontwerp uit te voeren.

Jumper-instellingen

1. Sluit de jumpers op de RTG4 Development Kit aan, zoals weergegeven in Tabel 2.
   Tabel 2 • Jumperinstellingen

   Trui	Vastzetten (van)	Vastzetten (aan)	Reacties
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Standaard
   J16	2	3	Standaard
   J32	1	2	Standaard
   J33	1	3	Standaard
   	2	4

   Opmerking: Schakel de voedingsschakelaar SW6 uit terwijl u de jumpers aansluit.

2. Sluit de USB-kabel (mini-USB naar Type-A USB-kabel) aan op J47 van de RTG4 Development Kit en het andere uiteinde van de kabel op de USB-poort van de host-pc.
3. Zorg ervoor dat de USB naar UART bridge-stuurprogramma's automatisch worden gedetecteerd. Dit kan worden geverifieerd in de apparaatbeheerder van de host-pc.
   Figuur 4 toont de eigenschappen van de USB 2.0 seriële poort en de aangesloten COM31 en USB seriële converter C.

Figuur 4 • USB naar UART Bridge-stuurprogramma's

Opmerking: Als de stuurprogramma's voor de USB naar UART-bridge niet zijn geïnstalleerd, downloadt en installeert u de stuurprogramma's van www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Figuur 5 toont de bordopstelling voor het uitvoeren van de EDAC-demo op de RTG4 Development Kit.

Programmeren van het demoontwerp

1. Start de Libero SOC-software.
2. Om de RTG4 Development Kit met de taak te programmeren file geleverd als onderdeel van het ontwerp fileAls u FlashPro Express-software gebruikt, raadpleegt u Bijlage 1: Het apparaat programmeren met FlashPro Express,pagina 14.
   Opmerking: Zodra de programmering klaar is met de taak file via de FlashPro Express-software gaat u naar EDAC Demo GUI, pagina 9. Ga anders door naar de volgende stap.
3. Klik in de Libero-ontwerpstroom op de actie Programma uitvoeren.
4. Zodra de programmering is voltooid, verschijnt er een groen vinkje voor de actie 'Programma uitvoeren'. Dit geeft aan dat het programmeren van het demo-ontwerp succesvol is verlopen.

EDAC-demo-GUI
De EDAC-demo wordt geleverd met een gebruiksvriendelijke GUI, zoals weergegeven in Afbeelding 7, die draait op de host-pc, die communiceert met de RTG4 Development Kit. De UART wordt gebruikt als het onderliggende communicatieprotocol tussen de host-pc en de RTG4 Development Kit.

De GUI bevat de volgende secties:

1. COM-poortselectie om de UART-verbinding met de RTG4 FPGA tot stand te brengen met een baudrate van 115200.
2. LSRAM-geheugen schrijven: om de 8-bits gegevens naar het opgegeven LSRAM-geheugenadres te schrijven.
3. Geheugen opschonen: Om de opschoningslogica in of uit te schakelen.
4. LSRAM-geheugen lezen: om de 8-bits gegevens van het opgegeven LSRAM-geheugenadres te lezen.
5. Aantal fouten: Geeft het aantal fouten weer en biedt een optie om de tellerwaarde op nul te zetten.
6. 1-bits fouttelling: Geeft het 1-bits fouttelling weer en biedt een optie om de tellerwaarde op nul te zetten.
7. 2-bits fouttelling: Geeft een 2-bits fouttelling weer en biedt een optie om de tellerwaarde op nul te zetten.
8. Loggegevens: Geeft statusinformatie voor elke bewerking die via de GUI wordt uitgevoerd.

De demo uitvoeren
De volgende stappen beschrijven hoe u de demo uitvoert:

1. Ga naar \v1.2.2\v1.2.2\Exe en dubbelklik op EDAC_GUI.exe zoals weergegeven in Afbeelding 8.
2. Selecteer de COM31-poort uit de lijst en klik op Verbinden.

Injectie en correctie van enkelvoudige bitfouten

1. Dubbelklik in het meegeleverde Libero-ontwerp op het SmartDebug-ontwerp in de ontwerpstroom.
2. Klik in de SmartDebug GUI op Debug FPGA Array.
3. Ga in het venster Debug FPGA Array naar het tabblad Memory Blocks. Het toont het LSRAM-blok in het ontwerp met een logische en fysieke viewLogische blokken worden weergegeven met een L-pictogram en fysieke blokken met een P-pictogram.
4. Selecteer het fysieke blokexemplaar en klik met de rechtermuisknop op Toevoegen.
5. Om het geheugenblok te lezen, klikt u op Blok lezen.
6. Injecteer een bitfout van 1 bit in de 8-bits gegevens op een willekeurige locatie van het LSRAM tot een diepte van 256, zoals weergegeven in de volgende afbeelding, waarbij een bitfout van 1 bit wordt geïnjecteerd op de 0e locatie van het LSRAM.
7. Klik op Schrijfblok om de gewijzigde gegevens naar de gewenste locatie te schrijven.
8. Ga naar de EDAC GUI en voer het veld Adres in het gedeelte LSRAM-geheugen lezen in en klik op Lezen, zoals weergegeven in de volgende afbeelding.
9. Observeer 1 Bit Error Count en Read Data-velden in de GUI. De waarde van de error count neemt toe met 1.
   In het veld Gegevens lezen worden de juiste gegevens weergegeven terwijl de EDAC de fout corrigeert.

Opmerking: Als geheugenopschoning niet is ingeschakeld, wordt het aantal fouten verhoogd voor elke leesbewerking vanaf hetzelfde LSRAM-adres, aangezien dit de 1-bitsfout veroorzaakt.

Dubbele bitfoutinjectie en detectie

1. Voer stap 1 tot en met stap 5 uit zoals aangegeven in Single bit error injection en correctie, pagina 10.
2. Injecteer een 2-bits fout in de 8-bits gegevens op elke locatie van het LSRAM tot diepte 256, zoals weergegeven in de volgende afbeelding, waarbij de 2-bits fout wordt geïnjecteerd op locatie 'A' van het LSRAM.
3. Klik op Schrijfblok om de gewijzigde gegevens naar de gewenste locatie te schrijven.
4. Ga naar de EDAC GUI en voer het veld Adres in het gedeelte LSRAM-geheugen lezen in en klik op Lezen, zoals weergegeven in de volgende afbeelding.
5. Observeer 2-bits Error Count en Read Data-velden in de GUI. De waarde van de error count neemt toe met 1.
   In het veld Gegevens lezen worden de beschadigde gegevens weergegeven.

Alle acties die in RTG4 worden uitgevoerd, worden vastgelegd in het gedeelte Seriële console van de GUI.

Conclusie
Deze demo benadrukt de EDAC-mogelijkheden van de RTG4 LSRAM-geheugens. De 1-bits fout of 2-bits fout worden geïntroduceerd via SmartDebug GUI. 1-bits foutcorrectie en 2-bits foutdetectie worden waargenomen met behulp van een EDAC GUI.

Het apparaat programmeren met behulp van FlashPro Express

In dit gedeelte wordt beschreven hoe u het RTG4-apparaat programmeert met de programmeertaak file met behulp van Flash Pro Express.

Voer de volgende stappen uit om het apparaat te programmeren:

1. Zorg ervoor dat de jumperinstellingen op de kaart dezelfde zijn als vermeld in Tabel 3 van UG0617:
   RTG4 Development Kit Gebruikershandleiding.
2. Optioneel kan jumper J32 worden ingesteld om pinnen 2-3 te verbinden bij gebruik van een externe FlashPro4-, FlashPro5- of FlashPro6-programmer in plaats van de standaard jumperinstelling om de ingebouwde FlashPro5 te gebruiken.
   Opmerking: De voedingsschakelaar, SW6, moet uitgeschakeld zijn tijdens het maken van de jumperverbindingen.
3. Sluit de voedingskabel aan op de J9-connector op het bord.
4. Schakel de voedingsschakelaar SW6 in.
5. Als u de ingebouwde FlashPro5 gebruikt, sluit u de USB-kabel aan op connector J47 en de host-pc.
   Als alternatief, als u een externe programmer gebruikt, sluit u de lintkabel aan op de JTAG header J22 en verbind de programmer met de host-pc.
6. Start op de host-pc de FlashPro Express-software.
7. Klik op Nieuw of selecteer Nieuw taakproject in FlashPro Express Job in het menu Project om een ​​nieuw taakproject te maken, zoals weergegeven in de volgende afbeelding.
8. Voer het volgende in het dialoogvenster Nieuw taakproject van FlashPro Express Job in:
   • Programmeertaak file: Klik op Bladeren en navigeer naar de locatie waar de .job file bevindt zich en selecteer de fileDe standaardlocatie is: \rtg4_dg0703_df\Programmeertaak
   • FlashPro Express-taakprojectlocatie: Klik op Bladeren en navigeer naar de gewenste FlashPro Express-projectlocatie.
9. Klik OK. De benodigde programmering file is geselecteerd en klaar om te worden geprogrammeerd in het apparaat.
10. Het FlashPro Express-venster verschijnt, bevestig dat er een programmeurnummer in het veld Programmeur staat. Als dat niet het geval is, bevestig dan de boardverbindingen en klik op Refresh/Rescan Programmers.
11. Klik op UITVOEREN. Wanneer het apparaat met succes is geprogrammeerd, wordt de status RUN GESLAAGD weergegeven, zoals weergegeven in de volgende afbeelding.
12. Sluit FlashPro Express of klik op Afsluiten op het tabblad Project.

Het TCL-script uitvoeren

TCL-scripts worden geleverd in het ontwerp files map onder directory TCL_Scripts. Indien nodig, het ontwerp
De flow kan worden gereproduceerd vanaf het ontwerp tot aan de generatie van de taak. file.

Volg de onderstaande stappen om de TCL uit te voeren:

1. Start de Libero-software
2. Selecteer Project > Script uitvoeren….
3. Klik op Bladeren en selecteer script.tcl in de gedownloade map TCL_Scripts.
4. Klik op Uitvoeren.

Na succesvolle uitvoering van het TCL-script wordt het Libero-project gemaakt in de TCL_Scripts-directory.
Raadpleeg rtg4_dg0703_df/TCL_Scripts/readme.txt voor meer informatie over TCL-scripts.
Raadpleeg Libero® SoC TCL Command Reference Guide voor meer informatie over TCL-opdrachten. Neem contact op met Technical Support voor eventuele vragen die u tegenkomt bij het uitvoeren van het TCL-script.

Microsemi geeft geen garantie, verklaring of waarborg met betrekking tot de hierin opgenomen informatie of de geschiktheid van haar producten en diensten voor een bepaald doel, noch aanvaardt Microsemi enige aansprakelijkheid die voortvloeit uit de toepassing of het gebruik van een product of circuit. De producten die hieronder worden verkocht en alle andere producten die door Microsemi worden verkocht, zijn onderworpen aan beperkte tests en mogen niet worden gebruikt in combinatie met bedrijfskritieke apparatuur of toepassingen. Alle prestatiespecificaties worden geacht betrouwbaar te zijn, maar zijn niet geverifieerd, en de Koper moet alle prestatie- en andere tests van de producten uitvoeren en voltooien, alleen en samen met, of geïnstalleerd in, eventuele eindproducten. Koper zal zich niet verlaten op door Microsemi verstrekte gegevens en prestatiespecificaties of parameters. Het is de verantwoordelijkheid van de koper om onafhankelijk de geschiktheid van producten te bepalen en deze te testen en te verifiëren. De informatie die hieronder door Microsemi wordt verstrekt, wordt geleverd "zoals het is, waar het is" en met alle fouten, en het volledige risico dat aan dergelijke informatie is verbonden, ligt volledig bij de Koper. Microsemi verleent aan geen enkele partij, expliciet of impliciet, octrooirechten, licenties of andere IE-rechten, met betrekking tot dergelijke informatie zelf of iets dat door dergelijke informatie wordt beschreven. De informatie in dit document is eigendom van Microsemi en Microsemi behoudt zich het recht voor om op elk moment en zonder voorafgaande kennisgeving wijzigingen aan te brengen in de informatie in dit document of in producten en diensten.

Over Microsemi Microsemi, een volledige dochteronderneming van Microchip Technology Inc. (Nasdaq: MCHP), biedt een uitgebreid portfolio van halfgeleider- en systeemoplossingen voor de lucht- en ruimtevaart en defensie, communicatie, datacenters en industriële markten. Producten omvatten hoogwaardige en stralingsbestendige analoge mixed-signal geïntegreerde schakelingen, FPGA's, SoC's en ASIC's; power management producten; timing- en synchronisatieapparaten en nauwkeurige tijdoplossingen, die de wereldstandaard voor tijd bepalen; spraakverwerkingsapparaten; RF-oplossingen; discrete componenten; enterprise storage- en communicatieoplossingen, beveiligingstechnologieën en schaalbare anti-tamper producten; Ethernet-oplossingen; Power-over-Ethernet IC's en midspans; evenals aangepaste ontwerpmogelijkheden en diensten. Meer informatie op www.microsemi.com.

Microsemi-hoofdkantoor
Een onderneming, Aliso Viejo,
CA 92656 VS.
Binnen de VS: +1 800-713-4113
Buiten de VS: +1 949-380-6100
Verkoop: +1 949-380-6136
Faxen: +1 949-215-4996
E-mail: verkoop.support@microsemi.com
www.microsemi.com

© 2021 Microsemi, een volledige dochteronderneming van Microchip Technology Inc. Alle rechten voorbehouden. Microsemi en het Microsemi-logo zijn gedeponeerde handelsmerken van Microsemi Corporation. Alle andere handelsmerken en servicemerken zijn eigendom van hun respectievelijke eigenaren.

Microsemi Eigendom DG0703 Herziening 4.0

Documenten / Bronnen

MICROCHIP Foutdetectie en -correctie op RTG4 LSRAM-geheugen [pdf] Gebruikershandleiding DG0703 Demo, Foutdetectie en -correctie op RTG4 LSRAM-geheugen, Detectie en correctie op RTG4 LSRAM-geheugen, RTG4 LSRAM-geheugen, LSRAM-geheugen

Referenties

• Gebruiksaanwijzing