Ανίχνευση και διόρθωση σφαλμάτων MICROCHIP στη μνήμη RTG4 LSRAM

Ιστορικό αναθεώρησης

Το ιστορικό αναθεωρήσεων περιγράφει τις αλλαγές που εφαρμόστηκαν στο έγγραφο. Οι αλλαγές παρατίθενται με αναθεώρηση, ξεκινώντας από την πιο πρόσφατη δημοσίευση.

Αναθεώρηση 4.0
Ακολουθεί μια σύνοψη των αλλαγών που έγιναν σε αυτήν την αναθεώρηση.

• Ενημερώθηκε το έγγραφο για το Libero SoC v2021.2.
• Προστέθηκε Παράρτημα 1: Προγραμματισμός της συσκευής με χρήση FlashPro Express, σελίδα 14.
• Προστέθηκε Παράρτημα 2: Εκτέλεση της δέσμης ενεργειών TCL, σελίδα 16.
• Καταργήθηκαν οι αναφορές στους αριθμούς έκδοσης Libero.

Αναθεώρηση 3.0
Ενημερώθηκε το έγγραφο για την έκδοση λογισμικού Libero v11.9 SP1.

Αναθεώρηση 2.0
Ενημερώθηκε το έγγραφο για την έκδοση λογισμικού Libero v11.8 SP2.

Αναθεώρηση 1.0
Η πρώτη δημοσίευση αυτού του εγγράφου.

Ανίχνευση και διόρθωση σφαλμάτων στη μνήμη LSRAM RTG4

Αυτό το σχέδιο αναφοράς περιγράφει τις δυνατότητες ανίχνευσης και διόρθωσης σφαλμάτων (EDAC) των RTG4™ FPGA LSRAM. Σε ένα ευαίσθητο περιβάλλον σε ένα μόνο συμβάν ανατροπής (SEU), η RAM είναι επιρρεπής σε παροδικά σφάλματα που προκαλούνται από βαριά ιόντα. Αυτά τα σφάλματα μπορούν να εντοπιστούν και να διορθωθούν χρησιμοποιώντας κωδικούς διόρθωσης σφαλμάτων (ECCs). Τα μπλοκ RAM RTG4 FPGA διαθέτουν ενσωματωμένους ελεγκτές EDAC για τη δημιουργία κωδικών διόρθωσης σφάλματος για τη διόρθωση ενός σφάλματος 1 bit ή τον εντοπισμό ενός σφάλματος 2 bit.

Εάν εντοπιστεί σφάλμα 1 bit, ο ελεγκτής EDAC διορθώνει το bit σφάλματος και ορίζει τη σημαία διόρθωσης σφάλματος (SB_CORRECT) σε ενεργό υψηλό. Εάν εντοπιστεί σφάλμα 2 bit, ο ελεγκτής EDAC ορίζει τη σημαία ανίχνευσης σφάλματος (DB_DETECT) σε ενεργή υψηλή.
Για περισσότερες πληροφορίες σχετικά με τη λειτουργικότητα RTG4 LSRAM EDAC, ανατρέξτε στο UG0574: RTG4 FPGA Fabric

Οδηγός χρήσης.
Σε αυτόν τον σχεδιασμό αναφοράς, το σφάλμα 1 bit ή το σφάλμα 2 bit εισάγεται μέσω του SmartDebug GUI. Το EDAC παρατηρείται χρησιμοποιώντας μια γραφική διεπαφή χρήστη (GUI), χρησιμοποιώντας τη διεπαφή UART για πρόσβαση στο LSRAM για ανάγνωση/εγγραφή δεδομένων, Libero® System-on-Chip (SoC) SmartDebug (JTAG) χρησιμοποιείται για την εισαγωγή των σφαλμάτων στη μνήμη LSRAM.

Απαιτήσεις Σχεδιασμού
Ο Πίνακας 1 παραθέτει τις απαιτήσεις σχεδιασμού αναφοράς για την εκτέλεση της επίδειξης RTG4 LSRAM EDAC.

Πίνακας 1 • Απαιτήσεις σχεδιασμού

Λογισμικό

• Libero SoC
• FlashPro Express
• SmartDebug
• Προγράμματα οδήγησης κεντρικού υπολογιστή Προγράμματα οδήγησης USB σε UART

Σημείωμα: Τα στιγμιότυπα οθόνης Libero SmartDesign και διαμόρφωσης που εμφανίζονται σε αυτόν τον οδηγό προορίζονται μόνο για λόγους απεικόνισης.
Ανοίξτε το σχέδιο Libero για να δείτε τις πιο πρόσφατες ενημερώσεις.

Προαπαιτούμενα
Πριν ξεκινήσετε:
Κάντε λήψη και εγκατάσταση του Libero SoC (όπως υποδεικνύεται στο webτοποθεσία για αυτό το σχέδιο) στον κεντρικό υπολογιστή από την ακόλουθη τοποθεσία: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Demo Design
Κατεβάστε το σχέδιο επίδειξης files από το Microsemi website στη διεύθυνση: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Το σχέδιο επίδειξης files περιλαμβάνουν:

• Έργο Libero SoC
• GUI εγκατάστασης
• Προγραμματισμός files
• Readme.txt file
• TCL_Scripts

Η εφαρμογή GUI στον κεντρικό υπολογιστή εκδίδει εντολές στη συσκευή RTG4 μέσω της διεπαφής USB-UART. Αυτή η διεπαφή UART έχει σχεδιαστεί με το CoreUART, το οποίο είναι μια λογική IP από τον κατάλογο IP του Libero SoC. Η CoreUART IP στο ύφασμα RTG4 λαμβάνει εντολές και τις μεταδίδει στη λογική αποκωδικοποιητή εντολών. Η λογική αποκωδικοποιητής εντολών αποκωδικοποιεί την εντολή ανάγνωσης ή εγγραφής, η οποία εκτελείται χρησιμοποιώντας τη λογική της διεπαφής μνήμης.

Το μπλοκ διασύνδεσης μνήμης χρησιμοποιείται για την ανάγνωση/εγγραφή και την παρακολούθηση των σημαιών σφάλματος LSRAM. Το ενσωματωμένο EDAC διορθώνει το σφάλμα 1 bit κατά την ανάγνωση από το LSRAM και παρέχει διορθωμένα δεδομένα στη διεπαφή χρήστη, αλλά δεν εγγράφει τα διορθωμένα δεδομένα πίσω στο LSRAM. Το ενσωματωμένο LSRAM EDAC δεν εφαρμόζει λειτουργία καθαρισμού. Ο σχεδιασμός επίδειξης υλοποιεί τη λογική καθαρισμού, η οποία παρακολουθεί τη σημαία διόρθωσης 1 bit και ενημερώνει το LSRAM με τα διορθωμένα δεδομένα εάν παρουσιαστεί ένα μόνο σφάλμα bit.
Το SmartDebug GUI χρησιμοποιείται για την εισαγωγή σφάλματος 1 bit ή 2 bit στα δεδομένα LSRAM.
Το σχήμα 1 δείχνει το μπλοκ διάγραμμα ανώτατου επιπέδου του σχεδιασμού επίδειξης RTG4 LSRAM EDAC.

Εικόνα 1 • Μπλοκ διάγραμμα ανωτάτου επιπέδου

Ακολουθούν οι διαμορφώσεις σχεδίασης επίδειξης:

1. Το LSRAM έχει ρυθμιστεί για λειτουργία ×18 και το EDAC ενεργοποιείται συνδέοντας το σήμα ECC_EN LSRAM στο υψηλό.
   Σημείωμα: Το LSRAM EDAC υποστηρίζεται μόνο για λειτουργίες ×18 και ×36.
2. Η CoreUART IP έχει ρυθμιστεί ώστε να επικοινωνεί με την εφαρμογή του κεντρικού υπολογιστή με ρυθμό baud 115200.
3. Το RTG4FCCCECALIB_C0 έχει ρυθμιστεί να χρονίζει το CoreUART και άλλα λογικά υφάσματος στα 80 MHz.

Χαρακτηριστικά
Τα ακόλουθα είναι τα χαρακτηριστικά σχεδιασμού επίδειξης:

• Διαβάστε και γράψτε στο LSRAM
• Εισαγωγή σφάλματος 1 bit και 2 bit χρησιμοποιώντας το SmartDebug
• Εμφάνιση τιμών καταμέτρησης σφαλμάτων 1 bit και 2 bit
• Πρόβλεψη για εκκαθάριση των τιμών καταμέτρησης σφαλμάτων
• Ενεργοποιήστε ή απενεργοποιήστε τη λογική καθαρισμού μνήμης

Περιγραφή
Αυτός ο σχεδιασμός επίδειξης περιλαμβάνει την υλοποίηση των παρακάτω εργασιών:

• Εκκίνηση και πρόσβαση στο LSRAM
  Η λογική διασύνδεσης μνήμης που εφαρμόζεται στη λογική υφασμάτων λαμβάνει την εντολή αρχικοποίησης από το GUI και αρχικοποιεί τις πρώτες 256 θέσεις μνήμης του LSRAM με τα αυξητικά δεδομένα. Εκτελεί επίσης τις λειτουργίες ανάγνωσης και εγγραφής στις 256 θέσεις μνήμης του LSRAM λαμβάνοντας τη διεύθυνση και τα δεδομένα από το GUI. Για μια λειτουργία ανάγνωσης, η σχεδίαση ανακτά τα δεδομένα από το LSRAM και τα παρέχει στο GUI για εμφάνιση. Η προσδοκία είναι ότι ο σχεδιασμός δεν θα προκαλέσει σφάλματα πριν χρησιμοποιήσετε το SmartDebug.

Σημείωμα: Οι θέσεις μνήμης που δεν έχουν αρχικοποιηθεί μπορεί να έχουν τυχαίες τιμές και το SmartDebug μπορεί να εμφανίζει σφάλματα ενός ή δύο bit σε αυτές τις θέσεις.

• Έγχυση σφαλμάτων 1 bit ή 2 bit
  Το SmartDebug GUI χρησιμοποιείται για την εισαγωγή των σφαλμάτων 1 bit ή 2 bit στην καθορισμένη θέση μνήμης του LSRAM. Οι ακόλουθες λειτουργίες εκτελούνται χρησιμοποιώντας το SmartDebug για την εισαγωγή σφαλμάτων 1 bit και 2 bit στο LSRAM:
  • Ανοίξτε το SmartDebug GUI, κάντε κλικ στο Debug FPGA Array.
  • Μεταβείτε στην καρτέλα Μπλοκ μνήμης, επιλέξτε την παρουσία μνήμης και κάντε δεξί κλικ στο Προσθήκη.
  • Για να διαβάσετε το μπλοκ μνήμης, κάντε κλικ στην επιλογή Ανάγνωση μπλοκ.
  • Εισαγάγετε ένα σφάλμα ενός ή δύο bit σε οποιαδήποτε θέση του LSRAM συγκεκριμένου βάθους.
  • Για να γράψετε στην τροποποιημένη τοποθεσία, κάντε κλικ στο Write Block.
    Κατά τη λειτουργία ανάγνωσης και εγγραφής LSRAM μέσω του SmartDebug (JTAG) διεπαφή, ο ελεγκτής EDAC παρακάμπτεται και δεν υπολογίζει τα bit ECC για τη λειτουργία εγγραφής στο βήμα e.
• Καταμέτρηση σφαλμάτων
  Οι μετρητές 8 bit χρησιμοποιούνται για την παροχή μέτρησης σφαλμάτων και σχεδιάζονται στη λογική του υφάσματος για την καταμέτρηση σφαλμάτων 1 bit ή 2 bit. Η λογική του αποκωδικοποιητή εντολών παρέχει τις τιμές μέτρησης στο GUI κατά τη λήψη εντολών από το GUI.

Δομή χρονισμού
Σε αυτό το σχέδιο επίδειξης, υπάρχει ένας τομέας ρολογιού. Ο εσωτερικός ταλαντωτής 50 MHz οδηγεί το RTG4FCCC, το οποίο οδηγεί περαιτέρω το RTG4FCCCECALIB_C0. Το RTG4FCCCECALIB_C0 δημιουργεί ένα ρολόι 80 MHz που παρέχει μια πηγή ρολογιού στις μονάδες COREUART, cmd_decoder, TPSRAM_ECC και RAM_RW.
Το παρακάτω σχήμα δείχνει τη δομή χρονισμού του σχεδίου επίδειξης.

Εικόνα 2 • Δομή χρονισμού

Επαναφορά δομής
Σε αυτό το σχέδιο επίδειξης, το σήμα επαναφοράς στις μονάδες COREUART, cmd_decoder και RAM_RW παρέχεται μέσω της θύρας LOCK του RTG4FCCCECALIB_C0. Το παρακάτω σχήμα δείχνει τη δομή επαναφοράς του σχεδίου επίδειξης.

Εικόνα 3 • Επαναφορά δομής

Ρύθμιση του σχεδίου επίδειξης
Οι ακόλουθες ενότητες περιγράφουν τον τρόπο ρύθμισης του κιτ ανάπτυξης RTG4 και του GUI για την εκτέλεση του σχεδίου επίδειξης.

Ρυθμίσεις Jumper

1. Συνδέστε τους βραχυκυκλωτήρες στο κιτ ανάπτυξης RTG4, όπως φαίνεται στον Πίνακα 2.
   Πίνακας 2 • Ρυθμίσεις Jumper

   Αλτης	Καρφίτσωμα (Από)	Καρφίτσωμα (σε)	Σχόλια
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Αθέτηση
   J16	2	3	Αθέτηση
   J32	1	2	Αθέτηση
   J33	1	3	Αθέτηση
   	2	4

   Σημείωμα: Απενεργοποιήστε τον διακόπτη τροφοδοσίας, SW6, ενώ συνδέετε τους βραχυκυκλωτήρες.

2. Συνδέστε το καλώδιο USB (καλώδιο mini USB σε USB Type-A) στο J47 του κιτ ανάπτυξης RTG4 και το άλλο άκρο του καλωδίου στη θύρα USB του κεντρικού υπολογιστή.
3. Βεβαιωθείτε ότι τα προγράμματα οδήγησης γέφυρας USB σε UART εντοπίζονται αυτόματα. Αυτό μπορεί να επαληθευτεί στη διαχείριση συσκευών του κεντρικού υπολογιστή.
   Το σχήμα 4 δείχνει τις ιδιότητες της σειριακής θύρας USB 2.0 και τον συνδεδεμένο σειριακό μετατροπέα COM31 και USB C.

Εικόνα 4 • Προγράμματα οδήγησης USB σε UART Bridge

Σημείωμα: Εάν δεν είναι εγκατεστημένα τα προγράμματα οδήγησης USB to UART bridge, πραγματοποιήστε λήψη και εγκατάσταση των προγραμμάτων οδήγησης από www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Το σχήμα 5 δείχνει τη ρύθμιση της πλακέτας για την εκτέλεση της επίδειξης EDAC στο κιτ ανάπτυξης RTG4.

Προγραμματισμός του σχεδίου επίδειξης

1. Εκκινήστε το λογισμικό Libero SOC.
2. Για να προγραμματίσετε το κιτ ανάπτυξης RTG4 με την εργασία file παρέχεται ως μέρος του σχεδιασμού files χρησιμοποιώντας το λογισμικό FlashPro Express, ανατρέξτε στο Παράρτημα 1: Προγραμματισμός της συσκευής με χρήση του FlashPro Express, σελίδα 14.
   Σημείωμα: Μόλις ολοκληρωθεί ο προγραμματισμός με την εργασία file μέσω του λογισμικού FlashPro Express, προχωρήστε στο EDAC Demo GUI, σελίδα 9. Διαφορετικά, προχωρήστε στο επόμενο βήμα.
3. Στη ροή σχεδίασης Libero, κάντε κλικ στην ενέργεια Εκτέλεση προγράμματος.
4. Μόλις ολοκληρωθεί ο προγραμματισμός, εμφανίζεται το πράσινο τικ μπροστά από το «Εκτέλεση δράσης προγράμματος» υποδεικνύοντας τον επιτυχημένο προγραμματισμό του σχεδιασμού επίδειξης.

EDAC Demo GUI
Η επίδειξη EDAC παρέχεται με ένα φιλικό προς το χρήστη GUI, όπως φαίνεται στην Εικόνα 7, που εκτελείται στον κεντρικό υπολογιστή, το οποίο επικοινωνεί με το κιτ ανάπτυξης RTG4. Το UART χρησιμοποιείται ως το υποκείμενο πρωτόκολλο επικοινωνίας μεταξύ του κεντρικού υπολογιστή και του κιτ ανάπτυξης RTG4.

Το GUI περιέχει τις ακόλουθες ενότητες:

1. Επιλογή θύρας COM για τη δημιουργία της σύνδεσης UART στο RTG4 FPGA με ρυθμό baud 115200.
2. Εγγραφή μνήμης LSRAM: Για εγγραφή των δεδομένων 8-bit στην καθορισμένη διεύθυνση μνήμης LSRAM.
3. Memory Scrubbing: Για να ενεργοποιήσετε ή να απενεργοποιήσετε τη λογική καθαρισμού.
4. Ανάγνωση μνήμης LSRAM: Για ανάγνωση των δεδομένων 8-bit από την καθορισμένη διεύθυνση μνήμης LSRAM.
5. Error Count: Εμφανίζει τον αριθμό σφαλμάτων και παρέχει μια επιλογή μηδενισμού της τιμής του μετρητή.
6. Αριθμός σφαλμάτων 1 bit: Εμφανίζει τον αριθμό σφαλμάτων 1 bit και παρέχει μια επιλογή μηδενισμού της τιμής του μετρητή.
7. Αριθμός σφαλμάτων 2 bit: Εμφανίζει τον αριθμό σφαλμάτων 2 bit και παρέχει μια επιλογή μηδενισμού της τιμής του μετρητή.
8. Δεδομένα καταγραφής: Παρέχει τις πληροφορίες κατάστασης για κάθε λειτουργία που εκτελείται χρησιμοποιώντας το GUI.

Εκτέλεση της επίδειξης
Τα παρακάτω βήματα περιγράφουν τον τρόπο εκτέλεσης της επίδειξης:

1. Μεταβείτε στο \v1.2.2\v1.2.2\Exe και κάντε διπλό κλικ στο EDAC_GUI.exe όπως φαίνεται στην Εικόνα 8.
2. Επιλέξτε τη θύρα COM31 από τη λίστα και κάντε κλικ στο Connect.

Έγχυση και διόρθωση σφάλματος ενός bit

1. Στο παρεχόμενο σχέδιο Libero, κάντε διπλό κλικ στο SmartDebug Design στη ροή σχεδίασης.
2. Στο SmartDebug GUI, κάντε κλικ στο Debug FPGA Array.
3. Στο παράθυρο Debug FPGA Array, μεταβείτε στην καρτέλα Memory Blocks. Θα δείξει το μπλοκ LSRAM στο σχεδιασμό με μια λογική και φυσική view. Τα λογικά μπλοκ εμφανίζονται με ένα εικονίδιο L και τα φυσικά μπλοκ εμφανίζονται με ένα εικονίδιο P.
4. Επιλέξτε την παρουσία του φυσικού μπλοκ και κάντε δεξί κλικ στην Προσθήκη.
5. Για να διαβάσετε το μπλοκ μνήμης, κάντε κλικ στην επιλογή Ανάγνωση μπλοκ.
6. Εισαγωγή σφάλματος 1 bit στα δεδομένα 8 bit σε οποιαδήποτε θέση της LSRAM έως το βάθος 256, όπως φαίνεται στην παρακάτω εικόνα όπου το σφάλμα 1 bit εγχέεται στην 0η θέση της LSRAM.
7. Κάντε κλικ στο Write Block για να γράψετε τα τροποποιημένα δεδομένα στην προβλεπόμενη τοποθεσία.
8. Μεταβείτε στο EDAC GUI και εισαγάγετε το πεδίο Διεύθυνση στην ενότητα Ανάγνωση μνήμης LSRAM και κάντε κλικ στην επιλογή Ανάγνωση, όπως φαίνεται στην παρακάτω εικόνα.
9. Παρατηρήστε τα πεδία Καταμέτρηση σφαλμάτων 1 bit και Ανάγνωση δεδομένων στο GUI. Η τιμή του αριθμού σφαλμάτων αυξάνεται κατά 1.
   Το πεδίο Ανάγνωση δεδομένων εμφανίζει τα σωστά δεδομένα καθώς το EDAC διορθώνει το bit σφάλματος.

Σημείωμα: Εάν ο καθαρισμός μνήμης δεν είναι ενεργοποιημένος, τότε ο αριθμός σφαλμάτων αυξάνεται για κάθε ανάγνωση από την ίδια διεύθυνση LSRAM, καθώς προκαλεί το σφάλμα 1 bit.

Έγχυση και ανίχνευση σφαλμάτων διπλού bit

1. Εκτελέστε το βήμα 1 έως το βήμα 5 όπως δίνεται στην Έγχυση και διόρθωση σφάλματος ενός bit, σελίδα 10.
2. Εισαγωγή σφάλματος 2 bit στα δεδομένα 8 bit σε οποιαδήποτε θέση της LSRAM έως το βάθος 256, όπως φαίνεται στην παρακάτω εικόνα όπου το σφάλμα 2 bit εγχέεται στη θέση 'A' της LSRAM.
3. Κάντε κλικ στο Write Block για να γράψετε τα τροποποιημένα δεδομένα στην προβλεπόμενη τοποθεσία.
4. Μεταβείτε στο EDAC GUI και εισαγάγετε το πεδίο Διεύθυνση στην ενότητα Ανάγνωση μνήμης LSRAM και κάντε κλικ στην επιλογή Ανάγνωση, όπως φαίνεται στην παρακάτω εικόνα.
5. Παρατηρήστε τα πεδία Καταμέτρηση σφαλμάτων 2-bit και Ανάγνωση δεδομένων στο GUI. Η τιμή του αριθμού σφαλμάτων αυξάνεται κατά 1.
   Το πεδίο Ανάγνωση δεδομένων εμφανίζει τα κατεστραμμένα δεδομένα.

Όλες οι ενέργειες που εκτελούνται στο RTG4 καταγράφονται στην ενότητα Serial Console του GUI.

Σύναψη
Αυτή η επίδειξη υπογραμμίζει τις δυνατότητες EDAC των μνημών RTG4 LSRAM. Το σφάλμα 1 bit ή το σφάλμα 2 bit εισάγονται μέσω του SmartDebug GUI. Η διόρθωση σφαλμάτων 1 bit και η ανίχνευση σφαλμάτων 2 bit παρατηρούνται χρησιμοποιώντας ένα GUI EDAC.

Προγραμματισμός της συσκευής χρησιμοποιώντας το FlashPro Express

Αυτή η ενότητα περιγράφει τον τρόπο προγραμματισμού της συσκευής RTG4 με την εργασία προγραμματισμού file χρησιμοποιώντας το FlashPro Express.

Για να προγραμματίσετε τη συσκευή, ακολουθήστε τα παρακάτω βήματα:

1. Βεβαιωθείτε ότι οι ρυθμίσεις του βραχυκυκλωτήρα στην πλακέτα είναι οι ίδιες με αυτές που αναφέρονται στον Πίνακα 3 του UG0617:
   Οδηγός χρήσης RTG4 Development Kit.
2. Προαιρετικά, το jumper J32 μπορεί να ρυθμιστεί ώστε να συνδέει τις ακίδες 2-3 όταν χρησιμοποιείται εξωτερικός προγραμματιστής FlashPro4, FlashPro5 ή FlashPro6 αντί για την προεπιλεγμένη ρύθμιση jumper για χρήση του ενσωματωμένου FlashPro5.
   Σημείωμα: Ο διακόπτης τροφοδοσίας, SW6 πρέπει να είναι απενεργοποιημένος κατά την πραγματοποίηση των συνδέσεων του βραχυκυκλωτήρα.
3. Συνδέστε το καλώδιο τροφοδοσίας στην υποδοχή J9 στην πλακέτα.
4. Ενεργοποιήστε τον διακόπτη τροφοδοσίας SW6.
5. Εάν χρησιμοποιείτε το ενσωματωμένο FlashPro5, συνδέστε το καλώδιο USB στην υποδοχή J47 και στον κεντρικό υπολογιστή.
   Εναλλακτικά, εάν χρησιμοποιείτε εξωτερικό προγραμματιστή, συνδέστε το ribbon καλώδιο στο JTAG κεφαλίδα J22 και συνδέστε τον προγραμματιστή στον κεντρικό υπολογιστή.
6. Στον κεντρικό υπολογιστή, εκκινήστε το λογισμικό FlashPro Express.
7. Κάντε κλικ στο New ή επιλέξτε New Job Project από το FlashPro Express Job από το μενού Project για να δημιουργήσετε ένα νέο έργο εργασίας, όπως φαίνεται στην παρακάτω εικόνα.
8. Εισαγάγετε τα ακόλουθα στο πλαίσιο διαλόγου New Job Project from FlashPro Express Job:
   • Δουλειά προγραμματισμού file: Κάντε κλικ στην Αναζήτηση και μεταβείτε στη θέση όπου η .job file βρίσκεται και επιλέξτε το file. Η προεπιλεγμένη τοποθεσία είναι: \rtg4_dg0703_df\Programming_Job
   • Τοποθεσία έργου εργασίας FlashPro Express: Κάντε κλικ στην Αναζήτηση και μεταβείτε στην επιθυμητή τοποθεσία έργου FlashPro Express.
9. Κάντε κλικ στο OK. Ο απαιτούμενος προγραμματισμός file είναι επιλεγμένο και έτοιμο για προγραμματισμό στη συσκευή.
10. Θα εμφανιστεί το παράθυρο FlashPro Express, επιβεβαιώστε ότι εμφανίζεται ένας αριθμός προγραμματιστή στο πεδίο Προγραμματιστής. Εάν δεν το κάνει, επιβεβαιώστε τις συνδέσεις της πλακέτας και κάντε κλικ στο Refresh/Rescan Programmers.
11. Κάντε κλικ στο RUN. Όταν η συσκευή προγραμματιστεί με επιτυχία, εμφανίζεται μια κατάσταση RUN PASSED όπως φαίνεται στην παρακάτω εικόνα.
12. Κλείστε το FlashPro Express ή κάντε κλικ στο Exit στην καρτέλα Project.

Εκτέλεση της δέσμης ενεργειών TCL

Τα σενάρια TCL παρέχονται στο σχέδιο files φάκελο στον κατάλογο TCL_Scripts. Εάν απαιτείται, το σχέδιο
η ροή μπορεί να αναπαραχθεί από την υλοποίηση σχεδίου μέχρι τη δημιουργία εργασίας file.

Για να εκτελέσετε το TCL, ακολουθήστε τα παρακάτω βήματα:

1. Εκκινήστε το λογισμικό Libero
2. Επιλέξτε Έργο > Εκτέλεση σεναρίου….
3. Κάντε κλικ στην Αναζήτηση και επιλέξτε script.tcl από τον ληφθέντα κατάλογο TCL_Scripts.
4. Κάντε κλικ στην επιλογή Εκτέλεση.

Μετά την επιτυχή εκτέλεση του σεναρίου TCL, το έργο Libero δημιουργείται στον κατάλογο TCL_Scripts.
Για περισσότερες πληροφορίες σχετικά με τα σενάρια TCL, ανατρέξτε στο rtg4_dg0703_df/TCL_Scripts/readme.txt.
Ανατρέξτε στον Οδηγό αναφοράς εντολών Libero® SoC TCL για περισσότερες λεπτομέρειες σχετικά με τις εντολές TCL. Επικοινωνήστε με την τεχνική υποστήριξη για τυχόν απορίες που προκύπτουν κατά την εκτέλεση της δέσμης ενεργειών TCL.

Η Microsemi δεν παρέχει καμία εγγύηση, αντιπροσώπευση ή εγγύηση σχετικά με τις πληροφορίες που περιέχονται στο παρόν ή την καταλληλότητα των προϊόντων και των υπηρεσιών της για οποιονδήποτε συγκεκριμένο σκοπό, ούτε η Microsemi αναλαμβάνει οποιαδήποτε ευθύνη που προκύπτει από την εφαρμογή ή τη χρήση οποιουδήποτε προϊόντος ή κυκλώματος. Τα προϊόντα που πωλούνται σύμφωνα με το παρόν και οποιαδήποτε άλλα προϊόντα που πωλούνται από τη Microsemi έχουν υποβληθεί σε περιορισμένες δοκιμές και δεν πρέπει να χρησιμοποιούνται σε συνδυασμό με κρίσιμους για την αποστολή εξοπλισμό ή εφαρμογές. Οποιεσδήποτε προδιαγραφές απόδοσης πιστεύεται ότι είναι αξιόπιστες, αλλά δεν επαληθεύονται και ο Αγοραστής πρέπει να διεξάγει και να ολοκληρώσει όλες τις επιδόσεις και άλλες δοκιμές των προϊόντων, μόνος και μαζί με ή εγκατεστημένα σε οποιαδήποτε τελικά προϊόντα. Ο αγοραστής δεν θα βασίζεται σε δεδομένα και προδιαγραφές ή παραμέτρους απόδοσης που παρέχονται από τη Microsemi. Είναι ευθύνη του Αγοραστή να προσδιορίσει ανεξάρτητα την καταλληλότητα οποιωνδήποτε προϊόντων και να ελέγξει και να επαληθεύσει την ίδια. Οι πληροφορίες που παρέχονται από τη Microsemi παρακάτω παρέχονται «ως έχουν, όπου υπάρχει» και με όλα τα σφάλματα, και ολόκληρος ο κίνδυνος που σχετίζεται με αυτές τις πληροφορίες ανήκει εξ ολοκλήρου στον Αγοραστή. Η Microsemi δεν εκχωρεί, ρητά ή σιωπηρά, σε κανένα συμβαλλόμενο μέρος δικαιώματα ευρεσιτεχνίας, άδειες ή άλλα δικαιώματα πνευματικής ιδιοκτησίας, είτε όσον αφορά αυτές τις πληροφορίες καθεαυτές είτε οτιδήποτε περιγράφεται από αυτές τις πληροφορίες. Οι πληροφορίες που παρέχονται σε αυτό το έγγραφο είναι ιδιοκτησία της Microsemi και η Microsemi διατηρεί το δικαίωμα να κάνει οποιεσδήποτε αλλαγές στις πληροφορίες σε αυτό το έγγραφο ή σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση.

Σχετικά με τη Microsemi Η Microsemi, μια εξ ολοκλήρου θυγατρική της Microchip Technology Inc. (Nasdaq: MCHP), προσφέρει ένα ολοκληρωμένο χαρτοφυλάκιο λύσεων ημιαγωγών και συστημάτων για την αεροδιαστημική και την άμυνα, τις επικοινωνίες, τα κέντρα δεδομένων και τις βιομηχανικές αγορές. Τα προϊόντα περιλαμβάνουν υψηλής απόδοσης και σκληρυμένα με ακτινοβολία αναλογικά ολοκληρωμένα κυκλώματα μικτού σήματος, FPGA, SoC και ASIC. προϊόντα διαχείρισης ενέργειας? συσκευές χρονισμού και συγχρονισμού και ακριβείς λύσεις χρόνου, που θέτουν τα παγκόσμια πρότυπα για το χρόνο. συσκευές επεξεργασίας φωνής? Λύσεις RF; διακριτά εξαρτήματα. λύσεις αποθήκευσης και επικοινωνίας επιχειρήσεων, τεχνολογίες ασφάλειας και επεκτάσιμο anti-tampε προϊόντα? Λύσεις Ethernet; IC και μεσαία ανοίγματα Power-over-Ethernet. καθώς και προσαρμοσμένες δυνατότητες και υπηρεσίες σχεδιασμού. Μάθετε περισσότερα στο www.microsemi.com.

Αρχηγείο Microsemi
One Enterprise, Aliso Viejo,
CA 92656 ΗΠΑ
Εντός ΗΠΑ: +1 800-713-4113
Εκτός ΗΠΑ: +1 949-380-6100
Πωλήσεις: +1 949-380-6136
Φαξ: +1 949-215-4996
Email: πωλήσεις.support@microsemi.com
www.microsemi.com

©2021 Microsemi, μια εξ ολοκλήρου θυγατρική της Microchip Technology Inc. Με την επιφύλαξη παντός δικαιώματος. Η ονομασία Microsemi και το λογότυπο Microsemi είναι σήματα κατατεθέντα της Microsemi Corporation. Όλα τα άλλα εμπορικά σήματα και σήματα υπηρεσιών είναι ιδιοκτησία των αντίστοιχων κατόχων τους.

Microsemi Proprietary DG0703 Αναθεώρηση 4.0

Έγγραφα / Πόροι

Ανίχνευση και διόρθωση σφαλμάτων MICROCHIP στη μνήμη RTG4 LSRAM [pdf] Οδηγός χρήστη DG0703 Επίδειξη, Ανίχνευση και διόρθωση σφαλμάτων στη μνήμη RTG4 LSRAM, Ανίχνευση και διόρθωση στη μνήμη RTG4 LSRAM, Μνήμη RTG4 LSRAM, Μνήμη LSRAM

Αναφορές

• Εγχειρίδιο χρήστη