MICROCHIP-Fehlererkennung und -korrektur auf RTG4 LSRAM-Speicher

Änderungsverlauf

Der Revisionsverlauf beschreibt die Änderungen, die im Dokument vorgenommen wurden. Die Änderungen werden nach Revision aufgelistet, beginnend mit der aktuellsten Veröffentlichung.

Revision 4.0
Im Folgenden finden Sie eine Zusammenfassung der Änderungen, die in dieser Revision vorgenommen wurden.

• Das Dokument für Libero SoC v2021.2 aktualisiert.
• Anhang 1 hinzugefügt: Programmieren des Geräts mit FlashPro Express, Seite 14.
• Anhang 2 hinzugefügt: Ausführen des TCL-Skripts, Seite 16.
• Verweise auf Libero-Versionsnummern entfernt.

Revision 3.0
Das Dokument für die Softwareversion Libero v11.9 SP1 wurde aktualisiert.

Revision 2.0
Das Dokument für die Softwareversion Libero v11.8 SP2 wurde aktualisiert.

Revision 1.0
Die erste Veröffentlichung dieses Dokuments.

Fehlererkennung und -korrektur im RTG4 LSRAM-Speicher

Dieses Referenzdesign beschreibt die Fähigkeiten zur Fehlererkennung und -korrektur (EDAC) der RTG4™ FPGA-LSRAMs. In einer SEU-empfindlichen Umgebung (Single Event Upset) ist RAM anfällig für vorübergehende Fehler, die durch schwere Ionen verursacht werden. Diese Fehler können erkannt und korrigiert werden, indem Fehlerkorrekturcodes (ECCs) verwendet werden. Die RTG4-FPGA-RAM-Blöcke verfügen über integrierte EDAC-Controller zum Generieren der Fehlerkorrekturcodes zum Korrigieren eines 1-Bit-Fehlers oder zum Erkennen eines 2-Bit-Fehlers.

Wenn ein 1-Bit-Fehler erkannt wird, korrigiert der EDAC-Controller das Fehlerbit und setzt das Fehlerkorrektur-Flag (SB_CORRECT) auf aktiv hoch. Wenn ein 2-Bit-Fehler erkannt wird, setzt die EDAC-Steuerung das Fehlererkennungs-Flag (DB_DETECT) auf aktiv hoch.
Weitere Informationen zur RTG4 LSRAM EDAC-Funktionalität finden Sie in UG0574: RTG4 FPGA Fabric

Benutzerhandbuch.
In diesem Referenzdesign wird der 1-Bit-Fehler oder 2-Bit-Fehler über die SmartDebug-GUI eingeführt. EDAC wird unter Verwendung einer grafischen Benutzeroberfläche (GUI) beobachtet, die die UART-Schnittstelle verwendet, um auf den LSRAM zum Lesen/Schreiben von Daten zuzugreifen, Libero® System-on-Chip (SoC) SmartDebug (JTAG) wird verwendet, um die Fehler in den LSRAM-Speicher einzuspeisen.

Designanforderungen
Tabelle 1 listet die Referenzdesign-Anforderungen zum Ausführen der RTG4 LSRAM EDAC-Demo auf.

Tabelle 1 • Designanforderungen

Software

• Libero-SoC
• FlashPro Express
• SmartDebug
• Host-PC-Treiber USB-zu-UART-Treiber

Notiz: Libero SmartDesign und Konfigurations-Screenshots, die in diesem Handbuch gezeigt werden, dienen nur zu Illustrationszwecken.
Öffnen Sie das Libero-Design, um die neuesten Updates anzuzeigen.

Voraussetzungen
Bevor Sie beginnen:
Laden Sie Libero SoC herunter und installieren Sie es (wie in der webWebsite für dieses Design) auf dem Host-PC von folgendem Speicherort: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc

Demo-Design
Laden Sie das Demo-Design herunter files von der Microsemi webWebsite unter: http://soc.microsemi.com/download/rsc/?f=rtg4_dg0703_df

Das Demo-Design fileDazu gehören:

• Libero SoC-Projekt
• GUI-Installer
• Programmierung files
• Liesmich.txt file
• TCL_Scripts

Die GUI-Anwendung auf dem Host-PC gibt über die USB-UART-Schnittstelle Befehle an das RTG4-Gerät aus. Diese UART-Schnittstelle wurde mit CoreUART entwickelt, einer logischen IP aus dem IP-Katalog des Libero SoC. Die CoreUART-IP im RTG4-Fabric empfängt Befehle und überträgt sie an die Befehlsdecoderlogik. Die Befehlsdecodiererlogik decodiert den Lese- oder Schreibbefehl, der unter Verwendung der Speicherschnittstellenlogik ausgeführt wird.

Der Speicherschnittstellenblock wird zum Lesen/Schreiben und Überwachen der LSRAM-Fehler-Flags verwendet. Der eingebaute EDAC korrigiert den 1-Bit-Fehler beim Lesen aus dem LSRAM und liefert korrigierte Daten an die Benutzerschnittstelle, schreibt jedoch keine korrigierten Daten zurück in den LSRAM. Der eingebaute LSRAM EDAC implementiert keine Scrubbing-Funktion. Das Demodesign implementiert eine Scrub-Logik, die das 1-Bit-Korrektur-Flag überwacht und das LSRAM mit den korrigierten Daten aktualisiert, wenn ein Einzelbitfehler auftritt.
Die SmartDebug-GUI wird verwendet, um 1-Bit- oder 2-Bit-Fehler in die LSRAM-Daten einzufügen.
Abbildung 1 zeigt das Top-Level-Blockdiagramm des RTG4 LSRAM EDAC-Demodesigns.

Abbildung 1 • Blockdiagramm der obersten Ebene

Im Folgenden sind die Demo-Designkonfigurationen aufgeführt:

1. Der LSRAM ist für den ×18-Modus konfiguriert und EDAC wird aktiviert, indem das ECC_EN-Signal des LSRAMs auf hoch gelegt wird.
   Notiz: Der LSRAM EDAC wird nur für die Modi ×18 und ×36 unterstützt.
2. Die CoreUART-IP ist so konfiguriert, dass sie mit der Host-PC-Anwendung mit einer Baudrate von 115200 kommuniziert.
3. Das RTG4FCCCECALIB_C0 ist so konfiguriert, dass es den CoreUART und andere Fabric-Logik mit 80 MHz taktet.

Merkmale
Im Folgenden sind die Designmerkmale der Demo aufgeführt:

• Lesen und schreiben Sie in LSRAM
• Fügen Sie 1-Bit- und 2-Bit-Fehler mit SmartDebug ein
• Zeigt 1-Bit- und 2-Bit-Fehlerzählwerte an
• Vorkehrung zum Löschen der Fehlerzählwerte
• Aktivieren oder deaktivieren Sie die Speicherbereinigungslogik

Beschreibung
Dieses Demodesign umfasst die Implementierung der folgenden Aufgaben:

• Initialisieren und Zugreifen auf LSRAM
  Die in der Fabric-Logik implementierte Speicherschnittstellenlogik empfängt den Initialisierungsbefehl von der GUI und initialisiert die ersten 256 Speicherstellen des LSRAM mit den inkrementellen Daten. Es führt auch die Lese- und Schreiboperationen an den 256 Speicherplätzen des LSRAM durch, indem es die Adresse und Daten von der GUI empfängt. Für eine Leseoperation ruft das Design die Daten aus dem LSRAM ab und stellt sie der GUI zur Anzeige bereit. Es wird erwartet, dass das Design vor der Verwendung von SmartDebug keine Fehler verursacht.

Notiz: Nicht initialisierte Speicherstellen können zufällige Werte haben und SmartDebug kann an diesen Stellen Einzelbit- oder Doppelbitfehler anzeigen.

• Einfügen von 1-Bit- oder 2-Bit-Fehlern
  Die SmartDebug-GUI wird verwendet, um die 1-Bit- oder 2-Bit-Fehler in die angegebene Speicherstelle des LSRAM einzufügen. Die folgenden Operationen werden mit SmartDebug durchgeführt, um 1-Bit- und 2-Bit-Fehler in LSRAM einzufügen:
  • Öffnen Sie die SmartDebug-GUI, klicken Sie auf FPGA-Array debuggen.
  • Wechseln Sie zur Registerkarte Speicherblöcke, wählen Sie die Speicherinstanz aus und klicken Sie mit der rechten Maustaste auf Hinzufügen.
  • Um den Speicherblock zu lesen, klicken Sie auf Block lesen.
  • Injizieren Sie Einzelbit- oder Doppelbitfehler in eine beliebige Stelle des LSRAM mit einer bestimmten Tiefe.
  • Um an den geänderten Speicherort zu schreiben, klicken Sie auf Block schreiben.
    Während des LSRAM-Lese- und Schreibvorgangs durch das SmartDebug (JTAG)-Schnittstelle wird der EDAC-Controller umgangen und berechnet die ECC-Bits für die Schreiboperation in Schritt e nicht.
• Fehlerzählung
  8-Bit-Zähler werden verwendet, um eine Fehlerzählung bereitzustellen, und sind in der Fabric-Logik so konzipiert, dass sie 1-Bit- oder 2-Bit-Fehler zählen. Die Befehlsdekoderlogik liefert die Zählwerte an die GUI, wenn sie Befehle von der GUI empfängt.

Taktungsstruktur
In diesem Demodesign gibt es eine Taktdomäne. Der interne 50-MHz-Oszillator treibt den RTG4FCCC, der wiederum RTG4FCCCECALIB_C0 treibt. Das RTG4FCCCECALIB_C0 generiert einen 80-MHz-Takt, der eine Taktquelle für die Module COREUART, cmd_decoder, TPSRAM_ECC und RAM_RW bereitstellt.
Die folgende Abbildung zeigt die Taktungsstruktur des Demodesigns.

Abbildung 2 • Taktungsstruktur

Struktur zurücksetzen
In diesem Demodesign wird das Reset-Signal für die Module COREUART, cmd_decoder und RAM_RW über den LOCK-Port von RTG4FCCCECALIB_C0 bereitgestellt. Die folgende Abbildung zeigt die Reset-Struktur des Demodesigns.

Abbildung 3 • Struktur zurücksetzen

Einrichten des Demo-Designs
In den folgenden Abschnitten wird beschrieben, wie Sie das RTG4 Development Kit und die GUI einrichten, um das Demodesign auszuführen.

Jumper-Einstellungen

1. Verbinden Sie die Jumper auf dem RTG4 Development Kit, wie in Tabelle 2 gezeigt.
   Tabelle 2 • Jumper-Einstellungen

   Jumper	Pin (von)	Pin (an)	Kommentare
   J11, J17, J19, J21, J23, J26, J27, J28	1	2	Standard
   J16	2	3	Standard
   J32	1	2	Standard
   J33	1	3	Standard
   	2	4

   Notiz: Schalten Sie den Stromversorgungsschalter SW6 aus, während Sie die Jumper anschließen.

2. Schließen Sie das USB-Kabel (Mini-USB-zu-Typ-A-USB-Kabel) an J47 des RTG4-Entwicklungskits und das andere Ende des Kabels an den USB-Anschluss des Host-PCs an.
3. Stellen Sie sicher, dass die USB-zu-UART-Brückentreiber automatisch erkannt werden. Dies kann im Gerätemanager des Host-PCs überprüft werden.
   Abbildung 4 zeigt die Eigenschaften des seriellen USB 2.0-Ports und den angeschlossenen COM31- und USB-Seriell-Konverter C.

Abbildung 4 • USB-zu-UART-Brückentreiber

Notiz: Wenn die USB-zu-UART-Bridge-Treiber nicht installiert sind, laden Sie die Treiber von herunter und installieren Sie sie www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip

Abbildung 5 zeigt das Board-Setup zum Ausführen der EDAC-Demo auf dem RTG4 Development Kit.

Programmieren des Demodesigns

1. Starten Sie die Libero SOC-Software.
2. Programmieren Sie das RTG4 Development Kit mit dem Job file als Teil des Designs bereitgestellt files mit der Software FlashPro Express, siehe Anhang 1: Programmieren des Geräts mit FlashPro Express, Seite 14.
   Notiz: Sobald die Programmierung mit dem Job erledigt ist file über die FlashPro Express-Software, fahren Sie mit EDAC-Demo-GUI, Seite 9 fort. Andernfalls fahren Sie mit dem nächsten Schritt fort.
3. Klicken Sie im Libero-Design-Flow auf die Aktion Programm ausführen.
4. Sobald die Programmierung abgeschlossen ist, erscheint ein grünes Häkchen vor der Aktion „Programm ausführen“, was die erfolgreiche Programmierung des Demodesigns anzeigt.

EDAC-Demo-GUI
Die EDAC-Demo wird mit einer benutzerfreundlichen GUI bereitgestellt, wie in Abbildung 7 gezeigt, die auf dem Host-PC läuft, der mit dem RTG4 Development Kit kommuniziert. Der UART wird als zugrunde liegendes Kommunikationsprotokoll zwischen dem Host-PC und dem RTG4 Development Kit verwendet.

Die GUI enthält die folgenden Abschnitte:

1. COM-Port-Auswahl zum Herstellen der UART-Verbindung zum RTG4-FPGA mit der Baudrate 115200.
2. LSRAM-Speicher schreiben: Zum Schreiben der 8-Bit-Daten an die angegebene LSRAM-Speicheradresse.
3. Memory Scrubbing: Zum Aktivieren oder Deaktivieren der Scrubbing-Logik.
4. LSRAM Memory Read: Zum Lesen der 8-Bit-Daten von der angegebenen LSRAM-Speicheradresse.
5. Fehlerzähler: Zeigt den Fehlerzähler an und bietet eine Option zum Zurücksetzen des Zählerwerts auf Null.
6. 1-Bit-Fehlerzähler: Zeigt den 1-Bit-Fehlerzähler an und bietet eine Option zum Zurücksetzen des Zählerwerts auf Null.
7. 2-Bit-Fehlerzähler: Zeigt den 2-Bit-Fehlerzähler an und bietet eine Option zum Zurücksetzen des Zählerwerts auf Null.
8. Protokolldaten: Liefert die Statusinformationen für jeden Vorgang, der über die GUI ausgeführt wird.

Ausführen der Demo
Die folgenden Schritte beschreiben, wie Sie die Demo ausführen:

1. Gehe zu \v1.2.2\v1.2.2\Exe und doppelklicken Sie auf EDAC_GUI.exe, wie in Abbildung 8 gezeigt.
2. Wählen Sie den COM31-Anschluss aus der Liste aus und klicken Sie auf Verbinden.

Einzelbitfehlerinjektion und -korrektur

1. Doppelklicken Sie im bereitgestellten Libero-Design im Design-Flow auf das SmartDebug-Design.
2. Klicken Sie in der SmartDebug-GUI auf FPGA-Array debuggen.
3. Wechseln Sie im Fenster „FPGA-Array debuggen“ zur Registerkarte „Speicherblöcke“. Es zeigt den LSRAM-Block im Design mit einem logischen und physikalischen view. Logische Blöcke werden mit einem L-Icon angezeigt und physikalische Blöcke werden mit einem P-Icon angezeigt.
4. Wählen Sie die physische Blockinstanz aus und klicken Sie mit der rechten Maustaste auf Hinzufügen.
5. Um den Speicherblock zu lesen, klicken Sie auf Block lesen.
6. Fügen Sie einen 1-Bit-Fehler in die 8-Bit-Daten an einer beliebigen Stelle des LSRAM bis zu Tiefe 256 ein, wie in der folgenden Abbildung gezeigt, wo ein 1-Bit-Fehler an der 0-ten Stelle des LSRAM eingefügt wird.
7. Klicken Sie auf Block schreiben, um die geänderten Daten an die vorgesehene Stelle zu schreiben.
8. Gehen Sie zur EDAC-GUI und geben Sie das Adressfeld im Abschnitt LSRAM Memory Read ein und klicken Sie auf Read, wie in der folgenden Abbildung gezeigt.
9. Beobachten Sie die Felder 1 Bit Error Count und Read Data in der GUI. Der Fehlerzählerwert erhöht sich um 1.
   Das Feld „Lesedaten“ zeigt die korrekten Daten an, während der EDAC das Fehlerbit korrigiert.

Notiz: Wenn die Speicherbereinigung nicht aktiviert ist, wird der Fehlerzähler für jeden Lesevorgang von derselben LSRAM-Adresse inkrementiert, da er den 1-Bit-Fehler verursacht.

Doppelte Bitfehlerinjektion und Erkennung

1. Führen Sie die Schritte 1 bis 5 wie in Einzelbitfehlerinjektion und -korrektur, Seite 10 beschrieben durch.
2. Fügen Sie einen 2-Bit-Fehler in die 8-Bit-Daten an einer beliebigen Stelle des LSRAM bis zu Tiefe 256 ein, wie in der folgenden Abbildung gezeigt, wo der 2-Bit-Fehler an der Stelle „A“ des LSRAM eingefügt wird.
3. Klicken Sie auf Block schreiben, um die geänderten Daten an die vorgesehene Stelle zu schreiben.
4. Gehen Sie zur EDAC-GUI und geben Sie das Adressfeld im Abschnitt LSRAM Memory Read ein und klicken Sie auf Read, wie in der folgenden Abbildung gezeigt.
5. Beobachten Sie die Felder 2-Bit Error Count und Read Data in der GUI. Der Fehlerzählerwert erhöht sich um 1.
   Das Feld Read Data zeigt die beschädigten Daten an.

Alle in RTG4 durchgeführten Aktionen werden im Abschnitt Serial Console der GUI protokolliert.

Abschluss
Diese Demo zeigt die EDAC-Fähigkeiten der RTG4 LSRAM-Speicher. Der 1-Bit-Fehler oder der 2-Bit-Fehler werden über die SmartDebug-GUI eingeführt. 1-Bit-Fehlerkorrektur und 2-Bit-Fehlererkennung werden unter Verwendung einer EDAC-GUI beobachtet.

Programmieren des Geräts mit FlashPro Express

Dieser Abschnitt beschreibt, wie Sie das RTG4-Gerät mit dem Programmierjob programmieren file mit FlashPro Express.

Um das Gerät zu programmieren, führen Sie die folgenden Schritte aus:

1. Stellen Sie sicher, dass die Jumper-Einstellungen auf der Platine mit denen in Tabelle 3 von UG0617 übereinstimmen:
   RTG4 Development Kit Benutzerhandbuch.
2. Optional kann der Jumper J32 so eingestellt werden, dass er die Pins 2-3 verbindet, wenn ein externer FlashPro4-, FlashPro5- oder FlashPro6-Programmierer anstelle der Standard-Jumper-Einstellung zur Verwendung des eingebetteten FlashPro5 verwendet wird.
   Notiz: Der Stromversorgungsschalter SW6 muss ausgeschaltet sein, während die Brückenverbindungen hergestellt werden.
3. Schließen Sie das Stromversorgungskabel an den J9-Anschluss auf der Platine an.
4. Schalten Sie den Stromversorgungsschalter SW6 ein.
5. Wenn Sie das eingebettete FlashPro5 verwenden, verbinden Sie das USB-Kabel mit Anschluss J47 und dem Host-PC.
   Wenn Sie alternativ ein externes Programmiergerät verwenden, verbinden Sie das Flachbandkabel mit JTAG Header J22 und verbinden Sie das Programmiergerät mit dem Host-PC.
6. Starten Sie auf dem Host-PC die FlashPro Express-Software.
7. Klicken Sie auf „Neu“ oder wählen Sie „Neues Job-Projekt“ aus „FlashPro Express Job“ aus dem Menü „Projekt“, um ein neues Job-Projekt zu erstellen, wie in der folgenden Abbildung gezeigt.
8. Geben Sie Folgendes in das Dialogfeld „Neues Jobprojekt aus FlashPro Express-Job“ ein:
   • Programmierjob file: Klicken Sie auf Durchsuchen und navigieren Sie zu dem Speicherort, an dem sich die .job file befindet und wählen Sie die aus file. Der Standardspeicherort ist: \rtg4_dg0703_df\Programming_Job
   • FlashPro Express-Projektspeicherort: Klicken Sie auf Durchsuchen und navigieren Sie zum gewünschten FlashPro Express-Projektspeicherort.
9. OK klicken. Die erforderliche Programmierung file ist ausgewählt und kann im Gerät programmiert werden.
10. Das FlashPro Express-Fenster erscheint, vergewissern Sie sich, dass eine Programmierernummer im Programmiererfeld erscheint. Wenn dies nicht der Fall ist, überprüfen Sie die Platinenverbindungen und klicken Sie auf Programmiergeräte aktualisieren/erneut scannen.
11. Klicken Sie auf AUSFÜHREN. Wenn das Gerät erfolgreich programmiert wurde, wird der Status RUN PASSED angezeigt, wie in der folgenden Abbildung dargestellt.
12. Schließen Sie FlashPro Express oder klicken Sie auf der Registerkarte „Projekt“ auf „Beenden“.

Ausführen des TCL-Skripts

TCL-Skripte werden im Design bereitgestellt files Ordner im Verzeichnis TCL_Scripts. Bei Bedarf das Design
Der Ablauf kann von der Designimplementierung bis zur Jobgenerierung reproduziert werden file.

Führen Sie die folgenden Schritte aus, um die TCL auszuführen:

1. Starten Sie die Libero-Software
2. Wählen Sie Projekt > Skript ausführen….
3. Klicken Sie auf Durchsuchen und wählen Sie script.tcl aus dem heruntergeladenen Verzeichnis TCL_Scripts aus.
4. Klicken Sie auf „Ausführen“.

Nach erfolgreicher Ausführung des TCL-Skripts wird das Libero-Projekt im Verzeichnis TCL_Scripts erstellt.
Weitere Informationen zu TCL-Skripten finden Sie unter rtg4_dg0703_df/TCL_Scripts/readme.txt.
Weitere Einzelheiten zu TCL-Befehlen finden Sie im Libero® SoC TCL Command Reference Guide. Wenden Sie sich bei Fragen, die beim Ausführen des TCL-Skripts auftreten, an den technischen Support.

Microsemi gibt keine Gewährleistung, Zusicherung oder Garantie in Bezug auf die hierin enthaltenen Informationen oder die Eignung seiner Produkte und Dienstleistungen für einen bestimmten Zweck, noch übernimmt Microsemi irgendeine Haftung, die sich aus der Anwendung oder Verwendung eines Produkts oder einer Schaltung ergibt. Die hierunter verkauften Produkte und alle anderen von Microsemi verkauften Produkte wurden begrenzten Tests unterzogen und sollten nicht in Verbindung mit unternehmenskritischen Geräten oder Anwendungen verwendet werden. Alle Leistungsspezifikationen gelten als zuverlässig, werden jedoch nicht verifiziert, und der Käufer muss alle Leistungs- und sonstigen Tests der Produkte allein und zusammen mit oder installiert in Endprodukten durchführen und abschließen. Der Käufer darf sich nicht auf von Microsemi bereitgestellte Daten und Leistungsspezifikationen oder Parameter verlassen. Es liegt in der Verantwortung des Käufers, die Eignung aller Produkte unabhängig zu bestimmen und diese zu testen und zu verifizieren. Die hierunter von Microsemi bereitgestellten Informationen werden „wie besehen, wo sie sind“ und mit allen Fehlern bereitgestellt, und das gesamte mit diesen Informationen verbundene Risiko liegt vollständig beim Käufer. Microsemi gewährt keiner Partei ausdrücklich oder stillschweigend Patentrechte, Lizenzen oder andere IP-Rechte, weder in Bezug auf diese Informationen selbst noch auf alles, was in diesen Informationen beschrieben wird. Die in diesem Dokument bereitgestellten Informationen sind Eigentum von Microsemi, und Microsemi behält sich das Recht vor, jederzeit ohne Vorankündigung Änderungen an den Informationen in diesem Dokument oder an Produkten und Dienstleistungen vorzunehmen.

Über Microsemi Microsemi, eine hundertprozentige Tochtergesellschaft von Microchip Technology Inc. (Nasdaq: MCHP), bietet ein umfassendes Portfolio an Halbleiter- und Systemlösungen für Luft- und Raumfahrt, Verteidigung, Kommunikation, Rechenzentren und Industriemärkte. Zu den Produkten gehören hochleistungsfähige und strahlungsfeste analoge integrierte Mischsignalschaltungen, FPGAs, SoCs und ASICs; Power-Management-Produkte; Timing- und Synchronisationsgeräte und präzise Zeitlösungen, die den weltweiten Zeitstandard setzen; Sprachverarbeitungsgeräte; HF-Lösungen; diskrete Komponenten; Speicher- und Kommunikationslösungen für Unternehmen, Sicherheitstechnologien und skalierbarer Anti-Tamper Produkte; Ethernet-Lösungen; Power-over-Ethernet-ICs und -Midspans; sowie kundenspezifische Designmöglichkeiten und Dienstleistungen. Erfahren Sie mehr unter www.microsemi.com.

Microsemi-Hauptsitz
Ein Unternehmen, Aliso Viejo,
CA 92656 USA
Innerhalb der USA: +1 800-713-4113
Außerhalb der USA: +1 949-380-6100
Umsatz: +1 949-380-6136
Fax: +1 949-215-4996
E-Mail: Vertrieb.support@microsemi.com
www.microsemi.com

©2021 Microsemi, eine hundertprozentige Tochtergesellschaft von Microchip Technology Inc. Alle Rechte vorbehalten. Microsemi und das Microsemi-Logo sind eingetragene Warenzeichen der Microsemi Corporation. Alle anderen Warenzeichen und Dienstleistungsmarken sind Eigentum ihrer jeweiligen Inhaber.

Microsemi-proprietär DG0703 Revision 4.0

Dokumente / Ressourcen

MICROCHIP-Fehlererkennung und -korrektur auf RTG4 LSRAM-Speicher [pdf] Benutzerhandbuch DG0703 Demo, Fehlererkennung und -korrektur bei RTG4-LSRAM-Speicher, Erkennung und Korrektur bei RTG4-LSRAM-Speicher, RTG4-LSRAM-Speicher, LSRAM-Speicher

Verweise

• Bedienungsanleitung