fitaovana intel MAX 10 FPGA mihoatra ny UART miaraka amin'ny processeur Nios II

Product Information

Ny endrika fanondroana dia manome fampiharana tsotra izay mampihatra ireo endri-javatra fototra fanamafisana lavitra amin'ny rafitra miorina amin'ny Nios II ho an'ny fitaovana MAX 10 FPGA. Ny interface UART tafiditra ao amin'ny MAX 10 FPGA Development Kit dia ampiasaina miaraka amin'ny Altera UART IP core mba hanomezana ny fandrindrana lavitra. Ny fitaovana MAX10 FPGA dia manome ny fahafaha-mitahiry sary rindrankajy roa izay manatsara kokoa ny fanavaozana ny rafitra lavitra.

fanafohezan-teny

fanafohezana	Description
Avalon-MM	Avalon Memory-Mapped Configuration Flash memory
CFM	Ny mpampiasa interface tsara
ICB	Bit Configuration Initialization
MAP/.map	Sarintany fahatsiarovana File
Nios II EDS	Nios II Embedded Design Suite Support
PFL	Parallel Flash Loader IP core
POF/.pof	Programmer Object File
QSPI	Quad serial periferika interface tsara
RPD/.rpd	Data fandaharana manta
SBT	Software Build Tools
SOF/.sof	SRAM Object File
entana	Recepteur/transmitter universel asynchronous
UFM	Fahatsiarovana tselatra mpampiasa

Torolàlana momba ny fampiasana vokatra

fepetra takiana mialohan'ny ahafahana

Ny fampiharana an'ity famolavolana reference ity dia mitaky anao hanana ny haavon'ny fahalalana na traikefa amin'ireto sehatra manaraka ireto:

Fepetra:

Ireto manaraka ireto ny fepetra takian'ny hardware sy logiciel amin'ny famolavolana reference:

Reference Design Files

File Anarana	Description
Factory_image	Amin'ny fomba fanamboarana sary roa tonta, CFM1 sy CFM2 dia mitambatra ho fitahirizana CFM tokana.
app_image_1	Quartus II famolavolana fitaovana file izay manolo ny app_image_2 mandritra ny fanavaozana ny rafitra lavitra.
app_image_2	Nios II kaody fampiharana rindrambaiko miasa toy ny mpanara-maso ny ny famolavolana rafitra fanavaozana lavitra.
Remote_system_upgrade.c
factory_application1.pof	Programa Quartus II file izay ahitana sary orinasa sy sary fampiharana 1, hapetraka ao amin'ny CFM0 sy CFM1 & CFM2 tsirairay amin'ny voalohany stage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

Ny endrika fanondroana dia manome fampiharana tsotra izay mampihatra ireo endri-javatra fototra fanamafisana lavitra amin'ny rafitra miorina amin'ny Nios II ho an'ny fitaovana MAX 10 FPGA. Ny interface UART tafiditra ao amin'ny MAX 10 FPGA Development Kit dia ampiasaina miaraka amin'ny Altera UART IP core mba hanomezana ny fandrindrana lavitra.

Fampahafantarana mifandraika

Reference Design Files

Fanavaozana ny rafitra lavitra miaraka amin'ny MAX 10 FPGA Overview

Miaraka amin'ny endri-panavaozana ny rafitra lavitra, ny fanatsarana sy ny fanamboarana bug ho an'ny fitaovana FPGA dia azo atao lavitra. Ao amin'ny tontolon'ny rafitra tafiditra, mila havaozina matetika ny firmware amin'ny karazana protocol isan-karazany, toy ny UART, Ethernet, ary I2C. Rehefa misy FPGA ny rafitra napetraka, ny fanavaozana firmware dia mety ahitana ny fanavaozana ny sary fitaovana ao amin'ny FPGA.
Ny fitaovana MAX10 FPGA dia manome ny fahafaha-mitahiry sary rindrankajy roa izay manatsara kokoa ny fanavaozana ny rafitra lavitra. Ny iray amin'ireo sary dia ny sary mihemotra izay entina raha misy hadisoana mitranga amin'ny sary ankehitriny.

fanafohezan-teny

Tabilao 1: Lisitry ny fanafohezana

Famaritana fanafohezana
Avalon-MM	Avalon Memory-Mapped
CFM	Fametrahana fahatsiarovana tselatra
GUI	Ny mpampiasa interface tsara
ICB	Bit Configuration Initialization
MAP/.map	Sarintany fahatsiarovana File
Nios II EDS	Nios II Embedded Design Suite Support
PFL	Parallel Flash Loader IP core
POF/.pof	Programmer Object File

• Intel Corporation. Zo rehetra voatokana. Intel, ny Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus ary Stratix teny sy logos dia marika famantarana ny Intel Corporation na ny sampany any Etazonia sy/na firenena hafa. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'izay vaovao navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy.
• Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.

fepetra takiana mialohan'ny ahafahana

fanafohezana QSPI	Description Quad serial periferika interface tsara
RPD/.rpd	Data fandaharana manta
SBT	Software Build Tools
SOF/.sof	SRAM Object File
UART	Recepteur/transmitter universel asynchronous
UFM	Fahatsiarovana tselatra mpampiasa

fepetra takiana mialohan'ny ahafahana

• Ny fampiharana an'ity famolavolana reference ity dia mitaky anao hanana ny haavon'ny fahalalana na traikefa amin'ireto sehatra manaraka ireto:
• Fahalalana miasa momba ny rafitra Nios II sy ny fitaovana hanamboarana azy. Ireo rafitra sy fitaovana ireo dia ahitana ny rindrambaiko Quartus® II, Qsys, ary ny Nios II EDS.
• Fahalalana ny fomba fiasa sy fitaovana fanamafisana Intel FPGA, toy ny MAX 10 FPGA anatiny, endri-javatra fanavaozana ny rafitra lavitra ary PFL.

NY LALÀN'I

• Ireto manaraka ireto ny fepetra takian'ny hardware sy logiciel amin'ny famolavolana reference:
• MAX 10 FPGA development kit
• Quartus II version 15.0 miaraka amin'i Nios II EDS
• Solosaina misy mpamily UART miasa sy interface tsara
• Any binary/hexadecimal file mpamoaka lahatsoratra

Reference Design Files

tabilao 2: Design Files Tafiditra ao amin'ny Reference Design

File Anarana Factory_image	Description • Famolavolana fitaovana Quartus II file azo tehirizina ao amin'ny CFM0. • Ny sary mihemotra/sary ao amin'ny orinasa ampiasaina rehefa misy ny hadisoana amin'ny fampidinana sary fampiharana.
app_image_1	• Famolavolana fitaovana Quartus II file hotehirizina ao amin'ny CFM1 sy CFM2.(1) • Ny sary fampiharana voalohany napetraka tao amin'ny fitaovana.

1. Amin'ny fomba fanamafisana sary roa tonta, CFM1 sy CFM2 dia mitambatra amin'ny fitahirizana CFM tokana.

File Anarana app_image_2	Description Quartus II famolavolana fitaovana file izay manolo ny app_image_2 mandritra ny fanavaozana ny rafitra lavitra.
Remote_system_ upgrade.c	Kaody fampiharana rindrambaiko Nios II miasa ho toy ny mpanara-maso ny famolavolana rafitra fanavaozana lavitra.
Remote Terminal.exe	• Azo tanterahina file miaraka amin'ny GUI. • Miasa ho terminale ho an'ny mpampiantrano hifanerasera amin'ny kitapom-pampandrosoana MAX 10 FPGA. • Mandefa angona fandaharana amin'ny alàlan'ny UART. • Misy kaody loharano ho an'ity terminal ity.

Table 3: Mpitarika Files Tafiditra ao amin'ny Reference Design

Afaka mampiasa ireto master ireto ianao files ho an'ny famolavolana reference nefa tsy manangona ny famolavolana files.

File Anarana   factory_application1.pof factory_application1.rpd	Description Programa Quartus II file izay ahitana ny sarin'ny orinasa sy ny sarin'ny fampiharana 1, hapetraka ho CFM0 sy CFM1 & CFM2 tsirairay avy amin'ny s voalohany.tage.
factory_application2.pof factory_application2.rpd	• Fandaharana Quartus II file izay ahitana ny sarin'ny orinasa sy ny sarin'ny fampiharana 2. • Ny sary fampiharana 2 dia alaina any aoriana mba hanoloana ny sary fampiharana 1 mandritra ny fanavaozana ny rafitra lavitra, nomena anarana hoe application_ image_2.rpd etsy ambany.
application_image_1.rpd	Quartus II data programming raw file izay misy sary fampiharana 1 ihany.
application_image_2.rpd	Quartus II data programming raw file izay misy sary fampiharana 2 ihany.
Nios_application.pof	• Fandaharana file izay ahitana Nios II processeur software application .hex file ihany. • Hapetraka ho tselatra QSPI ivelany.
pfl.sof	• Quartus II .sof misy PFL. • Nalamina ho tselatra QSPI amin'ny kitapom-pampandrosoana MAX 10 FPGA.

Reference Design Description Functional

Nios II Gen2 processeur

• Ny processeur Nios II Gen2 ao amin'ny famolavolana reference dia manana ireto fiasa manaraka ireto:
• Tompon'ny fiara fitateram-bahoaka izay mitantana ny fiasan'ny interface rehetra miaraka amin'ny fototra Altera On-Chip Flash IP ao anatin'izany ny famakiana, fanoratana ary famafana.
• Manome algorithm amin'ny rindrambaiko handraisana ny rindran-damina bitika avy amin'ny solosaina mpampiantrano ary manetsika ny fanavaozana amin'ny alàlan'ny fotony IP Dual Configuration.
• Mila mametraka ny reset vector ny processeur mifanaraka amin'izany. Izany dia mba hahazoana antoka fa ny processeur dia mametraka ny kaody fampiharana marina avy amin'ny tselatra UFM na QSPI ivelany.
• Fanamarihana: Raha lehibe ny kaody fampiharana Nios II, dia manoro hevitra ny Intel mba hitahiry ny kaody fampiharana ao amin'ny flash QSPI ivelany. Amin'ity endrika fanondroana ity, ny vector reset dia manondro ny tselatra QSPI ivelany izay misy ny code fampiharana Nios II.

Fampahafantarana mifandraika

• Nios II Gen2 Hardware Development Tutorial
• Manome fampahalalana bebe kokoa momba ny famolavolana Nios II Gen2 Processor.

Altera On-Chip Flash IP Core

• Ny Altera On-Chip Flash IP core dia miasa ho toy ny interface tsara ho an'ny processeur Nios II mba hanao famakiana, fanoratana na famafana ny CFM sy UFM. Ny Altera On-Chip Flash IP core dia manome anao fahafahana miditra, mamafa ary manavao ny CFM miaraka amin'ny stream bit configuration vaovao. Ny tonian-dahatsoratry ny Altera On-Chip Flash IP dia mampiseho ny isan'ny adiresy voafaritra mialoha ho an'ny sehatra fitadidiana tsirairay.

Fampahafantarana mifandraika

• Altera On-Chip Flash IP Core
• Manome fampahalalana bebe kokoa momba ny Altera On-Chip Flash IP Core.

Altera Dual Configuration IP Core

• Azonao atao ny mampiasa ny fototra Altera Dual Configuration IP mba hidirana amin'ny sakana fanavaozana rafitra lavitra amin'ny fitaovana MAX 10 FPGA. Ny fototry ny IP Altera Dual Configuration dia ahafahanao manetsika ny fanitsiana indray rehefa alaina ilay sary vaovao.

Fampahafantarana mifandraika

• Altera Dual Configuration IP Core
• Manome fampahalalana bebe kokoa momba ny Altera Dual Configuration IP Core

Altera UART IP Core

• Ny fototry ny UART IP dia mamela ny fifandraisana amin'ny rindran-tsary serial eo anelanelan'ny rafitra mipetaka ao amin'ny MAX 10 FPGA sy ny fitaovana ivelany. Amin'ny maha-tompon'ny Avalon-MM azy, ny processeur Nios II dia mifandray amin'ny UART IP core, izay andevo Avalon-MM. Ity fifandraisana ity dia atao amin'ny alàlan'ny fanaraha-maso ny famakiana sy fanoratana ary ny rejisitra data.
• Ny fototra dia mampihatra ny fotoana protocol RS-232 ary manome ireto endri-javatra manaraka ireto:
• ny tahan'ny baud azo amboarina, ny parity, ny fijanonana ary ny bits data
• azo atao RTS/CTS fanaraha-maso famantarana

Fampahafantarana mifandraika

• UART Core
• Manome fampahalalana bebe kokoa momba ny UART Core.

Generic Quad SPI Controller IP Core

• Ny Generic Quad SPI Controller IP core dia miasa toy ny fifandraisana eo amin'ny MAX 10 FPGA, ny tselatra ivelany ary ny tselatra QSPI an-tsambo. Ny fototra dia manome fidirana amin'ny tselatra QSPI amin'ny alàlan'ny famakiana, fanoratana ary famafana.
  Rehefa mivelatra miaraka amin'ny torolàlana bebe kokoa ny fampiharana Nios II, ny file ny haben'ny hex file ho lehibe kokoa ny vokatra azo avy amin'ny fampiharana Nios II. Mihoatra ny fetran'ny habeny, ny UFM dia tsy hanana toerana ampy hitehirizana ny hex fampiharana file. Mba hamahana izany dia azonao atao ny mampiasa ny tselatra ivelany QSPI hita ao amin'ny kitapo Fampandrosoana MAX 10 FPGA mba hitahiry ny hex fampiharana. file.

Ny Nios II EDS Software Application Design

• Ny endrika fanondroana dia ahitana kaody fampiharana rindrambaiko Nios II izay mifehy ny famolavolana rafitra fanavaozana lavitra. Ny kaody fampiharana rindrambaiko Nios II dia mamaly ny terminal mpampiantrano amin'ny alàlan'ny UART amin'ny fanatanterahana toromarika manokana.

Fanavaozana ny sarin'ny fampiharana lavitra

• Taorian'ny nandefasanao stream bit program file amin'ny fampiasana ny Remote Terminal, ny fampiharana rindrambaiko Nios II dia natao hanao izao manaraka izao:

1. Apetraho ny rejisitra fanaraha-maso fototra Altera On-Chip Flash IP mba tsy hiarovana ny sehatra CFM1 & 2.
2. Manaova hetsika famafana sehatra amin'ny CFM1 sy CFM2. Ny lozisialy dia manadihady ny rejisitry ny satan'ny Altera On-Chip Flash IP core mba hahazoana antoka fa vita ny famafana.
3. Mahazoa 4 bita bit stream isaky ny avy amin'ny stdin. Azo ampiasaina handraisana angon-drakitra mivantana avy amin'ny terminal mpampiantrano sy hanonta vokatra eo aminy ny fampidirana sy famoahana mahazatra. Ny karazana safidy fampidirana sy famoahana mahazatra dia azo apetraka amin'ny alàlan'ny BSP Editor ao amin'ny fitaovana Nios II Eclipse Build.
4. Mamadika ny filaharan'ny bit isaky ny byte.
   • Fanamarihana: Noho ny firafitry ny Altera On-Chip Flash IP Core, ny byte data rehetra dia mila avadika alohan'ny hanoratana azy ao amin'ny CFM.
5. Manomboha manoratra angona 4 bytes indray mandeha ao amin'ny CFM1 sy CFM2. Ity dingana ity dia mitohy mandra-pahatapitry ny fandaharana bit stream.
6. Mifidy ny rejisitry ny satan'ny Altera On-Chip Flash IP mba hahazoana antoka fa mahomby ny fanoratana. Manosika hafatra milaza fa vita ny fandefasana.
   • Fanamarihana: Raha tsy mahomby ny asa fanoratana dia hampiato ny fizotran'ny fandefasana bit stream ny terminal ary hiteraka hafatra diso.
7. Mametraka ny Rejistra Fanaraha-maso mba hiarovana indray ny CFM1 sy CFM2 mba hisorohana ny asa fanoratana tsy ilaina.

Fampahafantarana mifandraika

• Pof Generation amin'ny alàlan'ny Convert Programming Files on
• Manome vaovao momba ny famoronana rpd files mandritra ny fandaharana convert files.

Manetsika ny Reconfiguration lavitra

• Rehefa avy nisafidy ny hetsika fanavaozana ny trigger ianao ao amin'ny Remote Terminal mpampiantrano, dia hanao izao manaraka izao ny fampiharana rindrambaiko Nios II:

1. Raiso ny baiko avy amin'ny fampidirana mahazatra.
2. Atombohy ny fanavaozana amin'ny alalan'ireto asa fanoratana roa manaraka ireto:

• Soraty ny 0x03 amin'ny adiresin'ny offset an'ny 0x01 ao amin'ny fototra IP Configuration Dual. Ity hetsika ity dia manodina ny tsipika CONFIG_SEL ara-batana ary mametraka ny sary 1 ho sary fanamafisana boot manaraka.
• Soraty ny 0x01 amin'ny adiresin'ny offset 0x00 ao amin'ny fototra IP Dual Configuration. Ity hetsika ity dia miteraka fanavaozana ny sary fampiharana ao amin'ny CFM1 sy CFM2

Torolàlana momba ny famolavolana Reference

Famoronana fandaharana Files

• Mila mamorona programa manaraka ianao files alohan'ny ahafahana mampiasa ny fanavaozana rafitra lavitra amin'ny MAX 10 FPGA Development kit:

Ho an'ny fandaharana QSPI:

• sof — fampiasana ny pfl.sof tafiditra ao amin'ny famolavolana reference na azonao atao ny misafidy ny hamorona .sof hafa misy ny endrika PFL anao manokana
• pof—configuration file novokarina avy amin'ny .hex ary voarindra ao amin'ny tselatra QSPI.
• HO AN'NY Fanavaozana ny rafitra lavitra:
• pof—configuration file novokarina avy amin'ny .sof ary voarindra ao anaty flash anatiny.
• rpd—misy ny angon-drakitra ho an'ny tselatra anatiny izay misy ny fikandrana ICB, CFM0, CFM1 ary UFM.
• sari-tany ny adiresy ho an'ny sehatra fitadidiana tsirairay ao amin'ny fikandrana ICB, CFM0, CFM1 ary UFM.

niteraka files ho an'ny Programming QSPI

Mba hamoronana ny .pof file ho an'ny fandaharana QSPI, ataovy ireto dingana manaraka ireto:

1. Amboary ny Tetikasa Nios II ary mamokatra HEX file.
   • Fanamarihana: Jereo ny AN730: Fomba fampandehanana ny processeur Nios II amin'ny fitaovana MAX 10 raha mila fampahalalana momba ny fananganana tetikasa Nios II sy ny famokarana HEX file.
2. Amin'ny File menu, tsindrio ny Convert Programming Files.
3. Eo ambanin'ny fandaharana Output file, safidio ny Programmer Object File (.pof) ao amin'ny Programming file karazana lisitra.
4. Ao amin'ny lisitry ny Mode, mifidiana 1-bit Passive Serial.
5. Ao amin'ny lisitry ny fitaovana Configuration, mifidiana CFI_512Mb.
6. Ao amin'ny File anarana boaty, mamaritra ny file anarana ho an'ny fandaharana file te-hamorona ianao.
7. Ao amin'ny Input fileRaha hanova lisitra, esory ny andalana Options sy SOF. Tsindrio Add Hex Data ary misy boaty fifanakalozan-kevitra Add Hex Data. Ao amin'ny boaty Add Hex Data, safidio ny adiresy Absolute ary ampidiro ny .hex file novokarin'ny Nios II EDS Build Tools.
8. Rehefa voapetraka avokoa ny toe-javatra rehetra, tsindrio Mamorona mba hamoronana fandaharana mifandraika file.

Fampahafantarana mifandraika

AN730: Nios II Processor Booting Methods in MAX 10 FPGA Devices
niteraka files ho an'ny fanavaozana ny rafitra lavitra

Mba hamoronana ny .pof, .map ary .rpd files ho an'ny fanavaozana ny rafitra lavitra, ataovy ireto dingana manaraka ireto:

1. Avereno ny Factory_image, application_image_1 ary application_image_2, ary amboary ny endrika telo.
2. Mamorona roa .pof files voalaza ao amin'ny tabilao manaraka:
   • Fanamarihana: Jereo ny .pof Generation amin'ny alàlan'ny Convert Programming Files ho dingana amin'ny famoronana .pof files.
3. Sokafy ny app2.rpd amin'ny fampiasana tonian-dahatsoratra hex.
4. Ao amin'ny tonian-dahatsoratra hex, safidio ny sakana angon-drakitra mimari-droa mifototra amin'ny fanombohana sy fiafarana amin'ny alàlan'ny fanondroana ny .map file. Ny fanombohana sy fiafaran'ny fitaovana 10M50 dia 0x12000 sy 0xB9FFF tsirairay avy. Adikao ho vaovao ity sakana ity file ary tehirizo ao anaty .rpd hafa file. Ity .rpd vaovao ity file misy sary fampiharana 2 ihany.

Pof Generation amin'ny alàlan'ny Convert Programming Files

Hanova ny .sof files to .pof files, araho ireto dingana ireto:

1. Amin'ny File menu, tsindrio ny Convert Programming Files.
2. Eo ambanin'ny fandaharana Output file, safidio ny Programmer Object File (.pof) ao amin'ny Programming file karazana lisitra.
3. Ao amin'ny lisitry ny Mode, safidio ny Configuration anatiny.
4. Ao amin'ny File anarana boaty, mamaritra ny file anarana ho an'ny fandaharana file te-hamorona ianao.
5. Mba hamoronana Sarintany fahatsiarovana File (.map), velomy ny Create Memory Map File (Mamorona vokatra automatique_file.sarintany). Ny .map dia ahitana ny adiresin'ny CFM sy UFM miaraka amin'ny firafitry ny ICB izay napetrakao amin'ny alalan'ny safidy Option/Boot Info.
6.  Raha hamorona angona Programming Raw (.rpd), velomy ny Create config data RPD (Generate output_file_auto.rpd).
   Miaraka amin'ny fanampian'ny Memory Map File, azonao atao ny mamantatra mora foana ny angona ho an'ny sakana miasa tsirairay ao amin'ny .rpd file. Azonao atao ihany koa ny manala ny angona tselatra ho an'ny fitaovana fandaharana an'ny antoko fahatelo na manavao ny fikirakirana na angona mpampiasa amin'ny alàlan'ny Altera On-Chip Flash IP.
7. Ny .sof dia azo ampiana amin'ny alalan'ny Input files hanova ny lisitra ary afaka manampy hatramin'ny roa .sof files.
   • Ho an'ny tanjona fanavaozana ny rafitra lavitra dia azonao atao ny mitazona ny angona pejy 0 tany am-boalohany ao amin'ny .pof, ary manolo ny angona pejy 1 amin'ny .sof vaovao. file. Mba hanaovana izany dia mila manampy ny .pof file eo amin'ny pejy 0
     ampio ny pejy .sof, ary ampio ny .sof vaovao file ny
8. Rehefa voapetraka avokoa ny toe-javatra rehetra, tsindrio Mamorona mba hamoronana fandaharana mifandraika file.

Fandaharana ny QSPI

Mba hanomanana ny kaody fampiharana Nios II ao amin'ny tselatra QSPI dia ataovy ireto dingana manaraka ireto:

1. Ao amin'ny MAX 10 FPGA Development Kit, avadiho ny MAX10_BYPASSn ho 0 mba hialana amin'ny fitaovana VTAP (MAX II).
2. Mampifandray ny Intel FPGA Download Cable (USB Blaster taloha) amin'ny JTAG lohapejy.
3. Ao amin'ny varavarankely Programmer, tsindrio Hardware Setup ary mifidiana USB Blaster.
4. Ao amin'ny lisitry ny Mode, safidio ny JTAG.
5. Tsindrio ny bokotra Auto Detect eo amin'ny tontonana havia.
6. Fidio ny fitaovana hoprograma, ary tsindrio Add File.
7. Safidio ny pfl.sof.
8. Tsindrio Start raha hanomboka fandaharana.
9. Rehefa nahomby ny fandaharana, tsy tapaka ny solaitrabe, tsindrio ny bokotra Auto Detect eo amin'ny tontonana havia indray. Hahita tselatra QSPI_512Mb ianao ao amin'ny varavarankelin'ny mpandrindra.
10. Safidio ny fitaovana QSPI, ary tsindrio Add File.
11. Fidio ny .pof file novokarina teo aloha avy amin'ny .hex file.
12. Tsindrio Start raha hanomboka ny fandaharana ny QSPI flash.

Fandaharana ny FPGA miaraka amin'ny sary voalohany mampiasa JTAG

Tsy maintsy apetrakao ao amin'ny FPGA ny app1.pof ho sary voalohany amin'ny fitaovana. Mba hanomanana ny app1.pof ao amin'ny FPGA dia ataovy ireto dingana manaraka ireto:

1. Ao amin'ny varavarankely Programmer, tsindrio Hardware Setup ary mifidiana USB Blaster.
2. Ao amin'ny lisitry ny Mode, safidio ny JTAG.
3. Tsindrio ny bokotra Auto Detect eo amin'ny tontonana havia.
4. Fidio ny fitaovana hoprograma, ary tsindrio Add File.
5. Safidio ny app1.pof.
6. Tsindrio Start raha hanomboka fandaharana.

Fanavaozana ny sary sy ny fanavaozana ny fanovana amin'ny alàlan'ny UART

Raha te hanamboatra ny kitapom-pampandrosoana MAX10 FPGA anao dia ataovy ireto dingana manaraka ireto:

1. Fanamarihana: Alohan'ny hanombohanao dia ataovy izay hahazoana antoka fa:
   • ny pin CONFIG_SEL eo amin'ny solaitrabe dia napetraka ho 0
   • mifandray amin'ny solosainao ny seranan-tsambo UART an'ny biraonao
   • Sokafy ny Remote Terminal.exe ary misokatra ny interface Terminal Remote.
2. Tsindrio ny Settings ary hiseho ny varavarankelin'ny Settings port Serial.
3. Ampifanaraho amin'ny firafitry ny UART voafantina ao amin'ny Quartus II UART IP core ny mason'ny terminal lavitra. Rehefa vita ny fametrahana dia tsindrio OK.
4. Tsindrio ny bokotra nCONFIG eo amin'ny kitapom-pampandrosoana na key-in 1 ao amin'ny boaty fandefasana lahatsoratra, ary tsindrio ny Enter.
   • Hisy lisitry ny safidin'ny asa hiseho eo amin'ny terminal, araka ny aseho eto ambany:
   • Fanamarihana: Raha te hisafidy hetsika iray, tsindrio ny isa ao amin'ny boaty Send text, ary tsindrio ny Enter.
5. Raha te hanavao ny sary fampiharana 1 miaraka amin'ny sary fampiharana 2, safidio ny asa 2. Hahazo bitsika ianao hampiditra adiresy fanombohana sy fiafaran'ny CFM1 sy CFM2.
   • Fanamarihana: Ny adiresy aseho amin'ny sarintany file misy ny fikandrana ICB, CFM ary UFM fa ny Altera On-Chip
   • Flash IP dia afaka miditra amin'ny CFM sy UFM ihany. Noho izany, misy adiresin'ny fifandimbiasana eo anelanelan'ny adiresy aseho amin'ny sarintany file ary Altera On-Chip Flash IP fikandrana parameter.
6. Ampidiro ny adiresy mifototra amin'ny adiresy voatondron'ny fikandrana parameter Altera On-Chip Flash IP.
   • Hanomboka ho azy ny famafana rehefa miditra ny adiresy farany ianao.
7. Rehefa vita ny famafana dia hasaina hiditra amin'ny fandaharana .rpd ianao file ho an'ny sary fampiharana 2.
   • Raha te hampiditra sary dia tsindrio AlefasoFile bokotra, ary fidio ny .rpd misy sary fampiharana 2 ihany ary tsindrio ny Open.
   • Fanamarihana: Ankoatra ny sary fampiharana 2, azonao atao ny mampiasa sary vaovao tianao havaozina amin'ny fitaovana.
   • Hanomboka mivantana ny fizotran'ny fanavaozana ary azonao atao ny manara-maso ny fivoaran'ny terminal. Ny menio fampandehanana dia hanosika ny vita ary afaka misafidy ny fandidiana manaraka ianao.
8. Mba hanesorana ny fanovana, safidio ny hetsika 4. Azonao atao ny mijery ny fitondran-tena LED manondro ny sary samihafa napetraka ao amin'ny fitaovana.

SARY	Toetran'ny LED (Ambany mavitrika)
Sary avy amin'ny orinasa	01010
Sary fampiharana 1	10101
Sary fampiharana 2	01110

Tantara Fanavaozana antontan-taratasy

Daty	Malagasy Bible	FIOVANA
Febroary 2017	2017.02.21	Nohavaozina ho Intel.
Jona 2015	2015.06.15	Famoahana voalohany.

Documents / Loharano

fitaovana intel MAX 10 FPGA mihoatra ny UART miaraka amin'ny processeur Nios II [pdf] Torolàlana ho an'ny mpampiasa MAX 10 FPGA Devices mihoatra ny UART miaraka amin'ny Nios II Processor, MAX 10 FPGA Devices, Over UART miaraka amin'ny Nios II Processor, Over UART, Nios II Processor UART, Nios II, Processor UART

References

• User Manual