intel MAX 10 FPGA tæki yfir UART með Nios II örgjörva

Upplýsingar um vöru

Viðmiðunarhönnunin býður upp á einfalt forrit sem útfærir grunnfjarstillingareiginleika í Nios II kerfum fyrir MAX 10 FPGA tæki. UART tengið sem fylgir MAX 10 FPGA þróunarsettinu er notað ásamt Altera UART IP kjarna til að veita fjarstillingarvirkni. MAX10 FPGA tæki gefa möguleika á að geyma allt að tvær stillingarmyndir sem auka enn frekar uppfærslueiginleika ytra kerfisins.

Skammstafanir

Skammstöfun	Lýsing
Avalon-MM	Avalon Memory-Mapped Configuration Flash minni
CFM	Grafískt notendaviðmót
ICB	Frumstillingarbiti
MAP/.map	Minniskort File
Nios II EDS	Nios II Embedded Design Suite Stuðningur
PFL	Parallel Flash Loader IP kjarna
POF/.pof	Forritari Object File
QSPI	Quad serial jaðarviðmót
RPD/.rpd	Hrá forritunargögn
SBT	Hugbúnaðarverkfæri
SOF/.sof	SRAM hlutur File
KERRA	Alhliða ósamstilltur móttakari/sendi
UFM	Flash minni notanda

Notkunarleiðbeiningar fyrir vöru

Forsenda

Notkun þessarar tilvísunarhönnunar krefst þess að þú hafir tilgreint þekkingu eða reynslu á eftirfarandi sviðum:

Kröfur:

Eftirfarandi eru vélbúnaðar- og hugbúnaðarkröfur fyrir tilvísunarhönnun:

Tilvísunarhönnun Files

File Nafn	Lýsing
Verksmiðjumynd	Í tvískiptri stillingu myndstillingarham, CFM1 og CFM2 eru sameinuð í eina CFM geymslu.
app_mynd_1	Quartus II vélbúnaðarhönnun file sem kemur í stað app_image_2 meðan á uppfærslu á fjarkerfi stendur.
app_mynd_2	Nios II hugbúnaðarforritskóði virkar sem stjórnandi fyrir hönnun ytri uppfærslukerfisins.
Remote_system_upgrade.c
verksmiðjuforrit1.pof	Quartus II forritun file sem samanstendur af verksmiðjumynd og forritsmynd 1, til að forrita í CFM0 og CFM1 & CFM2 í sömu röð á upphafsgrein stage.
verksmiðjuforrit1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

Viðmiðunarhönnunin býður upp á einfalt forrit sem útfærir grunnfjarstillingareiginleika í Nios II kerfum fyrir MAX 10 FPGA tæki. UART tengið sem fylgir MAX 10 FPGA þróunarsettinu er notað ásamt Altera UART IP kjarna til að veita fjarstillingarvirkni.

Tengdar upplýsingar

Tilvísunarhönnun Files

Fjarkerfisuppfærsla með MAX 10 FPGA yfirview

Með uppfærslueiginleika ytra kerfisins er hægt að gera endurbætur og villuleiðréttingar fyrir FPGA tæki úr fjarlægð. Í innbyggðu kerfisumhverfi þarf að uppfæra fastbúnað oft í gegnum hinar ýmsu gerðir samskiptareglur, svo sem UART, Ethernet og I2C. Þegar innbyggða kerfið inniheldur FPGA geta fastbúnaðaruppfærslur innihaldið uppfærslur á vélbúnaðarmyndinni á FPGA.
MAX10 FPGA tæki gefa möguleika á að geyma allt að tvær stillingarmyndir sem auka enn frekar uppfærslueiginleika ytra kerfisins. Ein af myndunum verður varamyndin sem er hlaðin ef villa kemur upp í núverandi mynd.

Skammstafanir

Tafla 1: Listi yfir skammstafanir

Skammstöfun Lýsing
Avalon-MM	Avalon minniskortlagt
CFM	Stillingar flash minni
GUI	Grafískt notendaviðmót
ICB	Frumstillingarbiti
MAP/.map	Minniskort File
Nios II EDS	Nios II Embedded Design Suite Stuðningur
PFL	Parallel Flash Loader IP kjarna
POF/.pof	Forritari Object File

• Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus og Stratix orð og lógó eru vörumerki Intel Corporation eða dótturfélaga þess í Bandaríkjunum og/eða öðrum löndum. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu.
• Önnur nöfn og vörumerki má gera tilkall til sem eign annarra.

Forsenda

Skammstöfun QSPI	Lýsing Quad serial jaðarviðmót
RPD/.rpd	Hrá forritunargögn
SBT	Hugbúnaðarverkfæri
SOF/.sof	SRAM hlutur File
UART	Alhliða ósamstilltur móttakari/sendi
UFM	Flash minni notanda

Forsenda

• Notkun þessarar tilvísunarhönnunar krefst þess að þú hafir tilgreint þekkingu eða reynslu á eftirfarandi sviðum:
• Vinnandi þekking á Nios II kerfum og verkfærum til að byggja þau. Þessi kerfi og verkfæri innihalda Quartus® II hugbúnaðinn, Qsys og Nios II EDS.
• Þekking á Intel FPGA stillingaraðferðum og verkfærum, svo sem MAX 10 FPGA innri stillingu, fjarstýrð uppfærslueiginleika og PFL.

Kröfur

• Eftirfarandi eru vélbúnaðar- og hugbúnaðarkröfur fyrir tilvísunarhönnun:
• MAX 10 FPGA þróunarsett
• Quartus II útgáfa 15.0 með Nios II EDS
• Tölva með virkum UART bílstjóra og viðmóti
• Hvaða tvíundir/sextándanúmer sem er file ritstjóri

Tilvísunarhönnun Files

Tafla 2: Hönnun Files Innifalið í tilvísunarhönnuninni

File Nafn Verksmiðjumynd	Lýsing • Quartus II vélbúnaðarhönnun file til að geyma í CFM0. • Varanleg mynd/verksmiðjumynd sem á að nota þegar villa kemur upp í niðurhali forritsmyndar.
app_mynd_1	• Quartus II vélbúnaðarhönnun file á að geyma í CFM1 og CFM2.(1) • Upphafsmynd forritsins sem var hlaðin inn í tækið.

1. Í myndstillingarham með tvískiptri stillingu eru CFM1 og CFM2 sameinuð í eina CFM geymslu.

File Nafn app_mynd_2	Lýsing Quartus II vélbúnaðarhönnun file sem kemur í stað app_image_2 við uppfærslu á ytri kerfi.
Fjarkerfisuppfærsla.c	Nios II hugbúnaðarforritskóði sem virkar sem stjórnandi fyrir hönnun ytra uppfærslukerfisins.
Remote Terminal.exe	• Keyranleg file með GUI. • Virkar sem tengi fyrir hýsil til að hafa samskipti við MAX 10 FPGA þróunarbúnað. • Sendir forritunargögn í gegnum UART. • Frumkóði fyrir þessa flugstöð er innifalinn.

Tafla 3: Meistari Files Innifalið í tilvísunarhönnuninni

Þú getur notað þessa meistara files fyrir viðmiðunarhönnunina án þess að setja saman hönnunina files.

File Nafn   factory_application1.pof factory_application1.rpd	Lýsing Quartus II forritun file sem samanstendur af verksmiðjumynd og forritamynd 1, sem á að forrita inn í CFM0 og CFM1 og CFM2 í sömu röð við upphafss.tage.
factory_application2.pof factory_application2.rpd	• Quartus II forritun file sem samanstendur af verksmiðjumynd og forritamynd 2. • Forritsmynd 2 verður dregin út síðar til að koma í stað forritamyndar 1 við uppfærslu á ytri kerfi, sem heitir application_ image_2.rpd hér að neðan.
application_image_1.rpd	Quartus II hrá forritunargögn file sem innihalda aðeins forritsmynd 1.
application_image_2.rpd	Quartus II hrá forritunargögn file sem inniheldur aðeins forritsmynd 2.
Nios_application.pof	• Forritun file sem samanstendur af Nios II örgjörva hugbúnaðarforriti .hex file aðeins. • Til að forrita í ytra QSPI flass.
pfl.sof	• Quartus II .sof sem inniheldur PFL. • Forritað í QSPI flass á MAX 10 FPGA þróunarbúnaði.

Reference Design Functional Description

Nios II Gen2 örgjörvi

• Nios II Gen2 örgjörvinn í viðmiðunarhönnuninni hefur eftirfarandi aðgerðir:
• Strætómeistari sem sér um allar viðmótsaðgerðir með Altera On-Chip Flash IP kjarnanum, þar með talið að lesa, skrifa og eyða.
• Býður upp á reiknirit í hugbúnaði til að taka á móti forritunarbitastraumnum frá hýsingartölvu og kveikja á endurstillingu í gegnum tvískiptur IP kjarna.
• Þú þarft að stilla endurstillingarvigur örgjörvans í samræmi við það. Þetta er til að tryggja að örgjörvinn ræsir réttan forritskóða frá annað hvort UFM eða ytra QSPI flassi.
• Athugið: Ef Nios II forritskóðinn er stór mælir Intel með því að þú geymir forritskóðann í ytra QSPI flassinu. Í þessari viðmiðunarhönnun vísar endurstillingarvektorinn á ytra QSPI flassið þar sem Nios II forritskóðinn er geymdur.

Tengdar upplýsingar

• Nios II Gen2 vélbúnaðarþróunarkennsla
• Veitir frekari upplýsingar um þróun Nios II Gen2 örgjörva.

Altera On-Chip Flash IP kjarna

• Altera On-Chip Flash IP kjarninn virkar sem tengi fyrir Nios II örgjörvann til að framkvæma lestur, ritun eða eyðingu á CFM og UFM. Altera On-Chip Flash IP kjarninn gerir þér kleift að fá aðgang að, eyða og uppfæra CFM með nýjum stillingarbitastraumi. Altera On-Chip Flash IP færibreyturitillinn sýnir fyrirfram ákveðið vistfangasvið fyrir hvern minnisgeira.

Tengdar upplýsingar

• Altera On-Chip Flash IP kjarna
• Veitir frekari upplýsingar um Altera On-Chip Flash IP Core.

Altera Dual Configuration IP Core

• Þú getur notað Altera Dual Configuration IP kjarna til að fá aðgang að ytri kerfisuppfærslublokkinni í MAX 10 FPGA tækjum. Altera Dual Configuration IP kjarninn gerir þér kleift að kveikja á endurstillingu þegar nýja myndinni hefur verið hlaðið niður.

Tengdar upplýsingar

• Altera Dual Configuration IP Core
• Veitir frekari upplýsingar um Altera Dual Configuration IP Core

Altera UART IP kjarna

• UART IP kjarninn gerir samskipti raðstafa strauma á milli innbyggðs kerfis í MAX 10 FPGA og ytra tækis. Sem Avalon-MM meistari hefur Nios II örgjörvinn samskipti við UART IP kjarna, sem er Avalon-MM þræll. Þessi samskipti fara fram með lestri og ritun eftirlits og gagnaskráa.
• Kjarninn útfærir RS-232 samskiptareglur tímasetningu og býður upp á eftirfarandi eiginleika:
• stillanlegur flutningshraði, jöfnuður, stopp og gagnabitar
• valfrjáls RTS/CTS flæðistýringarmerki

Tengdar upplýsingar

• UART kjarna
• Veitir frekari upplýsingar um UART Core.

Almennur Quad SPI Controller IP kjarna

• Generic Quad SPI Controller IP kjarninn virkar sem tengi á milli MAX 10 FPGA, ytra flasssins og QSPI flassið um borð. Kjarninn veitir aðgang að QSPI flassinu í gegnum lestur, ritun og eyðingu.
  Þegar Nios II forritið stækkar með fleiri leiðbeiningum, file stærð sexkantsins file myndaður úr Nios II forritinu verður stærri. Umfram ákveðin stærðarmörk mun UFM ekki hafa nægilegt pláss til að geyma hex forritsins file. Til að leysa þetta geturðu notað ytra QSPI flassið sem er tiltækt á MAX 10 FPGA þróunarbúnaðinum til að geyma hex forritsins file.

Nios II EDS hugbúnaðarforritshönnun

• Viðmiðunarhönnunin inniheldur Nios II hugbúnaðarforritskóða sem stjórnar fjaruppfærslukerfishönnuninni. Nios II hugbúnaðarforritskóðinn svarar hýsingarstöðinni í gegnum UART með því að framkvæma sérstakar leiðbeiningar.

Uppfærsla forritamynda úr fjarlægð

• Eftir að þú hefur sent forritunarbitastraum file með því að nota Remote Terminal er Nios II hugbúnaðarforritið hannað til að gera eftirfarandi:

1. Stilltu Altera On-Chip Flash IP kjarna stýriskrána til að afvernda CFM1 & 2 geirann.
2. Framkvæma geiraeyðingaraðgerð á CFM1 og CFM2. Hugbúnaðurinn skoðar stöðuskrá Altera On-Chip Flash IP kjarnans til að tryggja að eyðingu hafi verið lokið.
3. Fáðu 4 bæti af bitastraumi í einu frá stdin. Hægt er að nota staðlað inntak og úttak til að taka á móti gögnum beint frá hýsingarstöðinni og prenta úttak á það. Hægt er að stilla gerðir staðlaðra inntaks- og úttaksvalkosta í gegnum BSP Editor í Nios II Eclipse Build tólinu.
4. Snýr við bitaröðinni fyrir hvert bæti.
   • Athugið: Vegna uppsetningar Altera On-Chip Flash IP Core þarf að snúa við hvert bæti af gögnum áður en það er skrifað í CFM.
5. Byrjaðu að skrifa 4 bæti af gögnum í einu í CFM1 og CFM2. Þetta ferli heldur áfram þar til forritunarbitastreymi lýkur.
6. Kannaðu stöðuskrá Altera On-Chip Flash IP til að tryggja árangursríka ritun. Spyr skilaboð til að gefa til kynna að sendingu sé lokið.
   • Athugið: Ef skrifaðgerðin mistekst mun flugstöðin stöðva bitastraumssendinguna og búa til villuboð.
7. Stillir stjórnskrána til að endurvernda CFM1 og CFM2 til að koma í veg fyrir óæskilega skrifaðgerð.

Tengdar upplýsingar

• pof kynslóð í gegnum umbreyta forritun Files á
• Veitir upplýsingar um að búa til rpd files meðan á umbreyta forritun stendur files.

Kveikir á endurstillingu úr fjarlægð

• Eftir að þú hefur valið kveikja endurstillingaraðgerð í fjarstýringunni, mun Nios II hugbúnaðarforritið gera eftirfarandi:

1. Fáðu skipunina frá venjulegu inntaki.
2. Byrjaðu endurstillinguna með eftirfarandi tveimur skrifaðgerðum:

• Skrifaðu 0x03 á offset heimilisfangið 0x01 í Dual Configuration IP kjarnanum. Þessi aðgerð skrifar yfir líkamlega CONFIG_SEL pinna og setur mynd 1 sem næstu ræsistillingarmynd.
• Skrifaðu 0x01 á offset heimilisfangið 0x00 í Dual Configuration IP kjarnanum. Þessi aðgerð kallar á endurstillingu í forritamynd í CFM1 og CFM2

Tilvísun Hönnun Walkthrough

Búa til forritun Files

• Þú verður að búa til eftirfarandi forritun files áður en hægt er að nota fjarkerfisuppfærsluna á MAX 10 FPGA þróunarbúnaðinum:

Fyrir QSPI forritun:

• mjúkur—nota pfl.sof innifalið í tilvísunarhönnuninni eða þú getur valið að búa til aðra .sof sem inniheldur þína eigin PFL hönnun
• pof—stilling file búið til úr .hex og forritað í QSPI flassið.
• Fyrir fjarstýrð kerfisuppfærsla:
• pof—stilling file myndað úr .sof og forritað í innra flassið.
• rpd—inniheldur gögnin fyrir innra flass sem inniheldur ICB stillingar, CFM0, CFM1 og UFM.
• kort—heldur heimilisfangið fyrir hvern minnisgeira ICB stillinga, CFM0, CFM1 og UFM.

Mynda files fyrir QSPI forritun

Til að búa til .pof file fyrir QSPI forritun skaltu framkvæma eftirfarandi skref:

1. Byggja Nios II Project og búa til HEX file.
   • Athugið: Sjá AN730: Nios II örgjörva ræsingaraðferðir í MAX 10 tækjum til að fá upplýsingar um byggingu Nios II verkefnis og myndun HEX file.
2. Á File valmyndinni, smelltu á Umbreyta forritun Files.
3. Undir Output forritun file, veldu Forritarahlut File (.pof) í Forritun file tegundalista.
4. Í Mode listanum, veldu 1-bita Passive Serial.
5. Í Stillingar tæki listanum, veldu CFI_512Mb.
6. Í File nafnabox, tilgreindu file nafn á forritun file sem þú vilt búa til.
7. Í inntakinu files til að umbreyta listanum, fjarlægðu Options og SOF gagnalínuna. Smelltu á Bæta við Hex gögnum og þá birtist gluggi Bæta við Hex gögnum. Í Bæta við hexgögnum reitnum skaltu velja Absolute addressing og setja inn .hex file búið til úr Nios II EDS Build Tools.
8. Eftir að allar stillingar hafa verið stilltar, smelltu á Búa til til að búa til tengda forritun file.

Tengdar upplýsingar

AN730: Nios II örgjörva ræsingaraðferðir í MAX 10 FPGA tækjum
Mynda files fyrir uppfærslu á fjarkerfi

Til að búa til .pof, .map og .rpd files fyrir uppfærslu á ytri kerfi skaltu framkvæma eftirfarandi skref:

1. Endurheimtu Factory_image, application_image_1 og application_image_2 og settu saman allar þrjár hönnunina.
2. Búðu til tvö .pof files lýst í eftirfarandi töflu:
   • Athugið: Skoðaðu .pof Generation í gegnum Umbreyta forritun Files fyrir skref um að búa til .pof files.
3. Opnaðu app2.rpd með hvaða hex ritstjóra sem er.
4. Í hex ritlinum, veldu tvíundargagnareitinn byggt á upphafs- og endajöfnuninni með því að vísa í .map file. Upphafs- og lokajöfnun fyrir 10M50 tækið er 0x12000 og 0xB9FFF í sömu röð. Afritaðu þennan blokk í nýjan file og vistaðu það í öðru .rpd file. Þessi nýja .rpd file inniheldur aðeins forritsmynd 2.

pof kynslóð í gegnum umbreyta forritun Files

Til að breyta .sof files til .pof files, fylgdu þessum skrefum:

1. Á File valmyndinni, smelltu á Umbreyta forritun Files.
2. Undir Output forritun file, veldu Forritarahlut File (.pof) í Forritun file tegundalista.
3. Í Mode listanum skaltu velja Innri stillingar.
4. Í File nafnabox, tilgreindu file nafn á forritun file sem þú vilt búa til.
5. Til að búa til minniskort File (.map), kveiktu á Búa til minniskort File (framleiða sjálfkrafa úttak_file.kort). .kortið inniheldur heimilisfang CFM og UFM með ICB stillingunni sem þú stillir með valkostinum Option/Boot Info.
6.  Til að búa til hrá forritunargögn (.rpd) skaltu kveikja á Búa til stillingargögn RPD (Generate output_file_auto.rpd).
   Með hjálp Memory Map File, þú getur auðveldlega borið kennsl á gögnin fyrir hverja virka blokk í .rpd file. Þú getur líka dregið út flassgögnin fyrir forritunarverkfæri þriðja aðila eða uppfært stillingar eða notendagögn í gegnum Altera On-Chip Flash IP.
7. Hægt er að bæta við .sof í gegnum Input files til að umbreyta lista og þú getur bætt við allt að tveimur .sof files.
   • Til að uppfæra ytra kerfi geturðu geymt upprunalegu síðu 0 gögnin í .pof og skipt út síðu 1 fyrir ný .sof file. Til að framkvæma þetta þarftu að bæta við .pof file á síðu 0, þá
     bæta við .sof síðunni, bættu síðan við nýju .sof file til
8. Eftir að allar stillingar hafa verið stilltar, smelltu á Búa til til að búa til tengda forritun file.

Forritun QSPI

Til að forrita Nios II forritskóðann í QSPI flassið skaltu framkvæma eftirfarandi skref:

1. Á MAX 10 FPGA þróunarsettinu skaltu skipta MAX10_BYPASSn í 0 til að komast framhjá innbyggðu VTAP (MAX II) tækinu.
2. Tengdu Intel FPGA niðurhalssnúruna (áður USB Blaster) við JTAG haus.
3. Í forritaraglugganum, smelltu á Hardware Setup og veldu USB Blaster.
4. Í Mode listanum, veldu JTAG.
5. Smelltu á Auto Detect hnappinn á vinstri glugganum.
6. Veldu tækið sem á að forrita og smelltu á Bæta við File.
7. Veldu pfl.sof.
8. Smelltu á Start til að hefja forritun.
9. Eftir að forritun hefur tekist, án þess að slökkva á borðinu, smelltu aftur á Auto Detect hnappinn á vinstri glugganum. Þú munt sjá QSPI_512Mb flass birtast í forritaraglugganum.
10. Veldu QSPI tækið og smelltu á Bæta við File.
11. Veldu .pof file búið til áður úr .hex file.
12. Smelltu á Start til að byrja að forrita QSPI flassið.

Forritun FPGA með upphafsmynd með JTAG

Þú verður að forrita app1.pof inn í FPGA sem upphafsmynd tækisins. Til að forrita app1.pof í FPGA skaltu framkvæma eftirfarandi skref:

1. Í forritaraglugganum, smelltu á Hardware Setup og veldu USB Blaster.
2. Í Mode listanum, veldu JTAG.
3. Smelltu á Auto Detect hnappinn á vinstri glugganum.
4. Veldu tækið sem á að forrita og smelltu á Bæta við File.
5. Veldu app1.pof.
6. Smelltu á Start til að hefja forritun.

Uppfærsla á mynd og kveikja á endurstillingu með UART

Til að fjarstilla MAX10 FPGA þróunarbúnaðinn þinn skaltu framkvæma eftirfarandi skref:

1. Athugið: Áður en þú byrjar skaltu ganga úr skugga um eftirfarandi:
   • CONFIG_SEL pinninn á borðinu er stilltur á 0
   • UART tengi borðsins þíns er tengt við tölvuna þína
   • Opnaðu Remote Terminal.exe og Remote Terminal tengið opnast.
2. Smelltu á Stillingar og gluggi fyrir raðtengistillingar birtist.
3. Stilltu færibreytur ytri útstöðvar til að passa við UART stillingar sem valdar eru í Quartus II UART IP kjarna. Eftir að stillingunni er lokið skaltu smella á OK.
4. Ýttu á nCONFIG hnappinn á þróunarbúnaðinum eða sláðu inn 1 í Senda textareitnum og ýttu síðan á Enter.
   • Listi yfir val á aðgerðum mun birtast á flugstöðinni, eins og sýnt er hér að neðan:
   • Athugið: Til að velja aðgerð skaltu slá inn númerið í Senda textareitnum og ýta síðan á Enter.
5. Til að uppfæra forritamynd 1 með forritsmynd 2, veldu aðgerð 2. Þú verður beðinn um að setja inn upphafs- og loka heimilisfang CFM1 og CFM2.
   • Athugið: Heimilisfangið sem sýnt er á kortinu file inniheldur ICB stillingar, CFM og UFM en Altera On-Chip
   • Flash IP getur aðeins fengið aðgang að CFM og UFM. Þess vegna er heimilisfangsjöfnun á milli heimilisfangsins sem sýnt er á kortinu file og Altera On-Chip Flash IP færibreytugluggi.
6. Sláðu inn heimilisfangið byggt á heimilisfanginu sem tilgreint er í Altera On-Chip Flash IP færibreytuglugganum.
   • Eyða mun sjálfkrafa hefjast eftir að þú slærð inn loka heimilisfangið.
7. Eftir að eyðing hefur tekist verður þú beðinn um að slá inn forritun .rpd file fyrir forritsmynd 2.
   • Til að hlaða upp mynd, smelltu á SendaFile hnappinn og veldu síðan .rpd sem inniheldur aðeins forritsmynd 2 og smelltu á Opna.
   • Athugið: Annað en forritamynd 2 geturðu notað hvaða nýja mynd sem þú vilt uppfæra í tækið.
   • Uppfærsluferlið mun hefjast beint og þú getur fylgst með framvindunni í gegnum flugstöðina. Aðgerðarvalmyndin mun biðja um Lokið og þú getur nú valið næstu aðgerð.
8. Til að kveikja á endurstillingu skaltu velja aðgerð 4. Þú getur fylgst með LED-hegðuninni sem gefur til kynna mismunandi mynd sem er hlaðin inn í tækið.

Mynd	LED staða (virk lágt)
Verksmiðjumynd	01010
Forritsmynd 1	10101
Forritsmynd 2	01110

Endurskoðunarsaga skjala

Dagsetning	Útgáfa	Breytingar
febrúar 2017	2017.02.21	Endurmerkt sem Intel.
júní 2015	2015.06.15	Upphafleg útgáfa.

Skjöl / auðlindir

intel MAX 10 FPGA tæki yfir UART með Nios II örgjörva [pdfNotendahandbók MAX 10 FPGA tæki yfir UART með Nios II örgjörva, MAX 10 FPGA tæki, yfir UART með Nios II örgjörva, Yfir UART, Nios II örgjörva UART, Nios II, örgjörva UART

Heimildir

• Notendahandbók