Բովանդակություն թաքցնել
1 intel MAX 10 FPGA սարքեր UART-ով Nios II պրոցեսորով
2 Ապրանքի մասին տեղեկատվություն
3 Ապրանքի օգտագործման հրահանգներ
4 Առնչվող տեղեկատվություն
5 հապավումներ
6 Նախապայման
7 Հղումների ձևավորման ֆունկցիոնալ նկարագրություն
8 Nios II EDS ծրագրային հավելվածի ձևավորում
9 Հղումների նախագծման ուղեցույց
10 QSPI-ի ծրագրավորում
11 Փաստաթղթերի վերանայման պատմություն
12 Փաստաթղթեր / ռեսուրսներ
12.1 Հղումներ

intel-LOGO

intel MAX 10 FPGA սարքեր UART-ով Nios II պրոցեսորով

intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-PRODUCT-ով

Ապրանքի մասին տեղեկատվություն

Հղման դիզայնը ապահովում է պարզ ծրագիր, որն իրականացնում է հեռակառավարման հիմնական գործառույթները Nios II-ի վրա հիմնված համակարգերում MAX 10 FPGA սարքերի համար: UART ինտերֆեյսը, որը ներառված է MAX 10 FPGA Development Kit-ում, օգտագործվում է Altera UART IP միջուկի հետ միասին՝ հեռակառավարվող կազմաձևման գործառույթն ապահովելու համար: MAX10 FPGA սարքերը հնարավորություն են տալիս պահելու մինչև երկու կոնֆիգուրացիայի պատկերներ, որոնք էլ ավելի են մեծացնում հեռակառավարման համակարգի արդիականացման հնարավորությունը:

հապավումներ

Հապավում Նկարագրություն
Ավալոն-ՄՄ Avalon հիշողության քարտեզագրված կոնֆիգուրացիա Ֆլեշ հիշողություն
CFM Գրաֆիկական ինտերֆեյս
ICB Նախնականացման կոնֆիգուրացիայի բիթ
ՔԱՐՏԵԶ/.քարտեզ Հիշողության քարտեզ File
Nios II EDS Nios II ներկառուցված դիզայնի հավաքակազմի աջակցություն
PFL Զուգահեռ Flash Loader IP միջուկ
ՊՈՖ/.փոֆ Ծրագրավորող օբյեկտ File
QSPI Չորս սերիական ծայրամասային ինտերֆեյս
RPD/.rpd Հում ծրագրավորման տվյալներ
SBT Ծրագրաշարի ստեղծման գործիքներ
SOF/.սոֆ SRAM օբյեկտ File
ՍԱՌԹ Ունիվերսալ ասինխրոն ընդունիչ/հաղորդիչ
UFM Օգտագործողի ֆլեշ հիշողություն

Ապրանքի օգտագործման հրահանգներ

Նախապայման

Այս տեղեկատու դիզայնի կիրառումը պահանջում է, որ դուք ունենաք նշված մակարդակի գիտելիքներ կամ փորձ հետևյալ ոլորտներում.

Պահանջները:

Ստորև ներկայացված են հղման նախագծման ապարատային և ծրագրային ապահովման պահանջները.

Հղման դիզայն Files

File Անուն Նկարագրություն
Factory_image Կրկնակի կոնֆիգուրացիայի պատկերների կազմաձևման ռեժիմում՝ CFM1 և CFM2
միավորվում են մեկ CFM պահեստի մեջ:
հավելված_պատկեր_1 Quartus II ապարատային դիզայն file որը փոխարինում է app_image_2-ին
հեռավոր համակարգի արդիականացման ժամանակ:
հավելված_պատկեր_2 Nios II ծրագրային հավելվածի կոդը գործում է որպես վերահսկիչ
հեռահար արդիականացման համակարգի ձևավորում:
Remote_system_upgrade.c
factory_application1.pof Quartus II ծրագրավորում file որ բաղկացած է գործարանային պատկերից և
հավելվածի պատկեր 1, որը պետք է ծրագրավորվի CFM0 և CFM1 & CFM2
համապատասխանաբար սկզբնական սtage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

Հղման դիզայնը ապահովում է պարզ ծրագիր, որն իրականացնում է հիմնական հեռակառավարման գործառույթները Nios II-ի վրա հիմնված համակարգերում MAX 10 FPGA սարքերի համար: UART ինտերֆեյսը, որը ներառված է MAX 10 FPGA Development Kit-ում, օգտագործվում է Altera UART IP միջուկի հետ միասին՝ հեռակառավարվող կազմաձևման գործառույթն ապահովելու համար:

Առնչվող տեղեկատվություն

Հղման դիզայն Files

Համակարգի հեռակա բարելավում MAX 10 FPGA Over-ովview

Համակարգի հեռակառավարման արդիականացման հատկանիշի շնորհիվ FPGA սարքերի բարելավումները և սխալների շտկումը կարող են իրականացվել հեռակա կարգով: Ներկառուցված համակարգի միջավայրում որոնվածը պետք է հաճախակի թարմացվի տարբեր տեսակի արձանագրությունների միջոցով, ինչպիսիք են UART, Ethernet և I2C: Երբ ներկառուցված համակարգը ներառում է FPGA, որոնվածի թարմացումները կարող են ներառել FPGA-ի ապարատային պատկերի թարմացումները:
MAX10 FPGA սարքերը հնարավորություն են տալիս պահելու մինչև երկու կոնֆիգուրացիայի պատկերներ, որոնք էլ ավելի են մեծացնում հեռակառավարման համակարգի արդիականացման հնարավորությունը: Պատկերներից մեկը կլինի կրկնօրինակ պատկերը, որը բեռնվում է, եթե ընթացիկ պատկերում սխալ առաջանա:

հապավումներ

Աղյուսակ 1. հապավումների ցանկ

Հապավման նկարագրություն
Ավալոն-ՄՄ Avalon Հիշողության քարտեզագրված
CFM Ֆլեշ հիշողության կոնֆիգուրացիա
GUI Գրաֆիկական ինտերֆեյս
ICB Նախնականացման կոնֆիգուրացիայի բիթ
ՔԱՐՏԵԶ/.քարտեզ Հիշողության քարտեզ File
Nios II EDS Nios II ներկառուցված դիզայնի հավաքակազմի աջակցություն
PFL Զուգահեռ Flash Loader IP միջուկ
ՊՈՖ/.փոֆ Ծրագրավորող օբյեկտ File
  • Intel կորպորացիա. Բոլոր իրավունքները պաշտպանված են։ Intel-ը, Intel-ի լոգոն, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus և Stratix բառերն ու լոգոները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքային նշաններն են ԱՄՆ-ում և/կամ այլ երկրներում: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը:
  • Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:

Նախապայման

Հապավում

QSPI

 Նկարագրություն

Չորս սերիական ծայրամասային ինտերֆեյս
RPD/.rpd Հում ծրագրավորման տվյալներ
SBT Ծրագրաշարի ստեղծման գործիքներ
SOF/.սոֆ SRAM օբյեկտ File
UART Ունիվերսալ ասինխրոն ընդունիչ/հաղորդիչ
UFM Օգտագործողի ֆլեշ հիշողություն

Նախապայման

  • Այս տեղեկատու դիզայնի կիրառումը պահանջում է, որ դուք ունենաք նշված մակարդակի գիտելիքներ կամ փորձ հետևյալ ոլորտներում.
  • Nios II համակարգերի և դրանց կառուցման գործիքների աշխատանքային իմացություն: Այս համակարգերն ու գործիքները ներառում են Quartus® II ծրագրակազմը, Qsys-ը և Nios II EDS-ը:
  • Intel FPGA-ի կազմաձևման մեթոդոլոգիաների և գործիքների իմացություն, ինչպիսիք են MAX 10 FPGA ներքին կոնֆիգուրացիան, հեռավոր համակարգի արդիականացման հնարավորությունը և PFL-ը:

Պահանջներ

  • Ստորև ներկայացված են հղման նախագծման ապարատային և ծրագրային ապահովման պահանջները.
  • MAX 10 FPGA մշակման հավաքածու
  • Quartus II տարբերակը 15.0 Nios II EDS-ով
  • Համակարգիչ՝ աշխատող UART վարորդով և ինտերֆեյսով
  • Ցանկացած երկուական/վեցանկյուն file խմբագիր

Հղման դիզայն Files

Աղյուսակ 2: Դիզայն FileՆերառված է տեղեկատու դիզայնի մեջ

File Անուն

Factory_image

 Նկարագրություն

• Quartus II ապարատային դիզայն file պետք է պահվի CFM0-ում:

• Հետադարձ պատկերը/գործարանային պատկերը, որն օգտագործվում է, երբ սխալ է տեղի ունենում հավելվածի պատկերի ներբեռնման ժամանակ:
հավելված_պատկեր_1 • Quartus II ապարատային դիզայն file պետք է պահվի CFM1 և CFM2: (1)

• Սարքում բեռնված ծրագրի սկզբնական պատկերը:
  1. Կրկնակի կոնֆիգուրացիայի պատկերների կազմաձևման ռեժիմում CFM1-ը և CFM2-ը համակցվում են մեկ CFM պահեստավորման մեջ:
File Անուն

հավելված_պատկեր_2

 Նկարագրություն

Quartus II ապարատային դիզայն file որը փոխարինում է app_image_2-ին հեռակա համակարգի թարմացման ժամանակ:
Remote_system_ upgrade.c Nios II ծրագրային հավելվածի կոդը, որը գործում է որպես հեռակա արդիականացման համակարգի նախագծման վերահսկիչ:
Հեռակա Terminal.exe • Կատարելի file GUI-ով:

• Գործում է որպես տերմինալ, որպեսզի հյուրընկալողը համագործակցի MAX 10 FPGA մշակման հավաքածուի հետ:

• Ուղարկում է ծրագրավորման տվյալներ UART-ի միջոցով:

• Այս տերմինալի աղբյուրի կոդը ներառված է:

Աղյուսակ 3. Վարպետ FileՆերառված է տեղեկատու դիզայնի մեջ

Դուք կարող եք օգտագործել այս վարպետները files հղման դիզայնի համար՝ առանց դիզայնը կազմելու files.

File Անուն

 

factory_application1.pof factory_application1.rpd

 Նկարագրություն

Quartus II ծրագրավորում file որը բաղկացած է գործարանային պատկերից և կիրառական պատկերից 1, որը պետք է ծրագրավորվի համապատասխանաբար CFM0 և CFM1 & CFM2 սկզբնական s-երումtage.
factory_application2.pof factory_application2.rpd • Quartus II ծրագրավորում file որը բաղկացած է գործարանային պատկերից և հավելվածի պատկերից 2.

• Հավելվածի պատկեր 2-ը կարտահանվի ավելի ուշ, որպեսզի փոխարինվի հավելվածի պատկերը 1-ին հեռակա համակարգի արդիականացման ժամանակ, որը կոչվում է application_ image_2.rpd ստորև:
application_image_1.rpd Quartus II հում ծրագրավորման տվյալներ file որոնք պարունակում են միայն հավելվածի պատկեր 1:
application_image_2.rpd Quartus II հում ծրագրավորման տվյալներ file որը պարունակում է միայն հավելվածի պատկեր 2:
Nios_application.pof • Ծրագրավորում file որը բաղկացած է Nios II պրոցեսորային ծրագրային հավելվածից .hex file միայն.

• Ծրագրավորվելու է արտաքին QSPI ֆլեշի մեջ:
պֆլ.սոֆ • Քվարտուս II .սոֆ PFL պարունակող:

• Ծրագրավորված է QSPI ֆլեշի մեջ MAX 10 FPGA Development Kit-ում:

Հղումների ձևավորման ֆունկցիոնալ նկարագրությունintel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-1

Nios II Gen2 պրոցեսոր

  • Nios II Gen2 պրոցեսորը հղման դիզայնում ունի հետևյալ գործառույթները.
  • Ավտոբուսի վարպետ, որը կատարում է բոլոր ինտերֆեյսի գործողությունները Altera On-Chip Flash IP միջուկով, ներառյալ կարդալը, գրելը և ջնջելը:
  • Ապահովում է ծրագրային ապահովման ալգորիթմ՝ ծրագրավորման բիթային հոսքը ընդունող համակարգչից ստանալու և կրկնակի կոնֆիգուրացիայի IP միջուկի միջոցով վերակազմավորումը գործարկելու համար:
  • Դուք պետք է համապատասխանաբար կարգավորեք պրոցեսորի վերականգնման վեկտորը: Սա պետք է ապահովի, որ պրոցեսորը բեռնում է ճիշտ կիրառական կոդը կամ UFM-ից կամ արտաքին QSPI ֆլեշ-ից:
  • Նշում. Եթե ​​Nios II հավելվածի կոդը մեծ է, Intel-ը խորհուրդ է տալիս հավելվածի կոդը պահել արտաքին QSPI ֆլեշ-ում: Այս հղման ձևավորման մեջ վերակայման վեկտորը մատնանշում է արտաքին QSPI ֆլեշը, որտեղ պահվում է Nios II հավելվածի կոդը:

Առնչվող տեղեկատվություն

  • Nios II Gen2 ապարատային մշակման ձեռնարկ
  • Լրացուցիչ տեղեկություններ է տրամադրում Nios II Gen2 պրոցեսորի մշակման մասին:

Altera On-Chip Flash IP Core

  • Altera On-Chip Flash IP միջուկը գործում է որպես ինտերֆեյս Nios II պրոցեսորի համար՝ կարդալու, գրելու կամ ջնջելու գործողությունները CFM-ում և UFM-ում: Altera On-Chip Flash IP միջուկը թույլ է տալիս մուտք գործել, ջնջել և թարմացնել CFM-ը նոր կոնֆիգուրացիայի բիթային հոսքով: Altera On-Chip Flash IP-ի պարամետրի խմբագրիչը ցույց է տալիս յուրաքանչյուր հիշողության հատվածի համար կանխորոշված ​​հասցեների տիրույթ:

Առնչվող տեղեկատվություն

  • Altera On-Chip Flash IP Core
  • Լրացուցիչ տեղեկություններ է տրամադրում Altera On-Chip Flash IP Core-ի մասին:

Altera Dual Configuration IP Core

  • Դուք կարող եք օգտագործել Altera Dual Configuration IP միջուկը՝ MAX 10 FPGA սարքերում հեռավոր համակարգի արդիականացման բլոկ մուտք գործելու համար: Altera Dual Configuration IP միջուկը թույլ է տալիս գործարկել վերակազմավորումը նոր պատկերը ներբեռնելուց հետո:

Առնչվող տեղեկատվություն

  • Altera Dual Configuration IP Core
  • Լրացուցիչ տեղեկություններ է տրամադրում Altera Dual Configuration IP Core-ի մասին

Altera UART IP Core

  • UART IP միջուկը թույլ է տալիս սերիական նիշերի հոսքերի հաղորդակցությունը MAX 10 FPGA-ում ներկառուցված համակարգի և արտաքին սարքի միջև: Որպես Avalon-MM վարպետ, Nios II պրոցեսորը հաղորդակցվում է UART IP միջուկի հետ, որը Avalon-MM ստրուկ է: Այս հաղորդակցությունը կատարվում է վերահսկման և տվյալների ռեգիստրների ընթերցման և գրելու միջոցով:
  • Միջուկը իրականացնում է RS-232 արձանագրության ժամանակացույցը և ապահովում է հետևյալ հատկանիշները.
  • կարգավորելի բուդ արագություն, հավասարություն, կանգառ և տվյալների բիթ
  • կամընտիր RTS/CTS հոսքի վերահսկման ազդանշաններ

Առնչվող տեղեկատվություն

  • UART Core
  • Լրացուցիչ տեղեկություններ է տրամադրում UART Core-ի մասին:

Ընդհանուր Quad SPI Controller IP Core

  • Ընդհանուր Quad SPI Controller IP միջուկը գործում է որպես ինտերֆեյս MAX 10 FPGA-ի, արտաքին ֆլեշի և ներկառուցված QSPI ֆլեշի միջև: Միջուկը հնարավորություն է տալիս մուտք գործել QSPI ֆլեշ՝ կարդալու, գրելու և ջնջելու գործողությունների միջոցով:
    Երբ Nios II հավելվածն ընդլայնվում է ավելի շատ հրահանգներով, file վեցանկյունի չափը file Nios II հավելվածից առաջացած կլինի ավելի մեծ: Չափի որոշակի սահմանից դուրս, UFM-ը բավարար տարածք չի ունենա հավելվածի վեցանկյունը պահելու համար file. Դա լուծելու համար դուք կարող եք օգտագործել արտաքին QSPI ֆլեշը, որը հասանելի է MAX 10 FPGA զարգացման հավաքածուի վրա՝ հավելվածը վեցանկյուն պահելու համար: file.

Nios II EDS ծրագրային հավելվածի ձևավորում

  • Հղման ձևավորումը ներառում է Nios II ծրագրային հավելվածի կոդը, որը վերահսկում է հեռակա արդիականացման համակարգի դիզայնը: Nios II ծրագրային հավելվածի կոդը պատասխանում է հյուրընկալող տերմինալին UART-ի միջոցով՝ կատարելով հատուկ հրահանգներ:

Հավելվածի պատկերների հեռակա թարմացում

  • Ծրագրավորման բիթային հոսք փոխանցելուց հետո file օգտագործելով Remote Terminal, Nios II ծրագրային հավելվածը նախագծված է հետևյալ կերպ.
  1. Նախադրեք Altera On-Chip Flash IP-ի հիմնական կառավարման գրանցամատյանը՝ CFM1 & 2 հատվածը չպաշտպանելու համար:
  2. Կատարեք հատվածի ջնջման գործողությունը CFM1-ի և CFM2-ի վրա: Ծրագրաշարը հարցում է անում Altera On-Chip Flash IP միջուկի կարգավիճակի ռեգիստրի վրա՝ ապահովելու հաջող ջնջումը:
  3. Ստացեք stdin-ից միաժամանակ 4 բայթ բիթային հոսք: Ստանդարտ մուտքագրումը և ելքը կարող են օգտագործվել ուղղակիորեն հյուրընկալող տերմինալից տվյալներ ստանալու և դրա վրա տպելու համար: Ստանդարտ մուտքային և ելքային ընտրանքների տեսակները կարող են սահմանվել BSP Editor-ի միջոցով Nios II Eclipse Build գործիքում:
  4. Փոխում է բիթերի հերթականությունը յուրաքանչյուր բայթի համար:
    • Նշում. Altera On-Chip Flash IP Core-ի կազմաձևման շնորհիվ տվյալների յուրաքանչյուր բայթ պետք է հետ շրջվի՝ նախքան այն CFM-ում գրելը:
  5. Սկսեք գրել 4 բայթ տվյալներ միաժամանակ CFM1 և CFM2 մեջ: Այս գործընթացը շարունակվում է մինչև ծրագրավորման բիթ հոսքի ավարտը:
  6. Հարցում է Altera On-Chip Flash IP-ի կարգավիճակի ռեգիստրը՝ գրելու հաջող աշխատանք ապահովելու համար: Հաղորդում է հաղորդագրություն, որը ցույց է տալիս, որ փոխանցումն ավարտված է:
    • Նշում. Եթե ​​գրելու գործողությունը ձախողվի, տերմինալը կդադարեցնի բիթային հոսքի ուղարկման գործընթացը և կստեղծի սխալի հաղորդագրություն:
  7. Սահմանում է Կառավարման գրանցամատյանը՝ կրկին պաշտպանելու CFM1-ը և CFM2-ը՝ գրելու անցանկալի գործողությունը կանխելու համար:

Առնչվող տեղեկատվություն

  • pof-ի սերունդ՝ Convert Programming-ի միջոցով Files վրա
  • Տրամադրում է տեղեկատվություն rpd ստեղծելու մասին files փոխակերպման ծրագրավորման ժամանակ files.

Հեռակա կարգով վերակազմակերպման գործարկում

  • Այն բանից հետո, երբ դուք ընտրում եք ձգանման վերակազմակերպման գործողությունը հյուրընկալողի հեռավոր տերմինալում, Nios II ծրագրային հավելվածը կանի հետևյալը.
  1. Ստացեք հրամանը ստանդարտ մուտքագրումից:
  2. Սկսեք վերակազմավորումը գրելու հետևյալ երկու գործողություններով.
  • Գրեք 0x03 0x01 օֆսեթ հասցեին Dual Configuration IP միջուկում: Այս գործողությունը վերագրանցում է ֆիզիկական CONFIG_SEL փին և սահմանում Image 1-ը որպես հաջորդ բեռնման կազմաձևման պատկեր:
  • Գրեք 0x01 0x00 օֆսեթ հասցեին Dual Configuration IP միջուկում: Այս գործողությունը գործարկում է CFM1 և CFM2 հավելվածի պատկերի վերակազմավորումը

Հղումների նախագծման ուղեցույցintel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-2

Ծրագրավորման ստեղծում Files

  • Դուք պետք է ստեղծեք հետևյալ ծրագրավորումը fileմինչև MAX 10 FPGA Development Kit-ի հեռակառավարման համակարգի արդիականացումն օգտագործելու հնարավորությունը.

QSPI ծրագրավորման համար.

  • soft-օգտագործել pfl.sof-ը ներառված է հղման նախագծում կամ կարող եք ընտրել ձեր սեփական PFL դիզայնը պարունակող այլ .օֆ.
  • pof - կոնֆիգուրացիա file գեներացվել է .hex-ից և ծրագրավորվել QSPI ֆլեշի մեջ:
  • Համար Հեռակա համակարգի արդիականացում.
  • pof - կոնֆիգուրացիա file գեներացվել է .sof-ից և ծրագրավորվել ներքին ֆլեշի մեջ:
  • rpd - պարունակում է ներքին ֆլեշի տվյալները, որոնք ներառում են ICB կարգավորումները, CFM0, CFM1 և UFM:
  • քարտեզ — պահում է ICB կարգավորումների յուրաքանչյուր հիշողության հատվածի հասցեն՝ CFM0, CFM1 և UFM:

Գեներացնող files QSPI ծրագրավորման համար

Ստեղծել .pof file QSPI ծրագրավորման համար կատարեք հետևյալ քայլերը.

  1. Կառուցեք Nios II նախագիծը և ստեղծեք HEX file.
    • Նշում. Տե՛ս AN730. Nios II պրոցեսորի գործարկման մեթոդները MAX 10 սարքերում՝ Nios II նախագծի կառուցման և HEX ստեղծման մասին տեղեկությունների համար: file.
  2. վրա File մենյու, սեղմեք Փոխարկել ծրագրավորումը Files.
  3. Ելքային ծրագրավորման ներքո file, ընտրեք Ծրագրավորող օբյեկտ File (.pof) Ծրագրավորման մեջ file տիպերի ցանկ:
  4. Ռեժիմների ցանկում ընտրեք 1-bit Passive Serial:
  5. Կազմաձևման սարքերի ցանկում ընտրեք CFI_512Mb:
  6. -ում File անվանման տուփը, նշեք file ծրագրավորման անվանումը file ուզում ես ստեղծել.
  7. Ներածման մեջ files ցուցակը փոխարկելու համար, հեռացնել Ընտրանքներ և SOF տվյալների շարքը: Սեղմեք «Ավելացնել վեցանկյուն տվյալներ» և կհայտնվի «Ավելացնել վեցանկյուն տվյալներ» երկխոսության տուփը: Ավելացնել Hex Data վանդակում ընտրեք Բացարձակ հասցեավորում և տեղադրեք .hex file ստեղծվել է Nios II EDS Build Tools-ից:
  8. Բոլոր պարամետրերը սահմանելուց հետո սեղմեք «Ստեղծել»՝ համապատասխան ծրագրավորում ստեղծելու համար file.

Առնչվող տեղեկատվություն

AN730. Nios II պրոցեսորի գործարկման մեթոդներ MAX 10 FPGA սարքերում
Գեներացնող files հեռավոր համակարգի արդիականացման համար

.pof, .map և .rpd ստեղծելու համար files հեռավոր համակարգի թարմացման համար կատարեք հետևյալ քայլերը.

  1. Վերականգնեք Factory_image-ը, application_image_1-ը և application_image_2-ը և կազմեք բոլոր երեք նմուշները:
  2. Ստեղծեք երկու .pof files նկարագրված է հետևյալ աղյուսակում.
    • Նշում. Տե՛ս .pof Generation-ը Convert Programming-ի միջոցով Files գեներացնող քայլերի համար .pof files.intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-3
  3. Բացեք app2.rpd-ը՝ օգտագործելով ցանկացած hex խմբագրիչ:
  4. Hex խմբագրիչում ընտրեք երկուական տվյալների բլոկը՝ հիմնվելով սկզբի և վերջի շեղումների վրա՝ հղում կատարելով .map-ին: file. 10M50 սարքի մեկնարկի և վերջի շեղումը համապատասխանաբար 0x12000 և 0xB9FFF է: Պատճենեք այս բլոկը նորի վրա file և պահիր այն այլ .rpd-ում file. Այս նոր .rpd file պարունակում է միայն հավելվածի պատկեր 2:intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-4

pof-ի սերունդ՝ Convert Programming-ի միջոցով Files

Փոխարկել .սոֆ files to .pof files, հետևեք հետևյալ քայլերին.

  1. վրա File մենյու, սեղմեք Փոխարկել ծրագրավորումը Files.
  2. Ելքային ծրագրավորման ներքո file, ընտրեք Ծրագրավորող օբյեկտ File (.pof) Ծրագրավորման մեջ file տիպերի ցանկ:
  3. Ռեժիմների ցանկում ընտրեք Ներքին կազմաձևում:
  4. -ում File անվանման տուփը, նշեք file ծրագրավորման անվանումը file ուզում ես ստեղծել.
  5. Հիշողության քարտեզ ստեղծելու համար File (.map), միացրեք «Ստեղծել հիշողության քարտեզ»: File (Ավտոմատ առաջացնել ելք_file.քարտեզ): Քարտեզը պարունակում է CFM-ի և UFM-ի հասցեն՝ ICB-ի կարգավորումով, որը դուք սահմանել եք Option/Boot Info տարբերակի միջոցով:
  6.  Հում ծրագրավորման տվյալներ (.rpd) ստեղծելու համար միացրեք Ստեղծել կազմաձևման տվյալների RPD (Ստեղծել ելք_file_auto.rpd):
    Հիշողության քարտեզի օգնությամբ File, դուք հեշտությամբ կարող եք նույնականացնել յուրաքանչյուր ֆունկցիոնալ բլոկի տվյալները .rpd-ում file. Կարող եք նաև հանել ֆլեշ տվյալները երրորդ կողմի ծրագրավորման գործիքների համար կամ թարմացնել կոնֆիգուրացիան կամ օգտվողի տվյալները Altera On-Chip Flash IP-ի միջոցով:
  7. .sof-ը կարող է ավելացվել Input-ի միջոցով files ցուցակը փոխարկելու համար և կարող եք ավելացնել մինչև երկու .sof files.
    • Համակարգի հեռակա արդիականացման նպատակով դուք կարող եք պահպանել սկզբնական էջի 0 տվյալները .pof-ում և փոխարինել 1 էջի տվյալները նոր .sof-ով: file. Դա անելու համար հարկավոր է ավելացնել .pof file էջ 0, ապա
      ավելացնել .sof էջը, ապա ավելացնել նոր .sof file դեպի
  8. Բոլոր պարամետրերը սահմանելուց հետո սեղմեք «Ստեղծել»՝ համապատասխան ծրագրավորում ստեղծելու համար file.

QSPI-ի ծրագրավորում

Nios II հավելվածի կոդը QSPI ֆլեշի մեջ ծրագրավորելու համար կատարեք հետևյալ քայլերը.

  1. MAX 10 FPGA Development Kit-ում միացրեք MAX10_BYPASSn-ը 0-ի՝ ներկառուցված VTAP (MAX II) սարքը շրջանցելու համար:
  2. Միացրեք Intel FPGA ներբեռնման մալուխը (նախկինում USB Blaster) JTAG վերնագիր.
  3. Ծրագրավորողի պատուհանում սեղմեք Hardware Setup և ընտրեք USB Blaster:
  4. Ռեժիմի ցանկում ընտրեք JTAG.
  5. Սեղմեք «Ավտո հայտնաբերում» կոճակը ձախ վահանակում:
  6. Ընտրեք ծրագրավորվող սարքը և սեղմեք Ավելացնել File.
  7. Ընտրեք pfl.sof:
  8. Սեղմեք Սկսել՝ ծրագրավորումը սկսելու համար:
  9. Ծրագրավորումը հաջողությամբ ավարտվելուց հետո, առանց տախտակն անջատելու, կրկին սեղմեք «Ավտո հայտնաբերում» կոճակը ձախ պատուհանում: Դուք կտեսնեք, որ ծրագրավորողի պատուհանում հայտնվում է QSPI_512Mb ֆլեշ:
  10. Ընտրեք QSPI սարքը և սեղմեք Ավելացնել File.
  11. Ընտրեք .pof file գեներացվել է նախկինում .hex file.
  12. Սեղմեք Սկսել՝ QSPI ֆլեշի ծրագրավորումը սկսելու համար:

FPGA-ի ծրագրավորում սկզբնական պատկերով JTAG

Դուք պետք է ծրագրավորեք app1.pof-ը FPGA-ում՝ որպես սարքի սկզբնական պատկեր: App1.pof-ը FPGA-ում ծրագրավորելու համար կատարեք հետևյալ քայլերը.

  1. Ծրագրավորողի պատուհանում սեղմեք Hardware Setup և ընտրեք USB Blaster:
  2. Ռեժիմի ցանկում ընտրեք JTAG.
  3. Սեղմեք «Ավտո հայտնաբերում» կոճակը ձախ վահանակում:
  4. Ընտրեք ծրագրավորվող սարքը և սեղմեք Ավելացնել File.
  5. Ընտրեք app1.pof.
  6. Սեղմեք Սկսել՝ ծրագրավորումը սկսելու համար:

Պատկերի թարմացում և վերակազմակերպման գործարկում՝ օգտագործելով UART

Ձեր MAX10 FPGA մշակման հավաքածուն հեռակա կարգաբերելու համար կատարեք հետևյալ քայլերը.

  1. Նշում. Նախքան սկսելը, համոզվեք, որ հետևյալը.
    • տախտակի CONFIG_SEL փին դրված է 0-ի
    • ձեր տախտակի UART պորտը միացված է ձեր համակարգչին
    • Բացեք Remote Terminal.exe-ը և բացվում է Remote Terminal ինտերֆեյսը:
  2. Սեղմեք Կարգավորումներ և կհայտնվի Սերիական պորտի կարգավորումների պատուհանը:
  3. Սահմանեք հեռավոր տերմինալի պարամետրերը, որպեսզի համապատասխանեն Quartus II UART IP միջուկում ընտրված UART պարամետրերին: Կարգավորումն ավարտվելուց հետո սեղմեք OK:intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-5
  4. Սեղմեք nCONFIG կոճակը մշակման հավաքածուի վրա կամ մուտքագրեք 1-ը Ուղարկել տեքստային դաշտում, այնուհետև սեղմեք Enter:
    • Գործողության ընտրության ցանկը կհայտնվի տերմինալում, ինչպես ցույց է տրված ստորև.intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-6
    • Նշում. Գործողություն ընտրելու համար «Ուղարկել» տեքստային վանդակում մուտքագրեք համարը և սեղմեք Enter:
  5. Հավելվածի 1 պատկերը հավելվածի պատկեր 2-ով թարմացնելու համար ընտրեք գործողություն 2: Ձեզ կառաջարկվի տեղադրել CFM1-ի և CFM2-ի սկզբի և ավարտի հասցեն:
    • Նշում. Քարտեզում նշված հասցեն file ներառում է ICB կարգավորումներ, CFM և UFM, բայց Altera On-Chip-ը
    • Flash IP-ն կարող է մուտք գործել միայն CFM և UFM: Այսպիսով, քարտեզում նշված հասցեի միջև կա հասցեի շեղում file և Altera On-Chip Flash IP պարամետրի պատուհանը:
  6. Մուտքագրեք հասցեն՝ հիմնվելով Altera On-Chip Flash IP պարամետրի պատուհանում նշված հասցեի վրա:intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-7
    • Ջնջելն ինքնաբերաբար կսկսվի վերջի հասցեն մուտքագրելուց հետո:intel-MAX-10-FPGA-Devices-Over-UART-with-the-Nios-II-Processor-FIG-8
  7. Հաջող ջնջումից հետո ձեզ կառաջարկվի մուտքագրել ծրագրավորում .rpd file հայտի համար պատկեր 2.
    • Պատկերը վերբեռնելու համար սեղմեք ՈւղարկելFile կոճակը, այնուհետև ընտրեք .rpd, որը պարունակում է միայն հավելվածի պատկեր 2 և սեղմեք Բացել:
    • Նշում. Բացի հավելվածի պատկեր 2-ից, դուք կարող եք օգտագործել ցանկացած նոր պատկեր, որը ցանկանում եք թարմացնել սարքում:
    • Թարմացման գործընթացը կսկսվի ուղղակիորեն, և դուք կարող եք վերահսկել առաջընթացը տերմինալի միջոցով: Գործողությունների ընտրացանկը հուշում է Կատարված է, և այժմ կարող եք ընտրել հաջորդ գործողությունը:
  8. Վերակազմավորումը գործարկելու համար ընտրեք գործողությունը 4: Դուք կարող եք դիտել LED վարքը, որը ցույց է տալիս սարքում բեռնված տարբեր պատկերը:
Պատկեր LED կարգավիճակը (Ակտիվ ցածր)
Գործարանային պատկեր 01010
Դիմումի պատկեր 1 10101
Դիմումի պատկեր 2 01110

Փաստաթղթերի վերանայման պատմություն

Ամսաթիվ Տարբերակ Փոփոխություններ
2017 թվականի փետրվար 2017.02.21 Rebranded որպես Intel.
հունիսի 2015թ 2015.06.15 Նախնական թողարկում.

Փաստաթղթեր / ռեսուրսներ

intel MAX 10 FPGA սարքեր UART-ով Nios II պրոցեսորով [pdf] Օգտագործողի ուղեցույց
MAX 10 FPGA սարքեր UART-ով Nios II պրոցեսորով, MAX 10 FPGA սարքեր, UART-ով Nios II պրոցեսորով, UART-ով, Nios II պրոցեսորով UART, Nios II, պրոցեսորով UART

Հղումներ

Թողնել մեկնաբանություն

Ձեր էլփոստի հասցեն չի հրապարակվի: Պարտադիր դաշտերը նշված են *