intel AN 496 Користење на внатрешниот осцилатор IP Core
Користење на внатрешниот осцилатор IP Core
Поддржаните уреди Intel® нудат единствена карактеристика на внатрешен осцилатор. Како што е прикажано во дизајнот прampКако што е опишано во оваа белешка за апликација, внатрешните осцилатори прават одличен избор за имплементација на дизајни кои бараат тактирање, а со тоа заштедуваат простор на одборот и трошоци поврзани со надворешните кола за тактирање.
Поврзани информации
- Дизајн Прample за MAX® II
- Обезбедува дизајн MAX® II files за оваа белешка за апликација (AN 496).
- Дизајн Прample за MAX® V
- Обезбедува MAX® V дизајн files за оваа белешка за апликација (AN 496).
- Дизајн Прample за Intel MAX® 10
- Обезбедува дизајн на Intel MAX® 10 files за оваа белешка за апликација (AN 496).
Внатрешни осцилатори
Повеќето дизајни бараат часовник за нормално функционирање. Можете да го користите внатрешниот осцилатор IP-јадро за извор на часовник во дизајнирање на корисникот или цели за отстранување грешки. Со внатрешен осцилатор, поддржаните уреди на Intel не бараат надворешно коло за тактирање. За прampможе да го користите внатрешниот осцилатор за да ги исполните барањата за тактирање на LCD контролер, контролер за системско управување со магистралата (SMBus) или кој било друг протокол за интерфејс или да имплементирате модулатор за ширина на пулсот. Ова помага да се минимизира бројот на компоненти, просторот на плочата и да се намали вкупната цена на системот. Можете да го инстанцирате внатрешниот осцилатор без да ја инстанцирате корисничката флеш меморија (UFM) со користење на јадрото на осцилаторската IP на поддржаните уреди на Intel во софтверот Intel Quartus® Prime за уреди MAX® II и MAX V. За уредите Intel MAX 10, осцилаторите се одвоени од UFM. Излезната фреквенција на осцилаторот, osc, е една четвртина од неподелената фреквенција на внатрешниот осцилатор.
Фреквентен опсег за поддржани уреди на Intel
| Уреди | Излезен часовник од внатрешен осцилатор (1) (MHz) |
| MAX II | 3.3 – 5.5 |
| MAX V | 3.9 – 5.3 |
| Intel MAX 10 | 55 - 116 (2), 35 - 77 (3) |
- Излезната порта за IP-јадрото на внатрешниот осцилатор е osc кај уредите MAX II и MAX V, и клокут кај сите други поддржани уреди.
| Уреди | Излезен часовник од внатрешен осцилатор (1) (MHz) |
| Cyclone® III (4) | 80 (максимум) |
| Циклонот IV | 80 (максимум) |
| Циклонот V | 100 (максимум) |
| Циклон Intel 10 GX | 100 (максимум) |
| Intel Cyclone 10 LP | 80 (максимум) |
| Arria® II GX | 100 (максимум) |
| Арија В | 100 (максимум) |
| Intel Arria 10 | 100 (максимум) |
| Stratix® V | 100 (максимум) |
| Интел Стратикс 10 | 170 – 230 |
- Излезната порта за IP-јадрото на внатрешниот осцилатор е osc кај уредите MAX II и MAX V, и клокут кај сите други поддржани уреди.
- За 10M02, 10M04, 10M08, 10M16 и 10M25.
- За 10M40 и 10M50.
- Поддржано во верзијата на софтверот Intel Quartus Prime 13.1 и порано.
Внатрешен осцилатор како дел од UFM за уредите MAX II и MAX V
Внатрешниот осцилатор е дел од блокот за контрола на бришење програми, кој го контролира програмирањето и бришењето на UFM. Регистарот на податоци ги чува податоците што треба да се испратат или да се преземат од UFM. Регистарот за адреси ја содржи адресата од која се преземаат податоците или адресата на која се запишуваат податоците. Внатрешниот осцилатор за UFM блокот е овозможен кога се извршува операцијата ERASE, PROGRAM и READ.
Опис на пиновите за IP-јадрото на внатрешниот осцилатор
| Сигнал | Опис |
| осцена | Користете за да го вклучите внатрешниот осцилатор. Влез високо за да се овозможи осцилаторот. |
| osc/clkout (5) | Излез на внатрешниот осцилатор. |
Користење на внатрешниот осцилатор во уредите MAX II и MAX V
Внатрешниот осцилатор има еден влез, oscena, и еден излез, osc. За да го активирате внатрешниот осцилатор, користете oscena. Кога е активирано, на излезот е достапен часовник со фреквенцијата. Ако осцената се движи ниско, излезот на внатрешниот осцилатор е константно високо.
За да го инстанцирате внатрешниот осцилатор, следете ги овие чекори
- Во менито Tools на софтверот Intel Quartus Prime, кликнете IP Catalog.
- Под категоријата Библиотека, проширете ги Основните функции и В/И.
- Изберете MAX II/MAX V осцилатор и откако ќе кликнете Add, се појавува уредувачот на IP параметри. Сега можете да ја изберете излезната фреквенција на осцилаторот.
- Во Симулационите библиотеки, моделот fileНаведени се оние кои мора да бидат вклучени. Кликнете Следно.
- Изберете го fileда се создаде. Кликнете на Заврши. Избраните files се креирани и до нив може да се пристапи од излезот file папка. Откако ќе се додаде кодот за инстанција во file, влезот на осцената мора да биде направен како жица и да се додели како логичка вредност од „1“ за да се овозможи осцилаторот.
Користење на внатрешниот осцилатор во сите поддржани уреди (освен уредите MAX II и MAX V)
Внатрешниот осцилатор има еден влез, oscena, и еден излез, osc. За да го активирате внатрешниот осцилатор, користете oscena. Кога е активиран, на излезот е достапен часовник со фреквенцијата. Ако осцената се движи ниско, излезот на внатрешниот осцилатор е константно ниско.
За да го инстанцирате внатрешниот осцилатор, следете ги овие чекори
- Во менито Tools на софтверот Intel Quartus Prime, кликнете IP Catalog.
- Под категоријата Библиотека, проширете ги Основните функции и програмирање за конфигурација.
- Изберете Внатрешен осцилатор (или часовник за конфигурација на Intel FPGA S10 за уредите Intel Stratix 10) и откако ќе кликнете Додај, се појавува уредувачот на IP параметри.
- Во полето за дијалог Нова IP инстанца:
- Поставете го името на највисокото ниво на вашата IP адреса.
- Изберете го семејството на уреди.
- Изберете го Уредот.
- Кликнете на ОК.
- За да генерирате HDL, кликнете Generate HDL.
- Кликнете на Генерирај.
Избраните files се креирани и до нив може да се пристапи од излезот file папка како што е наведено во патеката на излезниот директориум. Откако ќе се додаде кодот за инстанција во file, влезот на осцената мора да биде направен како жица и да се додели како логичка вредност од „1“ за да се овозможи осцилаторот.
Имплементација
Можете да ги имплементирате овие дизајни на прampлес со уредите MAX II, MAX V и Intel MAX 10, од кои сите имаат функција за внатрешен осцилатор. Имплементацијата вклучува демонстрација на функцијата на внатрешниот осцилатор со доделување на излезот на осцилаторот на бројач и возење на пиновите за општа намена I/O (GPIO) на уредите MAX II, MAX V и Intel MAX 10.
Дизајн Прampле 1: таргетирање демо плочка MDN-82 (Уреди MAX II)
Дизајн Прample 1 е направен за да ги придвижува LED диодите за да создаде ефект на лизгање, со што ќе го демонстрира внатрешниот осцилатор користејќи ја демо плочата MDN-82.
EPM240G иглички задачи за дизајн Прample 1 Користење на демо плочката MDN-82
| EPM240G Пински задачи | |||
| Сигнал | Пин | Сигнал | Пин |
| d2 | Пин 69 | d3 | Пин 40 |
| d5 | Пин 71 | d6 | Пин 75 |
| d8 | Пин 73 | d10 | Пин 73 |
| d11 | Пин 75 | d12 | Пин 71 |
| d4_1 | Пин 85 | d4_2 | Пин 69 |
| d7_1 | Пин 87 | d7_2 | Пин 88 |
| d9_1 | Пин 89 | d9_2 | Пин 90 |
| sw9 | Пин 82 | — | — |
Доделете ги неискористените пинови како влез три-наведени во софтверот Intel Quartus Prime.
За да го демонстрирате овој дизајн на демо-плочката MDN-B2, следете ги овие чекори
- Вклучете го напојувањето на демо-плочката (со помош на лизгачкиот прекинувач SW1).
- Преземете го дизајнот на MAX II CPLD преку JTAG заглавие JP5 на демо таблата и конвенционален кабел за програмирање (Кабел за паралелна порта на Intel FPGA или кабел за преземање Intel FPGA). Чувајте го SW4 на демо таблата притиснато пред и за време на почетокот на процесот на програмирање. Откако ќе заврши, исклучете го напојувањето и извадете го JTAG конектор.
- Внимавајте на редоследот на лизгање LED на црвените LED диоди и двобојните LED диоди. Со притискање на SW9 на демо таблата се оневозможува внатрешниот осцилатор и LED диодите за лизгање ќе се замрзнат на нивните моментални позиции.
Дизајн Прampле 2: Цел на комплет за развој на уред MAX V
Во дизајнот прampВо 2, излезната фреквенција на осцилаторот се дели со 221 пред да се тактира 2-битен бројач. Излезот на овој 2-битен бројач се користи за придвижување на LED диодите, со што се демонстрира внатрешниот осцилатор на комплетот за развој на уреди MAX V.
5M570Z иглички задачи за дизајн Прample 2 Користење на комплетот за развој на уред MAX V
| 5M570Z Пински задачи | |||
| Сигнал | Пин | Сигнал | Пин |
| pb0 | M9 | LED[0] | P4 |
| osc | M4 | LED[1] | R1 |
| clk | P2 | — | — |
За да го прикажете овој дизајн на комплетот за развој MAX V, следете ги овие чекори
- Приклучете го USB-кабелот во USB конекторот за да го напојувате уредот.
- Преземете го дизајнот на уредот MAX V преку вградениот кабел за преземање Intel FPGA.
- Внимавајте на трепкачките LED диоди (LED[0] и LED[1]). Со притискање на pb0 на демо-плочката се оневозможува внатрешниот осцилатор и трепкачките LED диоди ќе се замрзнат во моменталната состојба.
Историја на ревизии на документи за AN 496: Користење на IP-јадрото на внатрешниот осцилатор
| Датум | Верзија | Промени |
| ноември 2017 година | 2017.11.06 |
|
| ноември 2014 година | 2014.11.04 | Ја ажурираше фреквенцијата за неподелен внатрешен осцилатор и излезен часовник од вредностите на фреквенцијата на внатрешниот осцилатор за MAX 10 уреди во табелата на фреквенциски опсег за поддржани уреди Altera. |
| септември 2014 година | 2014.09.22 | Додадени MAX 10 уреди. |
| јануари 2011 година | 2.0 | Ажурирано за да вклучи MAX V уреди. |
| декември 2007 година | 1.0 | Почетно ослободување. |
ИД: 683653
Верзија: 2017.11.06
Документи / ресурси
 |
intel AN 496 Користење на внатрешниот осцилатор IP Core [pdf] Инструкции AN 496 Користење на внатрешен осцилатор IP-јадро, AN 496, Користење на внатрешен осцилатор IP-јадро, внатрешен осцилатор IP-јадро, осцилатор IP-јадро, IP-јадро, јадро |
