Intel AN 496 mit dem IP-Kern des internen Oszillators
Verwendung des internen Oszillator-IP-Cores
Die unterstützten Intel®-Geräte bieten eine einzigartige interne Oszillatorfunktion. Wie im Design gezeigt zampWie in diesem Anwendungshinweis beschrieben, sind interne Oszillatoren eine ausgezeichnete Wahl, um Designs zu implementieren, die eine Taktung erfordern, wodurch Platz auf der Platine und Kosten im Zusammenhang mit externen Taktschaltungen eingespart werden.
Zugehörige Informationen
- Design BspampDatei für MAX® II
- Bietet das MAX® II-Design files für diese Application Note (AN 496).
- Design BspampDatei für MAX® V
- Bietet das MAX® V-Design files für diese Application Note (AN 496).
- Design BspampDatei für Intel MAX® 10
- Bietet das Intel MAX® 10-Design files für diese Application Note (AN 496).
Interne Oszillatoren
Die meisten Designs erfordern eine Uhr für den normalen Betrieb. Sie können den IP-Kern des internen Oszillators als Taktquelle in Benutzerdesign- oder Debug-Zwecken verwenden. Mit einem internen Oszillator benötigen die unterstützten Intel-Geräte keine externe Taktschaltung. Zum Bspample können Sie den internen Oszillator verwenden, um die Taktanforderungen eines LCD-Controllers, eines System Management Bus (SMBus)-Controllers oder eines anderen Schnittstellenprotokolls zu erfüllen oder um einen Pulsbreitenmodulator zu implementieren. Dies trägt dazu bei, die Anzahl der Komponenten und den Platz auf der Platine zu minimieren und die Gesamtkosten des Systems zu reduzieren. Sie können den internen Oszillator instanziieren, ohne den Benutzer-Flash-Speicher (UFM) zu instanziieren, indem Sie den Oszillator-IP-Kern der unterstützten Intel-Geräte in der Intel Quartus® Prime-Software für MAX® II- und MAX V-Geräte verwenden. Bei Intel MAX 10-Geräten sind die Oszillatoren vom UFM getrennt. Die Ausgangsfrequenz des Oszillators, osc, ist ein Viertel der ungeteilten Frequenz des internen Oszillators.
Frequenzbereich für unterstützte Intel-Geräte
| Geräte | Ausgangstakt vom internen Oszillator (1) (MHz) |
| MAXII | 3.3 – 5.5 |
| MAXV | 3.9 – 5.3 |
| IntelMAX 10 | 55 – 116 (2), 35 – 77 (3) |
- Der Ausgangsport für den IP-Core des internen Oszillators ist osc in MAX II- und MAX V-Geräten und clkout in allen anderen unterstützten Geräten.
| Geräte | Ausgangstakt vom internen Oszillator (1) (MHz) |
| Cyclone® III (4) | 80 (max) |
| Zyklon IV | 80 (max) |
| Zyklon V | 100 (max) |
| Intel Zyklon 10 GX | 100 (max) |
| Intel Cyclone 10 LP | 80 (max) |
| Arria®IIGX | 100 (max) |
| Arria V | 100 (max) |
| Intel Arria 10 | 100 (max) |
| Stratix® V | 100 (max) |
| Intel Stratix 10 | 170 – 230 |
- Der Ausgangsport für den IP-Core des internen Oszillators ist osc in MAX II- und MAX V-Geräten und clkout in allen anderen unterstützten Geräten.
- Für 10M02, 10M04, 10M08, 10M16 und 10M25.
- Für 10M40 und 10M50.
- Unterstützt in der Intel Quartus Prime-Softwareversion 13.1 und früher.
Interner Oszillator als Teil des UFM für MAX II- und MAX V-Geräte
Der interne Oszillator ist Teil des Program Erase Control Blocks, der das Programmieren und Löschen des UFM steuert. Das Datenregister enthält die zu sendenden oder von dem UFM abzurufenden Daten. Das Adressregister enthält die Adresse, von der Daten abgerufen werden, oder die Adresse, an die die Daten geschrieben werden. Der interne Oszillator für den UFM-Block wird aktiviert, wenn die ERASE-, PROGRAM- und READ-Operation ausgeführt wird.
Pin-Beschreibung für den internen Oszillator-IP-Core
| Signal | Beschreibung |
| obszön | Wird verwendet, um den internen Oszillator zu aktivieren. Geben Sie High ein, um den Oszillator zu aktivieren. |
| osc/clkout (5) | Ausgang des internen Oszillators. |
Verwendung des internen Oszillators in MAX II- und MAX V-Geräten
Der interne Oszillator hat einen einzelnen Eingang, oscena, und einen einzelnen Ausgang, osc. Um den internen Oszillator zu aktivieren, verwenden Sie oscena. Bei Aktivierung wird am Ausgang ein Takt mit der Frequenz zur Verfügung gestellt. Wenn oscena niedrig getrieben wird, ist der Ausgang des internen Oszillators konstant hoch.
Führen Sie die folgenden Schritte aus, um den internen Oszillator zu instanziieren
- Klicken Sie im Menü Extras der Intel Quartus Prime-Software auf IP-Katalog.
- Erweitern Sie unter der Kategorie Bibliothek die Grundfunktionen und E/A.
- Wählen Sie den MAX II/MAX V-Oszillator und nach dem Klicken auf Hinzufügen erscheint der IP-Parameter-Editor. Sie können nun die Ausgangsfrequenz des Oszillators auswählen.
- In Simulationsbibliotheken das Modell files, die enthalten sein müssen, sind aufgeführt. Weiter klicken.
- Wählen Sie die files erstellt werden. Klicken Sie auf Fertig stellen. Die gewählte files werden erstellt und können über die Ausgabe aufgerufen werden file Ordner. Nachdem der Instanziierungscode zu der hinzugefügt wurde file, muss der Oscena-Eingang als Draht ausgeführt und mit einem logischen Wert von „1“ zugewiesen werden, um den Oszillator zu aktivieren.
Verwenden des internen Oszillators in allen unterstützten Geräten (außer MAX II- und MAX V-Geräten)
Der interne Oszillator hat einen einzelnen Eingang, oscena, und einen einzelnen Ausgang, osc. Um den internen Oszillator zu aktivieren, verwenden Sie oscena. Bei Aktivierung wird am Ausgang ein Takt mit der Frequenz zur Verfügung gestellt. Wenn oscena niedrig getrieben wird, ist die Ausgabe des internen Oszillators konstant niedrig.
Führen Sie die folgenden Schritte aus, um den internen Oszillator zu instanziieren
- Klicken Sie im Menü Extras der Intel Quartus Prime-Software auf IP-Katalog.
- Erweitern Sie unter der Kategorie Bibliothek die Basisfunktionen und die Konfigurationsprogrammierung.
- Wählen Sie Internal Oscillator (oder Intel FPGA S10 Configuration Clock für Intel Stratix 10-Geräte) und nachdem Sie auf Add geklickt haben, wird der IP-Parameter-Editor angezeigt.
- Im Dialogfeld Neue IP-Instanz:
- Legen Sie den Top-Level-Namen Ihrer IP fest.
- Wählen Sie die Gerätefamilie aus.
- Wählen Sie das Gerät aus.
- Klicken Sie auf „OK“.
- Um das HDL zu generieren, klicken Sie auf HDL generieren.
- Klicken Sie auf Generieren.
Die ausgewählten files werden erstellt und können über die Ausgabe aufgerufen werden file Ordner, wie im Ausgabeverzeichnispfad angegeben. Nachdem der Instanziierungscode zu der hinzugefügt wurde file, muss der Oscena-Eingang als Draht ausgeführt und mit einem logischen Wert von „1“ zugewiesen werden, um den Oszillator zu aktivieren.
Durchführung
Sie können dieses Design z. B. implementierenampDateien mit MAX II-, MAX V- und Intel MAX 10-Geräten, die alle über die interne Oszillatorfunktion verfügen. Die Implementierung umfasst die Demonstration der internen Oszillatorfunktion, indem der Oszillatorausgang einem Zähler zugewiesen und die Allzweck-I/O-Pins (GPIO) auf MAX II-, MAX V- und Intel MAX 10-Geräten angesteuert werden.
Design Bspample 1: Zielen auf ein MDN-82-Demoboard (MAX II-Geräte)
Design Bspample 1 dient dazu, die LEDs anzusteuern, um einen Scrolling-Effekt zu erzeugen, wodurch der interne Oszillator unter Verwendung des MDN-82-Demoboards demonstriert wird.
EPM240G Pinbelegung für Design Bspample 1 Verwendung des MDN-82 Demoboards
| EPM240G Pinbelegung | |||
| Signal | Stift | Signal | Stift |
| d2 | Stift 69 | d3 | Stift 40 |
| d5 | Stift 71 | d6 | Stift 75 |
| d8 | Stift 73 | d10 | Stift 73 |
| d11 | Stift 75 | d12 | Stift 71 |
| d4_1 | Stift 85 | d4_2 | Stift 69 |
| d7_1 | Stift 87 | d7_2 | Stift 88 |
| d9_1 | Stift 89 | d9_2 | Stift 90 |
| sw9 | Stift 82 | — | — |
Weisen Sie die unbenutzten Pins in der Intel Quartus Prime-Software als Eingang mit drei Zuständen zu.
Führen Sie die folgenden Schritte aus, um dieses Design auf dem MDN-B2-Demoboard zu demonstrieren
- Schalten Sie die Stromversorgung der Demoplatine ein (mithilfe des Schiebeschalters SW1).
- Laden Sie das Design über das JTAG Header JP5 auf dem Demoboard und ein herkömmliches Programmierkabel (Intel FPGA Parallel Port Cable oder Intel FPGA Download Cable). Halten Sie SW4 auf dem Demoboard vor und während des Starts des Programmiervorgangs gedrückt. Schalten Sie nach Abschluss den Strom aus und entfernen Sie das JTAG Anschluss.
- Beobachten Sie die fortlaufende LED-Sequenz auf den roten LEDs und den zweifarbigen LEDs. Durch Drücken von SW9 auf der Demoplatine wird der interne Oszillator deaktiviert und die Lauf-LEDs frieren an ihren aktuellen Positionen ein.
Design Bspample 2: Ausrichtung auf ein MAX V Device Development Kit
In Design Bspample 2, die Ausgangsfrequenz des Oszillators wird durch 221 geteilt, bevor ein 2-Bit-Zähler getaktet wird. Der Ausgang dieses 2-Bit-Zählers wird zum Ansteuern der LEDs verwendet, wodurch der interne Oszillator des MAX V-Geräteentwicklungskits demonstriert wird.
5M570Z Pinbelegung für Design Bspample 2 Verwendung des MAX V Device Development Kit
| 5M570Z Pinbelegung | |||
| Signal | Stift | Signal | Stift |
| pb0 | M9 | LED[0] | P4 |
| osc | M4 | LED[1] | R1 |
| klick | P2 | — | — |
Befolgen Sie diese Schritte, um dieses Design auf dem MAX V-Entwicklungskit zu demonstrieren
- Stecken Sie das USB-Kabel in den USB-Anschluss, um das Gerät einzuschalten.
- Laden Sie das Design über das eingebettete Intel FPGA-Downloadkabel auf das MAX V-Gerät herunter.
- Beobachten Sie die blinkenden LEDs (LED[0] und LED[1]). Durch Drücken von pb0 auf dem Demoboard wird der interne Oszillator deaktiviert und die blinkenden LEDs frieren in ihrem aktuellen Zustand ein.
Dokumentrevisionsverlauf für AN 496: Verwendung des IP-Kerns des internen Oszillators
| Datum | Version | Änderungen |
| November 2017 | 2017.11.06 |
|
| November 2014 | 2014.11.04 | Die Frequenz für den ungeteilten internen Oszillator und den Ausgangstakt von internen Oszillatorfrequenzwerten für MAX 10-Geräte in der Tabelle „Frequenzbereich für unterstützte Altera-Geräte“ aktualisiert. |
| September 2014 | 2014.09.22 | MAX 10 Geräte hinzugefügt. |
| Januar 2011 | 2.0 | Aktualisiert, um MAX V-Geräte einzubeziehen. |
| Dezember 2007 | 1.0 | Erstveröffentlichung. |
AUSWEIS: 683653
Version: 2017.11.06
Dokumente / Ressourcen
 |
Intel AN 496 mit dem IP-Kern des internen Oszillators [pdf] Anweisungen AN 496 Verwenden des IP-Kerns des internen Oszillators, AN 496, Verwenden des IP-Kerns des internen Oszillators, IP-Kern des internen Oszillators, IP-Kern des Oszillators, IP-Kern, Kern |
