intel AN 496 Utilizendu u core IP di l'oscillatore internu

Utilizà l'oscillatore internu IP Core

I dispositi Intel® supportati offrenu una funzione unica d'oscillatore internu. Comu mostra in u disignu exampI descritti in questa nota di l'applicazione, l'oscillatori interni facenu una scelta eccellente per implementà disinni chì necessitanu clock, risparmiendu cusì u spaziu à bordu è i costi associati à i circuiti di clock esterni.

Information Related

• Design Example per MAX® II
  • Fornisce u disignu MAX® II files per questa nota di applicazione (AN 496).
• Design Example per MAX® V
  • Fornisce u disignu MAX® V files per questa nota di applicazione (AN 496).
• Design Example per Intel MAX® 10
  • Fornisce u disignu Intel MAX® 10 files per questa nota di applicazione (AN 496).

Oscillatori interni

A maiò parte di i disinni necessitanu un clock per u funziunamentu normale. Pudete aduprà u core IP di l'oscillatore internu per a fonte di clock in u disignu di l'utilizatori o scopi di debug. Cù un oscillatore internu, i dispositi Intel supportati ùn necessitanu micca circuiti di clock esterni. Per esample, pudete aduprà l'oscillator internu per scuntrà u requisitu di clock di un controller LCD, controller di bus di gestione di sistema (SMBus), o qualsiasi altru protocolu d'interfaccia, o per implementà un modulatore di larghezza di impulsu. Questu aiuta à minimizzà u numeru di cumpunenti, u spaziu di bordu, è riduce u costu tutale di u sistema. Pudete istanzià l'oscillatore internu senza istanzià a memoria flash d'utilizatore (UFM) utilizendu u core IP di l'oscillatore di i dispositi Intel supportati in u software Intel Quartus® Prime per i dispositi MAX® II è MAX V. Per i dispositi Intel MAX 10, l'oscillatori sò separati da l'UFM. A frequenza di output di l'oscillatore, osc, hè un quartu di a frequenza indivisa di l'oscillatore internu.

Gamma di Frequenza per i Dispositivi Intel Supportati

Dispositivi	Output Clock da l'oscillatore internu (1) (MHz)
MAX II	3.3 - 5.5
MAX V	3.9 - 5.3
Intel MAX 10	55 - 116 (2), 35 - 77 (3)

1. U portu di output per u core IP di l'oscillatore internu hè osc in i dispositi MAX II è MAX V, è clkout in tutti l'altri dispositi supportati.

Dispositivi	Output Clock da l'oscillatore internu (1) (MHz)
Cyclone® III (4)	80 (massimu)
Ciclone IV	80 (massimu)
Ciclone V	100 (massimu)
Intel Cyclone 10 GX	100 (massimu)
Intel Cyclone 10 LP	80 (massimu)
Arria® II GX	100 (massimu)
Arria V	100 (massimu)
Intel Arria 10	100 (massimu)
Stratix® V	100 (massimu)
Intel Stratix 10	170 - 230

1. U portu di output per u core IP di l'oscillatore internu hè osc in i dispositi MAX II è MAX V, è clkout in tutti l'altri dispositi supportati.
2. Per 10M02, 10M04, 10M08, 10M16 è 10M25.
3. Per 10M40 è 10M50.
4. Supportatu in u software Intel Quartus Prime versione 13.1 è precedente.

Oscillatore internu cum'è parte di l'UFM per i dispositi MAX II è MAX V

L'oscillatore internu hè parti di u bloccu Program Erase Control, chì cuntrolla a prugrammazione è l'eliminazione di l'UFM. U registru di dati cuntene i dati per esse mandati o ricuperati da l'UFM. U registru di l'indirizzu cuntene l'indirizzu da quale i dati sò recuperati o l'indirizzu à quale i dati sò scritti. L'oscillatore internu per u bloccu UFM hè attivatu quandu l'operazione ERASE, PROGRAM, è READ hè eseguita.

Pin Description per u Core IP di l'oscillatore internu

Segnale	Descrizzione
oscena	Aduprà per attivà l'oscillatore internu. Input high per attivà l'oscillatore.
osc/clkout (5)	Output di l'oscillatore internu.

Utilizà l'oscillatore internu in i dispositi MAX II è MAX V

L'oscillatore internu hà una sola entrata, oscena, è una sola output, osc. Per attivà l'oscillatore internu, utilizate oscena. Quandu hè attivatu, un clock cù a frequenza hè dispunibule à l'output. Sè oscena hè guidatu bassu, a pruduzzioni di l 'oscillator internu hè un altu custanti.

Per instantiate l'oscillatore internu, seguitate sti passi

1. In u menù Strumenti di u software Intel Quartus Prime, cliccate Catalogu IP.
2. Sottu a categuria Biblioteca, espansione e Funzioni di Base è I / O.
3. Selezziunà l'oscillatore MAX II/MAX V è dopu cliccà Add, l'Editor di Parametri IP appare. Pudete avà selezziunà a frequenza di output di l'oscillatore.
4. In Biblioteche di simulazione, u mudellu files chì deve esse incluse sò listati. Cliccate Next.
5. Selezziunà u files da esse creatu. Cliccate Finish. U sceltu files sò creati è ponu accede da a pruduzzioni file cartulare. Dopu à u codice di istanza hè aghjuntu à u file, l'input oscena deve esse fattu cum'è un filu è assignatu cum'è un valore logicu di "1" per attivà l'oscillatore.

Utilizà l'oscillatore internu in tutti i dispositi supportati (eccettu i dispositi MAX II è MAX V)

L'oscillatore internu hà una sola entrata, oscena, è una sola output, osc. Per attivà l'oscillatore internu, utilizate oscena. Quandu hè attivatu, un clock cù a frequenza hè dispunibule à l'output. Sè oscena hè guidatu bassu, a pruduzzioni di l 'oscillator internu hè un bassu custanti.

Per instantiate l'oscillatore internu, seguitate sti passi

1. In u menù Strumenti di u software Intel Quartus Prime, cliccate Catalogu IP.
2. Sottu a categuria Biblioteca, espansione e Funzioni Basate è Programmazione di Cunfigurazione.
3. Selezziunate Oscillatore Internu (o Intel FPGA S10 Configuration Clock per i dispositi Intel Stratix 10) è dopu cliccà Add, l'Editor di Parametri IP appare.
4. In a finestra di dialogu New IP Instance:
   • Stabilisci u nome di u primu livellu di u vostru IP.
   • Selezziunà a famiglia Dispositivi.
   • Selezziunà u dispusitivu.
5. Cliccate OK.
6. Per generà l'HDL, cliccate Generate HDL.
7. Cliccate Generate.

U sceltu files sò creati è ponu accede da a pruduzzioni file cartulare cum'è specificatu in u percorsu di u cartulare di output. Dopu à u codice di istanza hè aghjuntu à u file, l'input oscena deve esse fattu cum'è un filu è assignatu cum'è un valore logicu di "1" per attivà l'oscillatore.

Implementazione

Pudete implementà questi cuncepimentu examples with MAX II, MAX V, è Intel MAX 10 dispusitivi, tutti chì hannu la funziunalità oscillator internu. L'implementazione implica a dimostrazione di a funzione di l'oscillatore internu assignendu l'output di l'oscillatore à un contatore è guidà i pins I/O di scopu generale (GPIO) nantu à i dispositi MAX II, MAX V è Intel MAX 10.

Design Example 1: Targeting un MDN-82 Demo Board (Dispositivi MAX II)

Design Example 1 hè fattu per guidà i LED per creà un effettu di scorrimentu, dimustrendu cusì l'oscillatore internu utilizendu a scheda demo MDN-82.

EPM240G Assegnazione di Pin per Design Example 1 Utilizà u MDN-82 Demo Board

Assignazioni di Pin EPM240G
Segnale	Pin	Segnale	Pin
d2	pin 69	d3	pin 40
d5	pin 71	d6	pin 75
d8	pin 73	d10	pin 73
d11	pin 75	d12	pin 71
d4_1	pin 85	d4_2	pin 69
d7_1	pin 87	d7_2	pin 88
d9_1	pin 89	d9_2	pin 90
sw9	pin 82	—	—

Assignate i pin inutilizati Cum'è input tri-stated in u software Intel Quartus Prime.

Per dimustrà stu disignu nantu à a scheda demo MDN-B2, seguitate sti passi

1. Accende u putere à a scheda demo (usendu l'interruttore slide SW1).
2. Scaricate u disignu nantu à u MAX II CPLD attraversu u JTAG header JP5 nantu à a scheda demo è un cable di prugrammazione convenzionale (Intel FPGA Parallel Port Cable o Intel FPGA Download Cable). Mantene SW4 nantu à a scheda demo pressatu prima è durante u principiu di u prucessu di prugrammazione. Dopu avè finitu, spegne u putere è sguassate u JTAG cunnessu.
3. Osservate a sequenza di scrolling LED nantu à i LED rossi è i LED bicolori. Pressing SW9 in a demo board disattiva l'oscillatore internu è i LED di scorrimentu si congelanu in e so pusizioni attuali.

Design Example 2: Targeting un Kit di Sviluppu di Dispositivi MAX V

In Design Example 2, a frequenza di uscita di l'oscillatore hè divisa da 221 prima di clock un contatore 2-bit. L'output di stu contatore 2-bit hè adupratu per guidà i LED, dimustrendu cusì l'oscillatore internu nantu à u kit di sviluppu di u dispositivu MAX V.

5M570Z Assegnazione di Pin per Design Example 2 Utilizendu u Kit di Sviluppu di Dispositivi MAX V

5M570Z Assignazioni Pin
Segnale	Pin	Segnale	Pin
pb 0	M9	LED [0]	P4
osc	M4	LED [1]	R1
clk	P2	—	—

Per dimustrà stu disignu nantu à u kit di sviluppu MAX V, seguitate sti passi

1. Inserite u cable USB in u Connettore USB per accende u dispusitivu.
2. Scaricate u disignu nantu à u dispositivu MAX V attraversu u Cable di scaricamentu Intel FPGA integratu.
3. Osservate i LED lampeggianti (LED[0] è LED[1]). Pressing pb0 nantu à a scheda demo disattiva l'oscillatore internu è i LED lampeggianti si congelanu in u so statu attuale.

Storia di Revisione di Documentu per AN 496: Utilizà u Core IP di l'Oscillatore Internu

Data	Versione	Cambiamenti
nuvembre 2017	2017.11.06	Supportu aghjuntu per i seguenti dispositi: Ciclone III Ciclone IV Ciclone V Intel Cyclone 10 GX Intel Cyclone 10 LP Arria II GX Arria V Intel Arria 10 Stratix V Intel Stratix 10 Cambiatu u titulu di u documentu da Utilizà l'oscillatore internu in Altera MAX Series à Utilizà l'oscillatore internu IP Core per include altri dispositi supportati. Rebranded cum'è Intel.
nuvembre 2014	2014.11.04	Aghjurnatu a frequenza per l'oscillatore internu indivisu è u clock di output da i valori di freccia di l'oscillatore internu per i dispositi MAX 10 in a Tavola di Frequency Range for Supported Altera Devices.
settembre 2014	2014.09.22	Aghjunghjite MAX 10 dispusitivi.
ghjennaghju 2011	2.0	Aghjurnatu per include i dispositi MAX V.
dicembre 2007	1.0	Liberazione iniziale.

ID: 683653
Versione: 2017.11.06

Documenti / Risorse

intel AN 496 Utilizendu u core IP di l'oscillatore internu [pdf] Istruzzioni AN 496 Utilizendu l'oscillatore internu IP Core, AN 496, Utilizendu l'oscillatore internu IP Core, Oscillatore internu IP Core, Oscillator IP Core, IP Core, Core

Referenze

• Manuale d'usu