intel AN 496 使用內部振盪器 IP 核指令

大多數設計都需要時鐘才能正常運行。您可以將內部振盪器 IP 內核用作用戶設計或調試目的的時鐘源。使用內部振盪器，支持的英特爾設備不需要外部時鐘電路。對於前amp例如，您可以使用內部振盪器來滿足 LCD 控制器、系統管理總線 (SMBus) 控制器或任何其他接口協議的時鐘要求，或實現脈寬調製器。這有助於最大限度地減少元件數量、電路板空間並降低系統的總成本。您可以在 MAX® II 和 MAX V 設備的英特爾 Quartus® Prime 軟件中使用支持的英特爾設備的振盪器 IP 核來實例化內部振盪器，而無需實例化用戶閃存 (UFM)。對於 MAX 10 器件，振盪器與 UFM 是分開的。振盪器的輸出頻率 osc 是內部振盪器未分頻頻率的四分之一。

支持的英特爾設備的頻率範圍

裝置	來自內部振盪器的輸出時鐘 (1) （兆赫）
最大二代	3.3 – 5.5
最大電壓	3.9 – 5.3
英特爾 MAX 10	55 – 116 (2), 35 – 77 (3)

內部振盪器 IP 內核的輸出端口在 MAX II 和 MAX V 器件中是 osc，在所有其他支持的器件中是 clkout。

裝置	來自內部振盪器的輸出時鐘 (1) （兆赫）
旋風分離器 III (4)	80（最大）
旋風IV	80（最大）
旋風 V	100（最大）
英特爾 Cyclone 10 GX	100（最大）
英特爾 Cyclone 10 LP	80（最大）
Arria® II GX	100（最大）
阿里亞五世	100（最大）
英特爾 Arria 10	100（最大）
Stratix®V	100（最大）
英特爾 Stratix 10	170 – 230

內部振盪器 IP 內核的輸出端口在 MAX II 和 MAX V 器件中是 osc，在所有其他支持的器件中是 clkout。
適用於 10M02、10M04、10M08、10M16 和 10M25。

適用於 10M40 和 10M50。
在 Intel Quartus Prime 軟件版本 13.1 及更早版本中受支持。

作為 MAX II 和 MAX V 器件 UFM 一部分的內部振盪器

內部振盪器是程序擦除控制塊的一部分，它控制 UFM 的編程和擦除。數據寄存器保存要從 UFM 發送或檢索的數據。地址寄存器保存從中檢索數據的地址或寫入數據的地址。當執行 ERASE、PROGRAM 和 READ 操作時，UFM 模塊的內部振盪器被啟用。

內部振盪器 IP 內核的引腳說明

訊號	描述
猥褻	用於啟用內部振盪器。輸入高電平以啟用振盪器。
振盪器/時鐘輸出 (5)	內部振盪器的輸出。

在 MAX II 和 MAX V 器件中使用內部振盪器

內部振盪器具有單輸入 oscena 和單輸出 osc。要激活內部振盪器，請使用 oscena。激活後，輸出端將提供具有該頻率的時鐘。如果 oscena 被驅動為低電平，則內部振盪器的輸出為恆定高電平。

要實例化內部振盪器，請按照以下步驟操作

在 Intel Quartus Prime 軟件的 Tools 菜單上，點擊 IP Catalog。
在庫類別下，展開基本功能和 I/O。

選擇 MAX II/MAX V 振盪器，點擊 Add 後，IP Parameter Editor 出現。您現在可以選擇振盪器輸出頻率。
在仿真庫中，模型 file列出必須包括的 s。點擊下一步。

選擇 files 待創建。單擊完成。被選中的 files 被創建並且可以從輸出中訪問 file 文件夾。添加實例化代碼後 file, oscena 輸入必須作為導線並指定為邏輯值“1”以啟用振盪器。

在所有支持的器件中使用內部振盪器（MAX II 和 MAX V 器件除外）

內部振盪器具有單輸入 oscena 和單輸出 osc。要激活內部振盪器，請使用 oscena。激活後，輸出端將提供具有該頻率的時鐘。如果 oscena 被驅動為低電平，則內部振盪器的輸出為恆定低電平。

要實例化內部振盪器，請按照以下步驟操作

在 Intel Quartus Prime 軟件的 Tools 菜單上，點擊 IP Catalog。
在 Library 類別下，展開 Basic Functions 和 Configuration Programming。
選擇 Internal Oscillator（或 Intel Stratix 10 器件的 Intel FPGA S10 Configuration Clock），點擊 Add 後，IP Parameter Editor 出現。
在新建 IP 實例對話框中：
- 設置您的 IP 的頂級名稱。
- 選擇設備系列。
- 選擇設備。
按一下“確定”。
要生成 HDL，請單擊生成 HDL。
單擊生成。

所選擇的 files 被創建並且可以從輸出中訪問 file 輸出目錄路徑中指定的文件夾。添加實例化代碼後 file, oscena 輸入必須作為導線並指定為邏輯值“1”以啟用振盪器。

執行

您可以實施這些設計前ampMAX II、MAX V 和 Intel MAX 10 器件的文件，所有這些器件都具有內部振盪器功能。實現包括通過將振盪器輸出分配給計數器並驅動 MAX II、MAX V 和 MAX 10 器件上的通用 I/O (GPIO) 引腳來演示內部振盪器功能。

設計防爆amp圖 1：針對 MDN-82 演示板（MAX II 器件）

設計防爆ample 1 用於驅動 LED 以產生滾動效果，從而使用 MDN-82 演示板演示內部振盪器。

設計實例的 EPM240G 引腳分配ample 1 使用 MDN-82 演示板

EPM240G 引腳分配
訊號	別針	訊號	別針
d2	銷69	d3	銷40
d5	銷71	d6	銷75
d8	銷73	d10	銷73
d11	銷75	d12	銷71
d4_1	銷85	d4_2	銷69
d7_1	銷87	d7_2	銷88
d9_1	銷89	d9_2	銷90
SW9	銷82	—	—

在 Intel Quartus Prime 軟件中將未使用的管腳分配為三態輸入。

要在 MDN-B2 演示板上演示此設計，請按照以下步驟操作

打開演示板的電源（使用滑動開關 SW1）。
通過 J 下載設計到 MAX II CPLDTAG 演示板上的排針 JP5 和一條常規編程電纜（英特爾 FPGA 並行端口電纜或英特爾 FPGA 下載電纜）。在編程過程開始之前和過程中，按住演示板上的 SW4。完成後，關閉電源並取出 JTAG 連接器。
觀察紅色 LED 和雙色 LED 上的滾動 LED 序列。按下演示板上的 SW9 可禁用內部振盪器，滾動 LED 將凍結在當前位置。

設計防爆amp圖 2：針對 MAX V 器件開發套件

在設計實例中ample 2，在為 221 位計數器提供時鐘之前，振盪器輸出頻率除以 2。該 2 位計數器的輸出用於驅動 LED，從而演示 MAX V 器件開發套件上的內部振盪器。

設計實例的 5M570Z 引腳分配ample 2 使用 MAX V 器件開發套件

5M570Z 管腳分配
訊號	別針	訊號	別針
PB0	M9	發光二極管[0]	P4
振盪器	M4	發光二極管[1]	R1
時鐘	P2	—	—

要在 MAX V 開發套件上演示此設計，請按照以下步驟操作

將 USB 電纜插入 USB 連接器以啟動設備。
通過嵌入式英特爾 FPGA 下載電纜將設計下載到 MAX V 設備上。

觀察閃爍的 LED（LED[0] 和 LED[1]）。按下演示板上的 pb0 將禁用內部振盪器，閃爍的 LED 將凍結在當前狀態。

AN 496 的文檔修訂歷史：使用內部振盪器 IP 內核

日期	版本	變化
2017年XNUMX月	2017.11.06	添加了對以下設備的支持：旋風III 旋風IV 旋風 V 英特爾 Cyclone 10 GX 英特爾 Cyclone 10 LP 阿里亞II GX 阿里亞五世英特爾 Arria 10 Stratix V 英特爾 Stratix 10 將文件標題從在 Altera MAX 系列中使用內部振盪器到使用內部振盪器 IP 內核包括其他支持的設備。更名為英特爾。
2014年XNUMX月	2014.11.04	在支持的 Altera 器件頻率範圍表中更新了未分頻內部振盪器的頻率和來自 MAX 10 器件內部振盪器頻率值的輸出時鐘。
2014 年 XNUMX 月	2014.09.22	添加了 MAX 10 個設備。
2011年XNUMX月	2.0	更新為包含 MAX V 器件。
2007 年 XNUMX 月	1.0	初次發布。

ID： 683653
版本： 2017.11.06

文件/資源

intel AN 496 使用內部振盪器 IP 內核 [pdf] 指示
AN 496 使用內部振盪器 IP 內核，AN 496，使用內部振盪器 IP 內核，內部振盪器 IP 內核，振盪器 IP 內核，IP 內核，內核

參考

使用者手冊

intel AN 496 使用內部振盪器 IP 內核

使用內部振盪器 IP 內核

在 MAX II 和 MAX V 器件中使用內部振盪器

執行

AN 496 的文檔修訂歷史：使用內部振盪器 IP 內核

文件/資源

參考

發表評論

取消回覆