Intel AN 496 โดยใช้ Internal Oscillator IP Core

การใช้แกน IP ของ Oscillator ภายใน

อุปกรณ์ Intel® ที่รองรับมีคุณสมบัติออสซิลเลเตอร์ภายในที่เป็นเอกลักษณ์ ดังที่แสดงในการออกแบบ เช่นampตามที่อธิบายไว้ในหมายเหตุการใช้งานนี้ ออสซิลเลเตอร์ภายในเป็นตัวเลือกที่ดีเยี่ยมในการใช้งานการออกแบบที่ต้องใช้การตอกบัตร ซึ่งจะช่วยประหยัดพื้นที่บนบอร์ดและค่าใช้จ่ายที่เกี่ยวข้องกับวงจรการตอกบัตรภายนอก

ข้อมูลที่เกี่ยวข้อง

• การออกแบบอดีตampสำหรับ MAX® II
  • มอบการออกแบบ MAX® II fileสำหรับบันทึกการใช้งานนี้ (AN 496)
• การออกแบบอดีตample สำหรับ MAX® V
  • ให้การออกแบบ MAX® V fileสำหรับบันทึกการใช้งานนี้ (AN 496)
• การออกแบบอดีตampสำหรับ Intel MAX® 10
  • มอบการออกแบบ Intel MAX® 10 fileสำหรับบันทึกการใช้งานนี้ (AN 496)

ออสซิลเลเตอร์ภายใน

การออกแบบส่วนใหญ่ต้องใช้นาฬิกาในการทำงานตามปกติ คุณสามารถใช้คอร์ IP ของออสซิลเลเตอร์ภายในสำหรับแหล่งสัญญาณนาฬิกาในการออกแบบผู้ใช้หรือวัตถุประสงค์ในการแก้ไขข้อบกพร่อง ด้วยออสซิลเลเตอร์ภายใน อุปกรณ์ Intel ที่รองรับไม่จำเป็นต้องใช้วงจรการตอกบัตรภายนอก สำหรับเช่นampคุณสามารถใช้ออสซิลเลเตอร์ภายในเพื่อให้เป็นไปตามข้อกำหนดการตอกบัตรของคอนโทรลเลอร์ LCD, คอนโทรลเลอร์ System Management Bus (SMBus) หรือโปรโตคอลอินเทอร์เฟซอื่นๆ หรือเพื่อใช้โมดูเลเตอร์ความกว้างพัลส์ ซึ่งจะช่วยลดจำนวนส่วนประกอบ พื้นที่บอร์ด และลดต้นทุนรวมของระบบ คุณสามารถสร้างอินสแตนซ์ออสซิลเลเตอร์ภายในโดยไม่ต้องสร้างอินสแตนซ์หน่วยความจำแฟลชของผู้ใช้ (UFM) โดยใช้คอร์ IP ออสซิลเลเตอร์ของอุปกรณ์ Intel ที่รองรับในซอฟต์แวร์ Intel Quartus® Prime สำหรับอุปกรณ์ MAX® II และ MAX V สำหรับอุปกรณ์ Intel MAX 10 ออสซิลเลเตอร์จะแยกจาก UFM ความถี่เอาท์พุตของออสซิลเลเตอร์ osc คือหนึ่งในสี่ของความถี่ที่ไม่ได้แบ่งของออสซิลเลเตอร์ภายใน

ช่วงความถี่สำหรับอุปกรณ์ Intel ที่รองรับ

อุปกรณ์	นาฬิกาเอาท์พุตจากออสซิลเลเตอร์ภายใน (1) (MHz)
แม็กซ์ II	3.3 – 5.5
แม็กซ์ วี	3.9 – 5.3
อินเทลแม็กซ์ 10	55 – 116 (2), 35 – 77 (3)

1. พอร์ตเอาต์พุตสำหรับ IP core ของออสซิลเลเตอร์ภายในคือ osc ในอุปกรณ์ MAX II และ MAX V และ clkout ในอุปกรณ์อื่นๆ ที่รองรับทั้งหมด

อุปกรณ์	นาฬิกาเอาท์พุตจากออสซิลเลเตอร์ภายใน (1) (MHz)
ไซโคลน® III (4)	ฮิต (สูงสุด)
พายุไซโคลน IV	ฮิต (สูงสุด)
ไซโคลน V	ฮิต (สูงสุด)
Intel Cyclone 10 GX	ฮิต (สูงสุด)
อินเทล ไซโคลน 10 แอลพี	ฮิต (สูงสุด)
อาเรีย® II GX	ฮิต (สูงสุด)
อาร์เรีย วี	ฮิต (สูงสุด)
อินเทล อาเรีย 10	ฮิต (สูงสุด)
Stratix® V	ฮิต (สูงสุด)
อินเทล สตราทิกซ์ 10	170 – 230

1. พอร์ตเอาต์พุตสำหรับ IP core ของออสซิลเลเตอร์ภายในคือ osc ในอุปกรณ์ MAX II และ MAX V และ clkout ในอุปกรณ์อื่นๆ ที่รองรับทั้งหมด
2. สำหรับ 10M02, 10M04, 10M08, 10M16 และ 10M25
3. สำหรับ 10M40 และ 10M50
4. รองรับในซอฟต์แวร์ Intel Quartus Prime เวอร์ชัน 13.1 และก่อนหน้า

Oscillator ภายในซึ่งเป็นส่วนหนึ่งของ UFM สำหรับอุปกรณ์ MAX II และ MAX V

ออสซิลเลเตอร์ภายในเป็นส่วนหนึ่งของบล็อก Program Erase Control ซึ่งควบคุมการโปรแกรมและการลบ UFM การลงทะเบียนข้อมูลจะเก็บข้อมูลที่จะส่งหรือดึงมาจาก UFM การลงทะเบียนที่อยู่จะเก็บที่อยู่ที่ใช้ในการดึงข้อมูลหรือที่อยู่ที่ใช้เขียนข้อมูล ออสซิลเลเตอร์ภายในสำหรับบล็อก UFM จะถูกเปิดใช้งานเมื่อมีการดำเนินการลบ โปรแกรม และการอ่าน

คำอธิบายพินสำหรับ Internal Oscillator IP Core

สัญญาณ	คำอธิบาย
ออสซีนา	ใช้เพื่อเปิดใช้งานออสซิลเลเตอร์ภายใน ป้อนข้อมูลสูงเพื่อเปิดใช้งานออสซิลเลเตอร์
OSC/Clkout (5)	เอาท์พุตของออสซิลเลเตอร์ภายใน

การใช้ Oscillator ภายในในอุปกรณ์ MAX II และ MAX V

ออสซิลเลเตอร์ภายในมีอินพุตเดี่ยว oscena และเอาต์พุตเดี่ยว osc หากต้องการเปิดใช้งานออสซิลเลเตอร์ภายใน ให้ใช้ oscena เมื่อเปิดใช้งาน นาฬิกาที่มีความถี่จะใช้งานได้ที่เอาต์พุต หากออสซีนาถูกขับเคลื่อนต่ำ เอาท์พุตของออสซิลเลเตอร์ภายในจะสูงคงที่

หากต้องการสร้างอินสแตนซ์ของออสซิลเลเตอร์ภายใน ให้ทำตามขั้นตอนเหล่านี้

1. บนเมนูเครื่องมือของซอฟต์แวร์ Intel Quartus Prime คลิก IP Catalog
2. ภายใต้หมวดหมู่ไลบรารี ให้ขยายฟังก์ชันพื้นฐานและ I/O
3. เลือกออสซิลเลเตอร์ MAX II/MAX V และหลังจากคลิกเพิ่ม ตัวแก้ไขพารามิเตอร์ IP จะปรากฏขึ้น ตอนนี้คุณสามารถเลือกความถี่เอาท์พุตของออสซิลเลเตอร์ได้แล้ว
4. ในไลบรารีการจำลองโมเดล fileที่ต้องรวมไว้จะถูกระบุไว้ คลิกถัดไป
5. เลือก fileที่จะถูกสร้างขึ้น คลิกเสร็จสิ้น ที่เลือก files ถูกสร้างขึ้นและสามารถเข้าถึงได้จากเอาต์พุต file โฟลเดอร์ หลังจากเพิ่มโค้ดการสร้างอินสแตนซ์ลงในไฟล์แล้ว fileอินพุตออสซีนาจะต้องสร้างเป็นสายและกำหนดเป็นค่าลอจิก "1" เพื่อเปิดใช้งานออสซิลเลเตอร์

การใช้ออสซิลเลเตอร์ภายในในอุปกรณ์ที่รองรับทั้งหมด (ยกเว้นอุปกรณ์ MAX II และ MAX V)

ออสซิลเลเตอร์ภายในมีอินพุตเดี่ยว oscena และเอาต์พุตเดี่ยว osc หากต้องการเปิดใช้งานออสซิลเลเตอร์ภายใน ให้ใช้ oscena เมื่อเปิดใช้งาน นาฬิกาที่มีความถี่จะใช้งานได้ที่เอาต์พุต หากออสซีนาถูกขับเคลื่อนต่ำ เอาท์พุตของออสซิลเลเตอร์ภายในจะต่ำคงที่

หากต้องการสร้างอินสแตนซ์ของออสซิลเลเตอร์ภายใน ให้ทำตามขั้นตอนเหล่านี้

1. บนเมนูเครื่องมือของซอฟต์แวร์ Intel Quartus Prime คลิก IP Catalog
2. ภายใต้หมวดหมู่ไลบรารี ให้ขยายฟังก์ชันพื้นฐานและการเขียนโปรแกรมการกำหนดค่า
3. เลือก Oscillator ภายใน (หรือนาฬิกาการกำหนดค่า Intel FPGA S10 สำหรับอุปกรณ์ Intel Stratix 10) และหลังจากคลิกเพิ่ม ตัวแก้ไขพารามิเตอร์ IP จะปรากฏขึ้น
4. ในกล่องโต้ตอบอินสแตนซ์ IP ใหม่:
   • ตั้งชื่อระดับบนสุดของ IP ของคุณ
   • เลือกตระกูลอุปกรณ์
   • เลือกอุปกรณ์
5. คลิกตกลง.
6. หากต้องการสร้าง HDL ให้คลิกสร้าง HDL
7. คลิกสร้าง

ที่ถูกเลือก files ถูกสร้างขึ้นและสามารถเข้าถึงได้จากเอาต์พุต file โฟลเดอร์ตามที่ระบุในเส้นทางไดเร็กทอรีเอาต์พุต หลังจากเพิ่มโค้ดการสร้างอินสแตนซ์ลงในไฟล์แล้ว fileอินพุตออสซีนาจะต้องสร้างเป็นสายและกำหนดเป็นค่าลอจิก "1" เพื่อเปิดใช้งานออสซิลเลเตอร์

การนำไปปฏิบัติ

คุณสามารถใช้การออกแบบเหล่านี้ได้ เช่นampกับอุปกรณ์ MAX II, MAX V และ Intel MAX 10 ซึ่งทั้งหมดมีคุณสมบัติออสซิลเลเตอร์ภายใน การใช้งานเกี่ยวข้องกับการสาธิตฟังก์ชันออสซิลเลเตอร์ภายในโดยการกำหนดเอาต์พุตออสซิลเลเตอร์ให้กับตัวนับและขับเคลื่อนพิน I/O (GPIO) วัตถุประสงค์ทั่วไปบนอุปกรณ์ MAX II, MAX V และ Intel MAX 10

การออกแบบอดีตample 1: การกำหนดเป้าหมายบอร์ดสาธิต MDN-82 (อุปกรณ์ MAX II)

การออกแบบอดีตample 1 ถูกสร้างขึ้นเพื่อขับเคลื่อน LED เพื่อสร้างเอฟเฟกต์การเลื่อน ดังนั้นจึงเป็นการสาธิตออสซิลเลเตอร์ภายในโดยใช้บอร์ดสาธิต MDN-82

การกำหนดพิน EPM240G สำหรับการออกแบบ เช่นample 1 การใช้บอร์ดสาธิต MDN-82

การกำหนดพิน EPM240G
สัญญาณ	เข็มหมุด	สัญญาณ	เข็มหมุด
d2	ปักหมุด 69	d3	ปักหมุด 40
d5	ปักหมุด 71	d6	ปักหมุด 75
d8	ปักหมุด 73	d10	ปักหมุด 73
d11	ปักหมุด 75	d12	ปักหมุด 71
ดี4_1	ปักหมุด 85	ดี4_2	ปักหมุด 69
ดี7_1	ปักหมุด 87	ดี7_2	ปักหมุด 88
ดี9_1	ปักหมุด 89	ดี9_2	ปักหมุด 90
สว9	ปักหมุด 82	—	—

กำหนดพินที่ไม่ได้ใช้เป็นอินพุตสามสถานะในซอฟต์แวร์ Intel Quartus Prime

หากต้องการสาธิตการออกแบบนี้บนบอร์ดสาธิต MDN-B2 ให้ทำตามขั้นตอนเหล่านี้

1. เปิดเครื่องไปที่บอร์ดสาธิต (โดยใช้สวิตช์เลื่อน SW1)
2. ดาวน์โหลดการออกแบบลงบน MAX II CPLD ผ่านทาง JTAG ส่วนหัว JP5 บนบอร์ดสาธิตและสายเคเบิลโปรแกรมทั่วไป (สายเคเบิล Intel FPGA Parallel Port หรือสายเคเบิลดาวน์โหลด Intel FPGA) กด SW4 ไว้บนบอร์ดสาธิตก่อนและระหว่างการเริ่มกระบวนการตั้งโปรแกรม หลังจากเสร็จสิ้น ให้ปิดเครื่องและถอดตัว J ออกTAG ตัวเชื่อมต่อ
3. สังเกตลำดับการเลื่อน LED บน LED สีแดงและ LED สองสี การกด SW9 บนบอร์ดสาธิตจะปิดการทำงานของออสซิลเลเตอร์ภายใน และไฟ LED เลื่อนจะหยุดที่ตำแหน่งปัจจุบัน

การออกแบบอดีตampไฟล์ที่ 2: การกำหนดเป้าหมายชุดพัฒนาอุปกรณ์ MAX V

ในการออกแบบเช่นampเลอ 2 ความถี่เอาท์พุตของออสซิลเลเตอร์จะถูกหารด้วย 221 ก่อนที่จะโอเวอร์คล็อกตัวนับ 2 บิต เอาต์พุตของตัวนับ 2 บิตนี้ใช้เพื่อขับเคลื่อน LED ดังนั้นจึงสาธิตออสซิลเลเตอร์ภายในบนชุดพัฒนาอุปกรณ์ MAX V

การกำหนดพิน 5M570Z สำหรับการออกแบบ เช่นample 2 การใช้ชุดพัฒนาอุปกรณ์ MAX V

การกำหนดพิน 5M570Z
สัญญาณ	เข็มหมุด	สัญญาณ	เข็มหมุด
พีบี0	M9	ไฟแอลอีดี[0]	P4
โอเอสซี	M4	ไฟแอลอีดี[1]	R1
คล้าก	P2	—	—

หากต้องการสาธิตการออกแบบนี้ในชุดพัฒนา MAX V ให้ทำตามขั้นตอนเหล่านี้

1. เสียบสาย USB เข้ากับช่องเสียบ USB เพื่อเปิดเครื่อง
2. ดาวน์โหลดการออกแบบลงในอุปกรณ์ MAX V ผ่านสายดาวน์โหลด Intel FPGA ที่ฝังไว้
3. สังเกตไฟ LED กะพริบ (LED[0] และ LED[1]) การกด pb0 บนบอร์ดสาธิตจะปิดการทำงานของออสซิลเลเตอร์ภายใน และไฟ LED ที่กะพริบจะหยุดค้างที่สถานะปัจจุบัน

ประวัติการแก้ไขเอกสารสำหรับ AN 496: การใช้แกน IP ของ Oscillator ภายใน

วันที่	เวอร์ชัน	การเปลี่ยนแปลง
เดือนพฤศจิกายน 2017	2017.11.06	เพิ่มการรองรับสำหรับอุปกรณ์ต่อไปนี้: พายุไซโคลน III พายุไซโคลน IV ไซโคลน V Intel Cyclone 10 GX อินเทล ไซโคลน 10 แอลพี อาเรีย II GX อาร์เรีย วี อินเทล อาเรีย 10 สตราทริกซ์ วี อินเทล สตราทิกซ์ 10 เปลี่ยนชื่อเอกสารจาก การใช้ออสซิลเลเตอร์ภายในใน Altera MAX Series ถึง การใช้แกน IP ของ Oscillator ภายใน เพื่อรวมอุปกรณ์อื่นๆ ที่รองรับ รีแบรนด์เป็นอินเทล
เดือนพฤศจิกายน 2014	2014.11.04	อัปเดตความถี่สำหรับออสซิลเลเตอร์ภายในและนาฬิกาเอาท์พุตที่ไม่ได้แบ่งจากค่าความถี่ออสซิลเลเตอร์ภายในสำหรับอุปกรณ์ MAX 10 เครื่องในตารางช่วงความถี่สำหรับอุปกรณ์ Altera ที่รองรับ
กันยายน 2014	2014.09.22	เพิ่มอุปกรณ์สูงสุด 10 เครื่อง
มกราคม 2011	2.0	อัปเดตเพื่อรวมอุปกรณ์ MAX V
เดือนธันวาคม 2007	1.0	การเปิดตัวครั้งแรก

รหัสประจำตัว: 683653
เวอร์ชัน: 2017.11.06

เอกสาร / แหล่งข้อมูล

Intel AN 496 โดยใช้ Internal Oscillator IP Core [พีดีเอฟ] คำแนะนำ AN 496 การใช้แกน IP ของ Oscillator ภายใน, AN 496, การใช้แกน IP ของ Oscillator ภายใน, แกน IP ของ Oscillator ภายใน, แกน IP ของ Oscillator, แกน IP, แกน

อ้างอิง

• คู่มือการใช้งาน