intel AN 496 Defnyddio'r Craidd IP Oscillator Mewnol
Gan ddefnyddio'r Craidd IP Oscillator Mewnol
Mae'r dyfeisiau Intel® a gefnogir yn cynnig nodwedd oscillator fewnol unigryw. Fel y dangosir yn y dyluniad exampFel y disgrifir yn y nodyn cais hwn, mae osgiliaduron mewnol yn gwneud dewis rhagorol i weithredu dyluniadau sy'n gofyn am glocio, a thrwy hynny arbed gofod ar y bwrdd a chostau sy'n gysylltiedig â chylchedau clocio allanol.
Gwybodaeth Gysylltiedig
- Dylunio Cynample ar gyfer MAX® II
- Yn darparu'r dyluniad MAX® II files ar gyfer y nodyn cais hwn (AN 496).
- Dylunio Cynample ar gyfer MAX® V
- Yn darparu'r dyluniad MAX® V files ar gyfer y nodyn cais hwn (AN 496).
- Dylunio Cynampar gyfer Intel MAX® 10
- Yn darparu dyluniad Intel MAX® 10 files ar gyfer y nodyn cais hwn (AN 496).
Osgiliaduron mewnol
Mae angen cloc ar y rhan fwyaf o ddyluniadau ar gyfer gweithrediad arferol. Gallwch ddefnyddio'r craidd IP oscillator mewnol ar gyfer ffynhonnell cloc mewn dylunio defnyddiwr neu at ddibenion dadfygio. Gydag osgiliadur mewnol, nid oes angen cylchedwaith clocio allanol ar y dyfeisiau Intel a gefnogir. Am gynampLe, gallwch ddefnyddio'r oscillator mewnol i fodloni'r gofyniad clocio rheolydd LCD, rheolwr system rheoli bws (SMBus), neu unrhyw brotocol rhyngwynebu arall, neu i weithredu modulator lled pwls. Mae hyn yn helpu i leihau cyfrif cydrannau, gofod bwrdd, ac yn lleihau cyfanswm cost y system. Gallwch chi gyflymu'r oscillator mewnol heb instantiating cof fflach y defnyddiwr (UFM) drwy ddefnyddio craidd IP oscillator dyfeisiau Intel a gefnogir yn y meddalwedd Intel Quartus® Prime ar gyfer dyfeisiau MAX® II a MAX V. Ar gyfer dyfeisiau Intel MAX 10, mae'r osgiliaduron ar wahân i'r UFM. Mae amledd allbwn yr osgiliadur, osgo, yn un rhan o bedair o amledd heb ei rannu'r osgiliadur mewnol.
Amrediad Amrediad ar gyfer Dyfeisiau Intel â Chymorth
| Dyfeisiau | Cloc Allbwn o Oscillator Mewnol (1) (MHz) |
| MAX II | 3.3 – 5.5 |
| MAX V | 3.9 – 5.3 |
| Intel MAX 10 | 55 – 116 (2), 35 – 77 (3) |
- Y porthladd allbwn ar gyfer craidd IP osgiliadur mewnol yw osc mewn dyfeisiau MAX II a MAX V, a chlkout ym mhob dyfais arall a gefnogir.
| Dyfeisiau | Cloc Allbwn o Oscillator Mewnol (1) (MHz) |
| Seiclon® III (4) | 80 (mwyafswm) |
| Seiclon IV | 80 (mwyafswm) |
| Seiclon V | 100 (mwyafswm) |
| Intel Cyclone 10 GX | 100 (mwyafswm) |
| Intel Seiclon 10 LP | 80 (mwyafswm) |
| Arria® II GX | 100 (mwyafswm) |
| Arria V | 100 (mwyafswm) |
| Intel Arria 10 | 100 (mwyafswm) |
| Stratix® V | 100 (mwyafswm) |
| Intel Stratix 10 | 170 – 230 |
- Y porthladd allbwn ar gyfer craidd IP osgiliadur mewnol yw osc mewn dyfeisiau MAX II a MAX V, a chlkout ym mhob dyfais arall a gefnogir.
- Ar gyfer 10M02, 10M04, 10M08, 10M16, a 10M25.
- Ar gyfer 10M40 a 10M50.
- Wedi'i gefnogi yn fersiwn meddalwedd Intel Quartus Prime 13.1 ac yn gynharach.
Oscillator Mewnol fel Rhan o'r UFM ar gyfer Dyfeisiau MAX II a MAX V
Mae'r oscillator mewnol yn rhan o'r bloc Rheoli Dileu Rhaglen, sy'n rheoli rhaglennu a dileu'r UFM. Mae'r gofrestr ddata yn cadw'r data i'w hanfon neu eu hadalw o'r UFM. Mae'r gofrestr cyfeiriadau yn cadw'r cyfeiriad y mae data'n cael ei adfer ohono neu'r cyfeiriad y mae'r data wedi'i ysgrifennu iddo. Mae'r osgiliadur mewnol ar gyfer y bloc UFM wedi'i alluogi pan fydd y gweithrediad ERASE, RHAGLEN, a DARLLEN yn cael ei weithredu.
Disgrifiad Pin ar gyfer y Craidd IP Oscillator Mewnol
| Arwydd | Disgrifiad |
| oscena | Defnyddiwch i alluogi'r osgiliadur mewnol. Mewnbwn uchel i alluogi'r osgiliadur. |
| osc/cloc allan (5) | Allbwn yr osgiliadur mewnol. |
Defnyddio'r Oscillator Mewnol mewn Dyfeisiau MAX II a MAX V
Mae gan yr osgiliadur mewnol un mewnbwn, oscena, ac un allbwn, osc. I actifadu'r osgiliadur mewnol, defnyddiwch oscena. Pan gaiff ei actifadu, bydd cloc gyda'r amledd ar gael yn yr allbwn. Os yw oscena yn cael ei yrru'n isel, mae allbwn yr osgiliadur mewnol yn uchel cyson.
I amrantiad yr oscillator mewnol, dilynwch y camau hyn
- Ar ddewislen Tools meddalwedd Intel Quartus Prime, cliciwch IP Catalog.
- O dan y categori Llyfrgell, ehangwch y Swyddogaethau Sylfaenol a'r I/O.
- Dewiswch osgiliadur MAX II/MAX V ac ar ôl clicio Ychwanegu, mae'r Golygydd Paramedr IP yn ymddangos. Gallwch nawr ddewis amledd allbwn yr oscillator.
- Mewn Llyfrgelloedd Efelychu, y model files y mae'n rhaid eu cynnwys yn cael eu rhestru. Cliciwch Nesaf.
- Dewiswch y files i gael eu creu. Cliciwch Gorffen. Mae'r dethol files yn cael eu creu a gellir eu cyrchu o'r allbwn file ffolder. Ar ôl y cod instantiation yn cael ei ychwanegu at y file, rhaid i'r mewnbwn oscena gael ei wneud fel gwifren a'i neilltuo fel gwerth rhesymeg o "1" i alluogi'r osgiliadur.
Defnyddio'r Oscillator Mewnol ym mhob Dyfais â Chymorth (ac eithrio dyfeisiau MAX II a MAX V)
Mae gan yr osgiliadur mewnol un mewnbwn, oscena, ac un allbwn, osc. I actifadu'r osgiliadur mewnol, defnyddiwch oscena. Pan gaiff ei actifadu, bydd cloc gyda'r amledd ar gael yn yr allbwn. Os yw oscena yn cael ei yrru'n isel, mae allbwn yr osgiliadur mewnol yn gyson isel.
I amrantiad yr oscillator mewnol, dilynwch y camau hyn
- Ar ddewislen Tools meddalwedd Intel Quartus Prime, cliciwch IP Catalog.
- O dan y categori Llyfrgell, ehangwch y Swyddogaethau Sylfaenol a Rhaglennu Ffurfweddu.
- Dewiswch Oscillator Mewnol (neu Gloc Ffurfweddu Intel FPGA S10 ar gyfer dyfeisiau Intel Stratix 10) ac ar ôl clicio Ychwanegu, mae'r Golygydd Paramedr IP yn ymddangos.
- Yn y blwch deialog Enghraifft IP Newydd:
- Gosodwch enw lefel uchaf eich IP.
- Dewiswch y teulu Dyfais.
- Dewiswch y Dyfais.
- Cliciwch OK.
- I gynhyrchu'r HDL, cliciwch Cynhyrchu HDL.
- Cliciwch Cynhyrchu.
Mae'r dethol files yn cael eu creu a gellir eu cyrchu o'r allbwn file ffolder fel y nodir yn y llwybr cyfeiriadur allbwn. Ar ôl y cod instantiation yn cael ei ychwanegu at y file, rhaid i'r mewnbwn oscena gael ei wneud fel gwifren a'i neilltuo fel gwerth rhesymeg o "1" i alluogi'r osgiliadur.
Gweithredu
Gallwch chi roi'r rhain ar waith cyn dylunioampllai gyda dyfeisiau MAX II, MAX V, a Intel MAX 10, ac mae gan bob un ohonynt y nodwedd oscillator mewnol. Mae gweithredu yn cynnwys arddangos swyddogaeth yr osgiliadur mewnol trwy aseinio allbwn yr oscillator i gownter a gyrru'r pinnau I / O (GPIO) pwrpas cyffredinol ar ddyfeisiau MAX II, MAX V, ac Intel MAX 10.
Dylunio Cynample 1: Targedu Bwrdd Demo MDN-82 (Dyfeisiau MAX II)
Dylunio Cynampgwneir le 1 i yrru'r LEDs i greu effaith sgrolio, a thrwy hynny arddangos yr oscillator mewnol gan ddefnyddio'r bwrdd demo MDN-82.
Aseiniadau Pin EPM240G ar gyfer Dylunio Example 1 Defnyddio Bwrdd Demo MDN-82
| Aseiniadau Pin EPM240G | |||
| Arwydd | Pin | Arwydd | Pin |
| d2 | pin 69 | d3 | pin 40 |
| d5 | pin 71 | d6 | pin 75 |
| d8 | pin 73 | d10 | pin 73 |
| d11 | pin 75 | d12 | pin 71 |
| d4_1 | pin 85 | d4_2 | pin 69 |
| d7_1 | pin 87 | d7_2 | pin 88 |
| d9_1 | pin 89 | d9_2 | pin 90 |
| sw9 | pin 82 | — | — |
Neilltuo'r pinnau nas defnyddiwyd Fel mewnbwn tri-ddatganedig yn y meddalwedd Intel Quartus Prime.
I ddangos y dyluniad hwn ar fwrdd arddangos MDN-B2, dilynwch y camau hyn
- Trowch y pŵer ymlaen i'r bwrdd arddangos (gan ddefnyddio switsh sleidiau SW1).
- Lawrlwythwch y dyluniad i CPLD MAX II trwy'r JTAG pennawd JP5 ar y bwrdd demo a chebl rhaglennu confensiynol (Intel FPGA Parallel Port Cable neu Intel FPGA Download Cable). Cadwch SW4 ar y bwrdd arddangos wedi'i wasgu cyn ac yn ystod dechrau'r broses raglennu. Ar ôl iddo gael ei gwblhau, trowch y pŵer i ffwrdd a thynnwch y JTAG cysylltydd.
- Arsylwch y dilyniant sgrolio LED ar y LEDs coch a'r LEDau deuliw. Mae gwasgu SW9 ar y bwrdd arddangos yn analluogi'r oscillator mewnol a bydd y LEDs sgrolio yn rhewi yn eu safleoedd presennol.
Dylunio CynampLe 2: Targedu Pecyn Datblygu Dyfais MAX V
Yn Design Example 2, rhennir amlder allbwn oscillator â 221 cyn clocio cownter 2-did. Defnyddir allbwn y rhifydd 2-did hwn i yrru'r LEDs, a thrwy hynny ddangos yr osgiliadur mewnol ar becyn datblygu dyfais MAX V.
Aseiniadau Pin 5M570Z ar gyfer Dylunio Cynample 2 Defnyddio Pecyn Datblygu Dyfais MAX V
| Aseiniadau Pin 5M570Z | |||
| Arwydd | Pin | Arwydd | Pin |
| pb0 | M9 | LED[0] | P4 |
| osgo | M4 | LED[1] | R1 |
| clk | P2 | — | — |
I ddangos y dyluniad hwn ar becyn datblygu MAX V, dilynwch y camau hyn
- Plygiwch y cebl USB i mewn i'r Cysylltydd USB i bweru'r ddyfais.
- Dadlwythwch y dyluniad i'r ddyfais MAX V trwy Gebl Lawrlwytho Intel FPGA sydd wedi'i fewnosod.
- Arsylwch y LEDs amrantu (LED[0] a LED[1]). Mae gwasgu pb0 ar y bwrdd arddangos yn analluogi'r osgiliadur mewnol a bydd y LEDs blincio yn rhewi yn eu cyflwr presennol.
Hanes Adolygu Dogfennau ar gyfer AN 496: Defnyddio Craidd IP Oscillator Mewnol
| Dyddiad | Fersiwn | Newidiadau |
| Tachwedd 2017 | 2017.11.06 |
|
| Tachwedd 2014 | 2014.11.04 | Wedi diweddaru'r amledd ar gyfer osgiliadur mewnol heb ei rannu a chloc allbwn o werthoedd amledd osgiliadur mewnol ar gyfer dyfeisiau MAX 10 yn y tabl Ystod Amlder ar gyfer Dyfeisiau Altera â Chymorth. |
| Medi 2014 | 2014.09.22 | Ychwanegwyd MAX 10 dyfais. |
| Ionawr 2011 | 2.0 | Wedi'i ddiweddaru i gynnwys dyfeisiau MAX V. |
| Rhagfyr 2007 | 1.0 | Rhyddhad cychwynnol. |
ID: 683653
Fersiwn: 2017.11.06
Dogfennau / Adnoddau
 |
intel AN 496 Defnyddio'r Craidd IP Oscillator Mewnol [pdfCyfarwyddiadau AN 496 Defnyddio'r Craidd IP Oscillator Mewnol, AN 496, Defnyddio'r Craidd IP Oscillator Mewnol, Craidd IP Oscillator Mewnol, Oscillator IP Core, IP Core, Core |
