intel AN 496 Internal Oscillator IP Core

Sisäisen oskillaattorin IP-ytimen käyttäminen

Tuetut Intel®-laitteet tarjoavat ainutlaatuisen sisäisen oskillaattoriominaisuuden. Kuten mallista näkyy esimampKuten tässä hakemushuomautuksessa on kuvattu, sisäiset oskillaattorit ovat erinomainen valinta toteutettaessa malleja, jotka vaativat kelloa, mikä säästää koneessa olevaa tilaa ja ulkoiseen kellopiiriin liittyviä kustannuksia.

Aiheeseen liittyvät tiedot

• Suunnittelu esimample MAX® II:lle
  • Tarjoaa MAX® II -suunnittelun files tälle sovellushuomautukselle (AN 496).
• Suunnittelu esimample MAX® V:lle
  • Tarjoaa MAX® V -mallin files tälle sovellushuomautukselle (AN 496).
• Suunnittelu esimample Intel MAX® 10:lle
  • Tarjoaa Intel MAX® 10 -suunnittelun files tälle sovellushuomautukselle (AN 496).

Sisäiset oskillaattorit

Useimmat mallit vaativat kellon normaalia toimintaa varten. Voit käyttää sisäisen oskillaattorin IP-ydintä kellolähteenä käyttäjän suunnittelussa tai virheenkorjaustarkoituksiin. Sisäisellä oskillaattorilla tuetut Intel-laitteet eivät vaadi ulkoista kellopiiriä. esimampVoit käyttää sisäistä oskillaattoria täyttämään LCD-ohjaimen, järjestelmänhallintaväyläohjaimen (SMBus) tai minkä tahansa muun liitäntäprotokollan kellotusvaatimukset tai toteuttamaan pulssinleveysmodulaattorin. Tämä auttaa minimoimaan komponenttien määrän, levytilan ja alentaa järjestelmän kokonaiskustannuksia. Voit toteuttaa sisäisen oskillaattorin ilman käyttäjän flash-muistia (UFM) käyttämällä tuettujen Intel-laitteiden oskillaattorin IP-ydintä Intel Quartus® Prime -ohjelmistossa MAX® II- ja MAX V -laitteille. Intel MAX 10 -laitteissa oskillaattorit ovat erillisiä UFM:stä. Oskillaattorin lähtötaajuus, osc, on neljäsosa sisäisen oskillaattorin jakamattomasta taajuudesta.

Taajuusalue tuetuille Intel-laitteille

Laitteet	Lähtökello sisäisestä oskillaattorista (1) (MHz)
MAX II	3.3-5.5
MAX V	3.9-5.3
Intel MAX 10	55 – 116 (2), 35 – 77 (3)

1. Sisäisen oskillaattorin IP-ytimen lähtöportti on osc MAX II- ja MAX V -laitteissa ja clkout kaikissa muissa tuetuissa laitteissa.

Laitteet	Lähtökello sisäisestä oskillaattorista (1) (MHz)
Cyclone® III (4)	80 (enintään)
Sykloni IV	80 (enintään)
Sykloni V	100 (enintään)
Intel Cyclone 10 GX	100 (enintään)
Intel Cyclone 10 LP	80 (enintään)
Arria® II GX	100 (enintään)
Arria V	100 (enintään)
Intel Arria 10	100 (enintään)
Stratix® V	100 (enintään)
Intel Stratix 10	170-230

1. Sisäisen oskillaattorin IP-ytimen lähtöportti on osc MAX II- ja MAX V -laitteissa ja clkout kaikissa muissa tuetuissa laitteissa.
2. Malleille 10M02, 10M04, 10M08, 10M16 ja 10M25.
3. 10M40 ja 10M50.
4. Tuettu Intel Quartus Prime -ohjelmistoversiossa 13.1 ja aiemmissa versioissa.

Sisäinen oskillaattori osana UFM:ää MAX II- ja MAX V -laitteille

Sisäinen oskillaattori on osa Program Erase Control -lohkoa, joka ohjaa UFM:n ohjelmointia ja poistamista. Rekisteri sisältää tiedot, jotka lähetetään tai haetaan UFM:stä. Osoiterekisterissä on osoite, josta tiedot haetaan tai osoite, johon tiedot kirjoitetaan. UFM-lohkon sisäinen oskillaattori on käytössä, kun ERASE-, PROGRAM- ja READ-toiminnot suoritetaan.

Pin-kuvaus sisäiselle oskillaattorin IP-ytimelle

Signaali	Kuvaus
säädytöntä	Käytä ottaaksesi käyttöön sisäisen oskillaattorin. Syötä korkea ottaaksesi oskillaattorin käyttöön.
osc/clkout (5)	Sisäisen oskillaattorin lähtö.

Sisäisen oskillaattorin käyttö MAX II- ja MAX V -laitteissa

Sisäisellä oskillaattorilla on yksi tulo, oscena, ja yksi lähtö, osc. Käytä oscenaa sisäisen oskillaattorin aktivoimiseksi. Kun se on aktivoitu, kello taajuudella on käytettävissä lähdössä. Jos oscena ajetaan matalaksi, sisäisen oskillaattorin lähtö on jatkuvasti korkea.

Toteuta sisäinen oskillaattori noudattamalla näitä ohjeita

1. Napsauta Intel Quartus Prime -ohjelmiston Työkalut-valikosta IP Catalog.
2. Laajenna Kirjasto-luokassa Perustoiminnot ja I/O.
3. Valitse MAX II/MAX V -oskillaattori ja kun olet napsauttanut Lisää, näkyviin tulee IP-parametrieditori. Nyt voit valita oskillaattorin lähtötaajuuden.
4. Simulaatiokirjastoissa malli files, jotka on sisällytettävä, on lueteltu. Napsauta Seuraava.
5. Valitse files luotava. Napsauta Valmis. Valittu files luodaan ja niihin pääsee ulos lähdöstä file kansio. Kun alustuskoodi on lisätty file, oscena-sisääntulo on tehtävä johtona ja määritettävä loogisena arvona "1", jotta oskillaattori voidaan ottaa käyttöön.

Sisäisen oskillaattorin käyttäminen kaikissa tuetuissa laitteissa (paitsi MAX II- ja MAX V -laitteita)

Sisäisellä oskillaattorilla on yksi tulo, oscena, ja yksi lähtö, osc. Käytä oscenaa sisäisen oskillaattorin aktivoimiseksi. Kun se on aktivoitu, kello taajuudella on käytettävissä lähdössä. Jos oscena ajetaan matalaksi, sisäisen oskillaattorin lähtö on jatkuvasti matala.

Toteuta sisäinen oskillaattori noudattamalla näitä ohjeita

1. Napsauta Intel Quartus Prime -ohjelmiston Työkalut-valikosta IP Catalog.
2. Laajenna Kirjasto-luokassa Perustoiminnot ja konfigurointiohjelmointi.
3. Valitse Internal Oscillator (tai Intel FPGA S10 Configuration Clock Intel Stratix 10 -laitteille) ja napsauta Lisää, näyttöön tulee IP-parametrieditori.
4. Uusi IP-esiintymä -valintaikkunassa:
   • Aseta IP-osoitteesi ylätason nimi.
   • Valitse laiteperhe.
   • Valitse Laite.
5. Napsauta OK.
6. Luo HDL napsauttamalla Luo HDL.
7. Napsauta Luo.

Valittu files luodaan ja niihin pääsee ulos lähdöstä file kansio, joka on määritetty tuloshakemistopolussa. Kun alustuskoodi on lisätty file, oscena-sisääntulo on tehtävä johtona ja määritettävä loogisena arvona "1", jotta oskillaattori voidaan ottaa käyttöön.

Toteutus

Voit toteuttaa nämä suunnittelut esimamples MAX II-, MAX V- ja Intel MAX 10 -laitteilla, joissa kaikissa on sisäinen oskillaattoriominaisuus. Toteutus sisältää sisäisen oskillaattoritoiminnon esittelyn määrittämällä oskillaattorin ulostulo laskuriin ja ohjaamalla yleiskäyttöisiä I/O (GPIO) -nastoja MAX II-, MAX V- ja Intel MAX 10 -laitteissa.

Suunnittelu esimample 1: Kohdistus MDN-82-demolevyyn (MAX II -laitteet)

Suunnittelu esimample 1 on tehty ohjaamaan LED-valoja luomaan vieritysvaikutelma, mikä osoittaa sisäisen oskillaattorin käyttämällä MDN-82-demokorttia.

EPM240G Pin-tehtävät suunnittelulle Example 1 MDN-82-demolevyn käyttäminen

EPM240G Pin Assignments
Signaali	Pin	Signaali	Pin
d2	Tappi 69	d3	Tappi 40
d5	Tappi 71	d6	Tappi 75
d8	Tappi 73	d10	Tappi 73
d11	Tappi 75	d12	Tappi 71
d4_1	Tappi 85	d4_2	Tappi 69
d7_1	Tappi 87	d7_2	Tappi 88
d9_1	Tappi 89	d9_2	Tappi 90
sw9	Tappi 82	—	—

Määritä käyttämättömät nastat Intel Quartus Prime -ohjelmistossa kolminkertaisesti ilmoitettuna syötteenä.

Esittele tämä malli MDN-B2-demolevyllä seuraavasti

1. Kytke demolevyn virta päälle (liukukytkimellä SW1).
2. Lataa malli MAX II CPLD:hen JTAG header JP5 demolevyllä ja perinteinen ohjelmointikaapeli (Intel FPGA Parallel Port Cable tai Intel FPGA Download Cable). Pidä demolevyn SW4 painettuna ennen ohjelmointiprosessin aloittamista ja sen aikana. Kun se on valmis, katkaise virta ja irrota JTAG liitin.
3. Tarkkaile punaisten LEDien ja kaksiväristen LEDien vierivää LED-sekvenssiä. SW9-näppäimen painaminen esittelylevyllä poistaa sisäisen oskillaattorin käytöstä ja vierivät LED-valot jäätyvät nykyisiin paikkoihinsa.

Suunnittelu esimample 2: Kohdistus MAX V -laitekehityssarjaan

Suunnittelussa Example 2, oskillaattorin lähtötaajuus jaetaan 221:llä ennen 2-bittisen laskurin kellottamista. Tämän 2-bittisen laskurin lähtöä käytetään LEDien ohjaamiseen, mikä osoittaa MAX V -laitteen kehityssarjan sisäisen oskillaattorin.

5M570Z Pin-tehtävät suunnittelulle Example 2 MAX V Device Development Kitin käyttäminen

5M570Z Pin-määritykset
Signaali	Pin	Signaali	Pin
pb0	M9	LED[0]	P4
osc	M4	LED[1]	R1
clk	P2	—	—

Esittele tämä malli MAX V -kehityssarjassa seuraavasti

1. Kytke USB-kaapeli USB-liittimeen käynnistääksesi laitteen.
2. Lataa malli MAX V -laitteeseen sisäänrakennetun Intel FPGA -latauskaapelin kautta.
3. Tarkkaile vilkkuvia LED-valoja (LED[0] ja LED[1]). Pb0-painikkeen painaminen esittelylevyllä poistaa sisäisen oskillaattorin käytöstä ja vilkkuvat LED-valot jäätyvät nykyiseen tilaan.

Asiakirjan versiohistoria AN 496:lle: Sisäisen oskillaattorin IP-ytimen käyttäminen

Päivämäärä	Versio	Muutokset
marraskuuta 2017	2017.11.06	Lisätty tuki seuraaville laitteille: Sykloni III Sykloni IV Sykloni V Intel Cyclone 10 GX Intel Cyclone 10 LP Arria II GX Arria V Intel Arria 10 Stratix V Intel Stratix 10 Asiakirjan otsikko muutettu Altera MAX -sarjan sisäisen oskillaattorin käyttö to Sisäisen oskillaattorin IP-ytimen käyttäminen sisällyttääksesi muita tuettuja laitteita. Merkitty uudelleen Inteliksi.
marraskuuta 2014	2014.11.04	Päivitetty jakamattoman sisäisen oskillaattorin ja lähtökellon taajuus sisäisten oskillaattorien taajuusarvoista MAX 10 laitteelle Tuetut Altera-laitteet -taulukon taajuusalueelta.
Syyskuu 2014	2014.09.22	Lisätty MAX 10 laitetta.
tammikuuta 2011	2.0	Päivitetty sisältämään MAX V -laitteet.
joulukuuta 2007	1.0	Alkuperäinen julkaisu.

ID: 683653
Versio: 2017.11.06

Asiakirjat / Resurssit

intel AN 496 Internal Oscillator IP Core [pdfOhjeet AN 496 Sisäisen oskillaattorin IP-ytimen käyttäminen, AN 496, sisäisen oskillaattorin IP-ytimen käyttäminen, sisäisen oskillaattorin IP-ydin, oskillaattorin IP-ydin, IP-ydin, ydin

Viitteet

• Käyttöopas