intel AN 496 Použitie interného oscilátora IP Core

Použitie interného oscilátora IP Core

Podporované zariadenia Intel® ponúkajú jedinečnú funkciu interného oscilátora. Ako je znázornené v dizajne naprampAko je opísané v tejto aplikačnej poznámke, interné oscilátory sú vynikajúcou voľbou na implementáciu návrhov, ktoré vyžadujú taktovanie, čím šetria miesto na doske a náklady spojené s externými taktovacími obvodmi.

Súvisiace informácie

• Dizajn naprample pre MAX® II
  • Poskytuje dizajn MAX® II files pre túto aplikačnú poznámku (AN 496).
• Dizajn naprample pre MAX® V
  • Poskytuje dizajn MAX® V files pre túto aplikačnú poznámku (AN 496).
• Dizajn naprample pre Intel MAX® 10
  • Poskytuje dizajn Intel MAX® 10 files pre túto aplikačnú poznámku (AN 496).

Vnútorné oscilátory

Väčšina návrhov vyžaduje na normálnu prevádzku hodiny. Vnútorné jadro IP oscilátora môžete použiť na zdroj hodín v používateľskom dizajne alebo na účely ladenia. S interným oscilátorom nevyžadujú podporované zariadenia Intel externé obvody na taktovanie. Napríkladampinterný oscilátor môžete použiť na splnenie požiadaviek na taktovanie ovládača LCD, ovládača zbernice správy systému (SMBus) alebo akéhokoľvek iného protokolu rozhrania alebo na implementáciu modulátora šírky impulzov. To pomáha minimalizovať počet komponentov, priestor na doske a znižuje celkové náklady na systém. Pomocou jadra IP oscilátora podporovaných zariadení Intel v softvéri Intel Quartus® Prime pre zariadenia MAX® II a MAX V môžete vytvoriť inštanciu interného oscilátora bez vytvárania inštancie používateľskej pamäte flash (UFM). Pre zariadenia Intel MAX 10 sú oscilátory oddelené od UFM. Výstupná frekvencia oscilátora, osc, je jedna štvrtina nedelenej frekvencie vnútorného oscilátora.

Frekvenčný rozsah pre podporované zariadenia Intel

Zariadenia	Výstupné hodiny z interného oscilátora (1) (MHz)
MAX II	3.3 – 5.5
MAX V	3.9 – 5.3
Intel MAX 10	55 – 116 (2), 35 – 77 (3)

1. Výstupný port pre jadro interného oscilátora IP je osc v zariadeniach MAX II a MAX V a clkout vo všetkých ostatných podporovaných zariadeniach.

Zariadenia	Výstupné hodiny z interného oscilátora (1) (MHz)
Cyclone® III (4)	80 (max.)
Cyklón IV	80 (max.)
Cyklón V	100 (max.)
Cyklón Intel 10 GX	100 (max.)
Intel Cyclone 10 LP	80 (max.)
Arria® II GX	100 (max.)
Arria V	100 (max.)
Intel Arria 10	100 (max.)
Stratix® V	100 (max.)
Intel Stratix 10	170 – 230

1. Výstupný port pre jadro interného oscilátora IP je osc v zariadeniach MAX II a MAX V a clkout vo všetkých ostatných podporovaných zariadeniach.
2. Pre 10M02, 10M04, 10M08, 10M16 a 10M25.
3. Pre 10M40 a 10M50.
4. Podporované v softvéri Intel Quartus Prime verzie 13.1 a staršej.

Interný oscilátor ako súčasť UFM pre zariadenia MAX II a MAX V

Interný oscilátor je súčasťou bloku Program Erase Control, ktorý riadi programovanie a mazanie UFM. Dátový register obsahuje údaje, ktoré sa majú odoslať alebo získať z UFM. Register adries obsahuje adresu, z ktorej sa údaje získavajú, alebo adresu, na ktorú sa údaje zapisujú. Interný oscilátor pre blok UFM je povolený, keď sa vykoná operácia ERASE, PROGRAM a READ.

Popis pinu pre interné jadro IP oscilátora

Signál	Popis
obscénne	Použite na aktiváciu interného oscilátora. Vstup vysoký na aktiváciu oscilátora.
osc/clkout (5)	Výstup vnútorného oscilátora.

Použitie interného oscilátora v zariadeniach MAX II a MAX V

Interný oscilátor má jeden vstup, oscena, a jeden výstup, osc. Na aktiváciu interného oscilátora použite oscena. Po aktivácii sa na výstupe sprístupnia hodiny s frekvenciou. Ak je oscena nízko, výstup interného oscilátora je konštantne vysoký.

Ak chcete vytvoriť inštanciu interného oscilátora, postupujte podľa týchto krokov

1. V ponuke Nástroje softvéru Intel Quartus Prime kliknite na položku Katalóg IP.
2. V kategórii Knižnica rozbaľte Základné funkcie a I/O.
3. Vyberte oscilátor MAX II/MAX V a po kliknutí na Pridať sa zobrazí Editor parametrov IP. Teraz môžete zvoliť výstupnú frekvenciu oscilátora.
4. V simulačných knižniciach model files, ktoré musia byť zahrnuté. Kliknite na tlačidlo Ďalej.
5. Vyberte filemá byť vytvorený. Kliknite na tlačidlo Dokončiť. Vybrané files sú vytvorené a je možné k nim pristupovať z výstupu file priečinok. Po pridaní inštanciačného kódu do file, vstup oscena musí byť vytvorený ako drôt a musí byť priradený ako logická hodnota „1“, aby sa umožnil oscilátor.

Používanie interného oscilátora vo všetkých podporovaných zariadeniach (okrem zariadení MAX II a MAX V)

Interný oscilátor má jeden vstup, oscena, a jeden výstup, osc. Na aktiváciu interného oscilátora použite oscena. Po aktivácii sa na výstupe sprístupnia hodiny s frekvenciou. Ak je oscena nízko, výstup interného oscilátora je konštantne nízky.

Ak chcete vytvoriť inštanciu interného oscilátora, postupujte podľa týchto krokov

1. V ponuke Nástroje softvéru Intel Quartus Prime kliknite na položku Katalóg IP.
2. V kategórii Knižnica rozbaľte Základné funkcie a programovanie konfigurácie.
3. Vyberte Internal Oscillator (alebo Intel FPGA S10 Configuration Clock pre zariadenia Intel Stratix 10) a po kliknutí na Pridať sa zobrazí Editor parametrov IP.
4. V dialógovom okne Nová inštancia IP:
   • Nastavte názov najvyššej úrovne vašej IP adresy.
   • Vyberte rodinu zariadení.
   • Vyberte Zariadenie.
5. Kliknite na tlačidlo OK.
6. Ak chcete vygenerovať HDL, kliknite na Generovať HDL.
7. Kliknite na Generovať.

Vybrané files sú vytvorené a je možné k nim pristupovať z výstupu file priečinok, ako je uvedené v ceste výstupného adresára. Po pridaní inštanciačného kódu do file, vstup oscena musí byť vytvorený ako drôt a musí byť priradený ako logická hodnota „1“, aby sa umožnil oscilátor.

Implementácia

Tieto návrhy môžete realizovať naprampso zariadeniami MAX II, MAX V a Intel MAX 10, z ktorých všetky majú funkciu interného oscilátora. Implementácia zahŕňa demonštráciu funkcie interného oscilátora priradením výstupu oscilátora počítadlu a riadením všeobecných I/O (GPIO) pinov na zariadeniach MAX II, MAX V a Intel MAX 10.

Dizajn naprample 1: Zacielenie na ukážkovú dosku MDN-82 (zariadenia MAX II)

Dizajn naprample 1 slúži na poháňanie LED, aby sa vytvoril efekt rolovania, čím sa demonštruje interný oscilátor pomocou demo dosky MDN-82.

Priradenia kolíkov EPM240G pre dizajn naprample 1 Používanie demo dosky MDN-82

Priradenia pinov EPM240G
Signál	Pin	Signál	Pin
d2	Kolík 69	d3	Kolík 40
d5	Kolík 71	d6	Kolík 75
d8	Kolík 73	d10	Kolík 73
d11	Kolík 75	d12	Kolík 71
d4_1	Kolík 85	d4_2	Kolík 69
d7_1	Kolík 87	d7_2	Kolík 88
d9_1	Kolík 89	d9_2	Kolík 90
sw9	Kolík 82	—	—

Nepoužité kolíky priraďte ako trojitý vstup uvedený v softvéri Intel Quartus Prime.

Ak chcete demonštrovať tento dizajn na demo doske MDN-B2, postupujte podľa týchto krokov

1. Zapnite napájanie demo dosky (pomocou posuvného spínača SW1).
2. Stiahnite si dizajn na MAX II CPLD cez JTAG header JP5 na demo doske a konvenčný programovací kábel (kábel Intel FPGA Parallel Port alebo kábel Intel FPGA Download). Pred začiatkom a počas procesu programovania podržte stlačený SW4 na demo doske. Po dokončení vypnite napájanie a vyberte JTAG konektor.
3. Sledujte postupnosť rolovania LED na červených LED a dvojfarebných LED. Stlačením SW9 na demo doske deaktivujete interný oscilátor a rolovacie LED diódy zamrznú na svojich aktuálnych pozíciách.

Dizajn naprample 2: Zacielenie na MAX V Device Development Kit

V dizajne naprample 2, výstupná frekvencia oscilátora sa vydelí 221 pred taktovaním 2-bitového čítača. Výstup tohto 2-bitového počítadla sa používa na riadenie LED diód, čím demonštruje interný oscilátor na vývojovej súprave zariadenia MAX V.

Priradenie kolíkov 5M570Z pre dizajn naprample 2 Používanie súpravy MAX V Device Development Kit

Priradenia kolíkov 5M570Z
Signál	Pin	Signál	Pin
pb0	M9	LED[0]	P4
osc	M4	LED[1]	R1
clk	P2	—	—

Ak chcete demonštrovať tento dizajn na vývojovej súprave MAX V, postupujte podľa týchto krokov

1. Zapojte kábel USB do konektora USB a zapnite zariadenie.
2. Stiahnite si dizajn do zariadenia MAX V pomocou vstavaného kábla Intel FPGA Download.
3. Sledujte blikajúce LED diódy (LED[0] a LED[1]). Stlačením pb0 na demo doske sa deaktivuje interný oscilátor a blikajúce LED diódy zamrznú v ich aktuálnom stave.

História revízií dokumentu pre AN 496: Použitie interného oscilátora IP Core

Dátum	Verzia	Zmeny
november 2017	2017.11.06	Pridaná podpora pre nasledujúce zariadenia: Cyklón III Cyklón IV Cyklón V Cyklón Intel 10 GX Intel Cyclone 10 LP Arria II GX Arria V Intel Arria 10 Stratix V Intel Stratix 10 Zmenil názov dokumentu z Použitie interného oscilátora v sérii Altera MAX do Použitie interného oscilátora IP Core zahrnúť ďalšie podporované zariadenia. Preznačené na Intel.
november 2014	2014.11.04	Aktualizovaná frekvencia pre nerozdelený vnútorný oscilátor a výstupné hodiny z hodnôt frekvencie interného oscilátora pre MAX 10 zariadení v tabuľke Frekvenčný rozsah pre podporované zariadenia Altera.
september 2014	2014.09.22	Pridaných MAX 10 zariadení.
januára 2011	2.0	Aktualizované tak, aby zahŕňalo MAX V zariadení.
decembra 2007	1.0	Prvotné uvoľnenie.

ID: 683653
Verzia: 2017.11.06

Dokumenty / zdroje

intel AN 496 Použitie interného oscilátora IP Core [pdfPokyny AN 496 s použitím vnútorného jadra IP oscilátora, AN 496, použitia vnútorného jadra IP oscilátora, vnútorného jadra IP oscilátora, jadra IP oscilátora, jadra IP, jadra

Referencie

• Používateľská príručka