intel AN 496 ved hjælp af den interne oscillator IP-kerne

Brug af den interne oscillator IP-kerne

De understøttede Intel®-enheder tilbyder en unik intern oscillatorfunktion. Som vist i designet exampSom beskrevet i denne applikationsnote er interne oscillatorer et glimrende valg til at implementere designs, der kræver clocking, og derved sparer plads ombord og omkostninger forbundet med eksterne clocking-kredsløb.

Relateret information

• Design Eksample til MAX® II
  • Giver MAX® II-designet files for denne ansøgningsnote (AN 496).
• Design Eksample til MAX® V
  • Giver MAX® V-designet files for denne ansøgningsnote (AN 496).
• Design Eksample til Intel MAX® 10
  • Giver Intel MAX® 10-designet files for denne ansøgningsnote (AN 496).

Interne oscillatorer

De fleste designs kræver et ur til normal drift. Du kan bruge den interne oscillator IP-kerne til urkilde i brugerdesign eller fejlretningsformål. Med en intern oscillator kræver de understøttede Intel-enheder ikke eksterne clocking-kredsløb. F.eksample, kan du bruge den interne oscillator til at opfylde clocking-kravet for en LCD-controller, system management bus (SMBus) controller eller enhver anden grænsefladeprotokol eller til at implementere en pulsbreddemodulator. Dette hjælper med at minimere komponentantal, bordplads og reducerer de samlede omkostninger ved systemet. Du kan instansiere den interne oscillator uden at instantiere brugerflashhukommelsen (UFM) ved at bruge de understøttede Intel-enheders oscillator IP-kerne i Intel Quartus® Prime-softwaren til MAX® II- og MAX V-enheder. For Intel MAX 10-enheder er oscillatorerne adskilt fra UFM. Oscillatorens udgangsfrekvens, osc, er en fjerdedel af den interne oscillators udelte frekvens.

Frekvensområde for understøttede Intel-enheder

Enheder	Udgangsur fra intern oscillator (1) (MHz)
MAX II	3.3 – 5.5
MAX V	3.9 – 5.3
Intel MAX 10	55 – 116 (2), 35 – 77 (3)

1. Udgangsporten til den interne oscillator IP-kerne er osc i MAX II- og MAX V-enheder og clkout i alle andre understøttede enheder.

Enheder	Udgangsur fra intern oscillator (1) (MHz)
Cyclone® III (4)	80 (max)
Cyklon IV	80 (max)
Cyklonen V	100 (max)
Intel Cyclone 10 GX	100 (max)
Intel Cyclone 10 LP	80 (max)
Arria® II GX	100 (max)
Arria V	100 (max)
Intel Arria 10	100 (max)
Stratix® V	100 (max)
Intel Stratix 10	170 – 230

1. Udgangsporten til den interne oscillator IP-kerne er osc i MAX II- og MAX V-enheder og clkout i alle andre understøttede enheder.
2. Til 10M02, 10M04, 10M08, 10M16 og 10M25.
3. Til 10M40 og 10M50.
4. Understøttet i Intel Quartus Prime-softwareversion 13.1 og tidligere.

Intern oscillator som en del af UFM til MAX II- og MAX V-enheder

Den interne oscillator er en del af Program Erase Control-blokken, som styrer programmeringen og sletningen af ​​UFM. Dataregisteret indeholder de data, der skal sendes eller hentes fra UFM. Adresseregisteret indeholder adressen, hvorfra data hentes, eller adressen, som dataene er skrevet til. Den interne oscillator for UFM-blokken er aktiveret, når ERASE-, PROGRAM- og READ-operationen udføres.

Benbeskrivelse for den interne oscillator IP-kerne

Signal	Beskrivelse
obskøn	Bruges til at aktivere den interne oscillator. Input høj for at aktivere oscillatoren.
osc/clkout (5)	Output af den interne oscillator.

Brug af den interne oscillator i MAX II- og MAX V-enheder

Den interne oscillator har en enkelt indgang, oscena, og en enkelt udgang, osc. Brug oscena for at aktivere den interne oscillator. Når den er aktiveret, stilles et ur med frekvensen til rådighed ved udgangen. Hvis oscena drives lavt, er outputtet fra den interne oscillator konstant højt.

Følg disse trin for at instantiere den interne oscillator

1. Klik på IP Catalog i menuen Værktøjer i Intel Quartus Prime-softwaren.
2. Udvid de grundlæggende funktioner og I/O under kategorien Bibliotek.
3. Vælg MAX II/MAX V oscillator, og efter at have klikket på Tilføj, vises IP Parameter Editor. Du kan nu vælge oscillatorens udgangsfrekvens.
4. I Simulation Libraries, modellen files, der skal medtages, er anført. Klik på Næste.
5. Vælg files, der skal oprettes. Klik på Udfør. Den valgte files oprettes og kan tilgås fra outputtet file folder. Efter instansieringskoden er tilføjet til file, skal oscena-indgangen laves som en ledning og tildeles som en logisk værdi på "1" for at aktivere oscillatoren.

Brug af den interne oscillator i alle understøttede enheder (undtagen MAX II- og MAX V-enheder)

Den interne oscillator har en enkelt indgang, oscena, og en enkelt udgang, osc. Brug oscena for at aktivere den interne oscillator. Når den er aktiveret, stilles et ur med frekvensen til rådighed ved udgangen. Hvis oscena er drevet lavt, er output fra den interne oscillator konstant lav.

Følg disse trin for at instantiere den interne oscillator

1. Klik på IP Catalog i menuen Værktøjer i Intel Quartus Prime-softwaren.
2. Udvid de grundlæggende funktioner og konfigurationsprogrammering under kategorien Bibliotek.
3. Vælg Internal Oscillator (eller Intel FPGA S10 Configuration Clock til Intel Stratix 10-enheder), og efter at have klikket på Tilføj, vises IP Parameter Editor.
4. I dialogboksen Ny IP-instans:
   • Indstil topniveaunavnet på din IP.
   • Vælg enhedsfamilien.
   • Vælg enheden.
5. Klik på OK.
6. Klik på Generer HDL for at generere HDL.
7. Klik på Generer.

Den udvalgte files oprettes og kan tilgås fra outputtet file mappe som angivet i output-mappestien. Efter instansieringskoden er tilføjet til file, skal oscena-indgangen laves som en ledning og tildeles som en logisk værdi på "1" for at aktivere oscillatoren.

Implementering

Du kan implementere disse design f.eksamples med MAX II-, MAX V- og Intel MAX 10-enheder, som alle har den interne oscillatorfunktion. Implementering involverer demonstration af den interne oscillatorfunktion ved at tildele oscillatorudgangen til en tæller og drive de generelle I/O (GPIO) ben på MAX II-, MAX V- og Intel MAX 10-enheder.

Design Eksampdel 1: Målretning af et MDN-82-demokort (MAX II-enheder)

Design Eksample 1 er lavet til at drive LED'erne for at skabe en rulleeffekt og derved demonstrere den interne oscillator ved hjælp af MDN-82 demoboardet.

EPM240G Pin Assignments for Design Example 1 Brug af MDN-82 Demo Board

EPM240G Pin Tildelinger
Signal	Stift	Signal	Stift
d2	Pind 69	d3	Pind 40
d5	Pind 71	d6	Pind 75
d8	Pind 73	d10	Pind 73
d11	Pind 75	d12	Pind 71
d4_1	Pind 85	d4_2	Pind 69
d7_1	Pind 87	d7_2	Pind 88
d9_1	Pind 89	d9_2	Pind 90
sw9	Pind 82	—	—

Tildel de ubrugte ben Som input tri-angivet i Intel Quartus Prime-softwaren.

Følg disse trin for at demonstrere dette design på MDN-B2-demokortet

1. Tænd for strømmen til demokortet (ved hjælp af skydekontakten SW1).
2. Download designet på MAX II CPLD gennem JTAG header JP5 på demokortet og et konventionelt programmeringskabel (Intel FPGA Parallel Port Cable eller Intel FPGA Download Cable). Hold SW4 på demokortet nede før og under starten af ​​programmeringsprocessen. Når den er fuldført, skal du slukke for strømmen og fjerne JTAG stik.
3. Overhold den rullende LED-sekvens på de røde LED'er og de tofarvede LED'er. Ved at trykke på SW9 på demokortet deaktiveres den interne oscillator, og de rullende LED'er vil fryse ved deres nuværende positioner.

Design Eksampdel 2: Målretning af et MAX V Device Development Kit

I Design Example 2, divideres oscillatorens udgangsfrekvens med 221, før en 2-bit tæller clockes. Outputtet fra denne 2-bit tæller bruges til at drive LED'erne og demonstrerer derved den interne oscillator på MAX V enhedsudviklingssættet.

5M570Z Pin Assignments for Design Example 2 Brug af MAX V Device Development Kit

5M570Z Pin Tildelinger
Signal	Stift	Signal	Stift
pb0	M9	LED[0]	P4
osc	M4	LED[1]	R1
clk	P2	—	—

Følg disse trin for at demonstrere dette design på MAX V-udviklingssættet

1. Sæt USB-kablet i USB-stikket for at tænde for enheden.
2. Download designet på MAX V-enheden gennem det indlejrede Intel FPGA-downloadkabel.
3. Vær opmærksom på de blinkende LED'er (LED[0] og LED[1]). Ved at trykke på pb0 på demokortet deaktiveres den interne oscillator, og de blinkende lysdioder fryser i deres nuværende tilstand.

Dokumentrevisionshistorik for AN 496: Brug af den interne oscillator IP-kerne

Dato	Version	Ændringer
november 2017	2017.11.06	Tilføjet support til følgende enheder: Cyklon III Cyklon IV Cyklonen V Intel Cyclone 10 GX Intel Cyclone 10 LP Arria II GX Arria V Intel Arria 10 Stratix V Intel Stratix 10 Ændrede dokumentets titel fra Brug af den interne oscillator i Altera MAX-serien til Brug af den interne oscillator IP-kerne at inkludere andre understøttede enheder. Omdøbt som Intel.
november 2014	2014.11.04	Opdaterede frekvensen for udelt intern oscillator og output-ur fra interne oscillatorfrekvensværdier for MAX 10 enheder i tabellen Frekvensområde for understøttede Altera-enheder.
september 2014	2014.09.22	Tilføjet MAX 10 enheder.
januar 2011	2.0	Opdateret til at inkludere MAX V-enheder.
december 2007	1.0	Første udgivelse.

ID: 683653
Version: 2017.11.06

Dokumenter/ressourcer

intel AN 496 ved hjælp af den interne oscillator IP-kerne [pdf] Instruktioner AN 496 Brug af den interne Oscillator IP Core, AN 496, Brug af den interne Oscillator IP Core, Intern Oscillator IP Core, Oscillator IP Core, IP Core, Core

Referencer

• Brugermanual