Intel AN 496 utilisant le noyau IP de l'oscillateur interne

Utilisation du noyau IP de l'oscillateur interne

Les appareils Intel® pris en charge offrent une fonction d'oscillateur interne unique. Comme indiqué dans la conception exampComme décrit dans cette note d'application, les oscillateurs internes constituent un excellent choix pour mettre en œuvre des conceptions qui nécessitent une horloge, économisant ainsi l'espace embarqué et les coûts associés aux circuits d'horloge externes.

Informations connexes

• Ex de conceptionample pour MAX® II
  • Fournit la conception MAX® II files pour cette note d'application (AN 496).
• Ex de conceptionample pour MAX® V
  • Fournit la conception MAX® V files pour cette note d'application (AN 496).
• Ex de conceptionampfichier pour Intel MAX® 10
  • Fournit la conception Intel MAX® 10 files pour cette note d'application (AN 496).

Oscillateurs internes

La plupart des conceptions nécessitent une horloge pour un fonctionnement normal. Vous pouvez utiliser le noyau IP de l'oscillateur interne comme source d'horloge dans la conception de l'utilisateur ou à des fins de débogage. Avec un oscillateur interne, les appareils Intel pris en charge ne nécessitent pas de circuit d'horloge externe. Par exempleample, vous pouvez utiliser l'oscillateur interne pour répondre aux exigences de synchronisation d'un contrôleur LCD, d'un contrôleur de bus de gestion système (SMBus) ou de tout autre protocole d'interfaçage, ou pour implémenter un modulateur de largeur d'impulsion. Cela aide à minimiser le nombre de composants, l'espace carte et réduit le coût total du système. Vous pouvez instancier l'oscillateur interne sans instancier la mémoire flash utilisateur (UFM) en utilisant le cœur IP de l'oscillateur des appareils Intel pris en charge dans le logiciel Intel Quartus® Prime pour les appareils MAX® II et MAX V. Pour les appareils Intel MAX 10, les oscillateurs sont séparés de l'UFM. La fréquence de sortie de l'oscillateur, osc, correspond à un quart de la fréquence non divisée de l'oscillateur interne.

Plage de fréquences pour les appareils Intel pris en charge

Appareils	Horloge de sortie de l'oscillateur interne (1) (MHz)
MAXII	3.3 – 5.5
V MAX	3.9 – 5.3
Intel MAX10	55 – 116 (2), 35 – 77 (3)

1. Le port de sortie pour le noyau IP de l'oscillateur interne est osc dans les appareils MAX II et MAX V, et clkout dans tous les autres appareils pris en charge.

Appareils	Horloge de sortie de l'oscillateur interne (1) (MHz)
Cyclone® III (4)	80 (max)
Cyclone IV	80 (max)
Cyclone V	100 (max)
Intel Cyclone 10 GX	100 (max)
Processeur Intel Cyclone 10 LP	80 (max)
Arria® II GX	100 (max)
Arria V	100 (max)
Intel® Arria 10	100 (max)
Stratix®V	100 (max)
Intel® Stratix 10	170 – 230

1. Le port de sortie pour le noyau IP de l'oscillateur interne est osc dans les appareils MAX II et MAX V, et clkout dans tous les autres appareils pris en charge.
2. Pour 10M02, 10M04, 10M08, 10M16 et 10M25.
3. Pour 10M40 et 10M50.
4. Pris en charge dans le logiciel Intel Quartus Prime version 13.1 et antérieure.

Oscillateur interne dans le cadre de l'UFM pour les appareils MAX II et MAX V

L'oscillateur interne fait partie du bloc Program Erase Control, qui contrôle la programmation et l'effacement de l'UFM. Le registre de données contient les données à envoyer ou à récupérer à partir de l'UFM. Le registre d'adresse contient l'adresse à partir de laquelle les données sont récupérées ou l'adresse à laquelle les données sont écrites. L'oscillateur interne du bloc UFM est activé lorsque l'opération ERASE, PROGRAM et READ est exécutée.

Description de la broche du noyau IP de l'oscillateur interne

Signal	Description
obscène	Utilisez pour activer l'oscillateur interne. Entrée haute pour activer l'oscillateur.
osc/clkout (5)	Sortie de l'oscillateur interne.

Utilisation de l'oscillateur interne dans les appareils MAX II et MAX V

L'oscillateur interne a une seule entrée, oscena, et une seule sortie, osc. Pour activer l'oscillateur interne, utilisez oscena. Lorsqu'il est activé, une horloge avec la fréquence est mise à disposition à la sortie. Si l'oscena est au niveau bas, la sortie de l'oscillateur interne est au niveau haut constant.

Pour instancier l'oscillateur interne, suivez ces étapes

1. Dans le menu Outils du logiciel Intel Quartus Prime, cliquez sur Catalogue IP.
2. Dans la catégorie Bibliothèque, développez les fonctions de base et les E/S.
3. Sélectionnez l'oscillateur MAX II/MAX V et après avoir cliqué sur Ajouter, l'éditeur de paramètres IP apparaît. Vous pouvez maintenant sélectionner la fréquence de sortie de l'oscillateur.
4. Dans les bibliothèques de simulation, le modèle files qui doivent être inclus sont répertoriés. Cliquez sur Suivant.
5. Sélectionnez le files à créer. Cliquez sur Terminer. La sélection files sont créés et accessibles depuis la sortie file dossier. Une fois le code d'instanciation ajouté au file, l'entrée oscena doit être réalisée sous forme de fil et affectée d'une valeur logique de "1" pour activer l'oscillateur.

Utilisation de l'oscillateur interne dans tous les appareils pris en charge (à l'exception des appareils MAX II et MAX V)

L'oscillateur interne a une seule entrée, oscena, et une seule sortie, osc. Pour activer l'oscillateur interne, utilisez oscena. Lorsqu'il est activé, une horloge avec la fréquence est mise à disposition à la sortie. Si l'oscena est au niveau bas, la sortie de l'oscillateur interne est au niveau bas constant.

Pour instancier l'oscillateur interne, suivez ces étapes

1. Dans le menu Outils du logiciel Intel Quartus Prime, cliquez sur Catalogue IP.
2. Dans la catégorie Bibliothèque, développez les fonctions de base et la programmation de la configuration.
3. Sélectionnez Oscillateur interne (ou Horloge de configuration Intel FPGA S10 pour les appareils Intel Stratix 10) et après avoir cliqué sur Ajouter, l'éditeur de paramètres IP apparaît.
4. Dans la boîte de dialogue Nouvelle instance IP :
   • Définissez le nom de niveau supérieur de votre IP.
   • Sélectionnez la famille d'appareils.
   • Sélectionnez l'appareil.
5. Cliquez sur OK.
6. Pour générer le HDL, cliquez sur Générer HDL.
7. Cliquez sur Générer.

Les sélectionnés files sont créés et accessibles depuis la sortie file dossier comme spécifié dans le chemin du répertoire de sortie. Une fois le code d'instanciation ajouté au file, l'entrée oscena doit être réalisée sous forme de fil et affectée d'une valeur logique de "1" pour activer l'oscillateur.

Mise en œuvre

Vous pouvez implémenter ces conception exampavec les appareils MAX II, MAX V et Intel MAX 10, qui ont tous la fonction d'oscillateur interne. La mise en œuvre implique la démonstration de la fonction d'oscillateur interne en attribuant la sortie de l'oscillateur à un compteur et en pilotant les broches d'E/S à usage général (GPIO) sur les appareils MAX II, MAX V et Intel MAX 10.

Ex de conceptionample 1 : Cibler une carte de démonstration MDN-82 (appareils MAX II)

Ex de conceptionample 1 est conçu pour piloter les LED afin de créer un effet de défilement, démontrant ainsi l'oscillateur interne à l'aide de la carte de démonstration MDN-82.

Affectation des broches EPM240G pour Design Example 1 Utilisation de la carte de démonstration MDN-82

Affectation des broches EPM240G
Signal	Épingle	Signal	Épingle
d2	Broche 69	d3	Broche 40
d5	Broche 71	d6	Broche 75
d8	Broche 73	d10	Broche 73
d11	Broche 75	d12	Broche 71
d4_1	Broche 85	d4_2	Broche 69
d7_1	Broche 87	d7_2	Broche 88
d9_1	Broche 89	d9_2	Broche 90
sw9	Broche 82	—	—

Attribuez les broches inutilisées comme entrée tri-énoncée dans le logiciel Intel Quartus Prime.

Pour démontrer cette conception sur la carte de démonstration MDN-B2, suivez ces étapes

1. Mettez la carte de démonstration sous tension (à l'aide de l'interrupteur à glissière SW1).
2. Téléchargez la conception sur le MAX II CPLD via le JTAG JP5 sur la carte de démonstration et un câble de programmation conventionnel (Intel FPGA Parallel Port Cable ou Intel FPGA Download Cable). Maintenez SW4 sur la carte de démonstration enfoncé avant et pendant le début du processus de programmation. Une fois terminé, éteignez l'alimentation et retirez le JTAG connecteur.
3. Observez la séquence de défilement des LED sur les LED rouges et les LED bicolores. Appuyer sur SW9 sur la carte de démonstration désactive l'oscillateur interne et les LED de défilement se figeront à leurs positions actuelles.

Ex de conceptionample 2 : Cibler un kit de développement d'appareils MAX V

Dans la conception Example 2, la fréquence de sortie de l'oscillateur est divisée par 221 avant de cadencer un compteur 2 bits. La sortie de ce compteur 2 bits est utilisée pour piloter les LED, démontrant ainsi l'oscillateur interne sur le kit de développement de l'appareil MAX V.

Affectation des broches du 5M570Z pour la conception Example 2 Utilisation du kit de développement d'appareils MAX V

Affectation des broches du 5M570Z
Signal	Épingle	Signal	Épingle
pb0	M9	DEL[0]	P4
osc	M4	DEL[1]	R1
clac	P2	—	—

Pour démontrer cette conception sur le kit de développement MAX V, suivez ces étapes

1. Branchez le câble USB dans le connecteur USB pour allumer l'appareil.
2. Téléchargez la conception sur l'appareil MAX V via le câble de téléchargement Intel FPGA intégré.
3. Observez les LED clignotantes (LED[0] et LED[1]). Appuyer sur pb0 sur la carte de démonstration désactive l'oscillateur interne et les LED clignotantes se figeront à leur état actuel.

Historique de révision du document pour AN 496 : Utilisation du noyau IP de l'oscillateur interne

Date	Version	Changements
Novembre 2017	2017.11.06	Ajout de la prise en charge des appareils suivants : Cyclone III Cyclone IV Cyclone V Intel Cyclone 10 GX Processeur Intel Cyclone 10 LP Arria II GX Arria V Intel® Arria 10 Stratix V Intel® Stratix 10 Modification du titre du document de Utilisation de l'oscillateur interne dans la série Altera MAX à Utilisation du noyau IP de l'oscillateur interne pour inclure d'autres appareils pris en charge. Rebaptisé Intel.
Novembre 2014	2014.11.04	Mise à jour de la fréquence de l'oscillateur interne non divisé et de l'horloge de sortie à partir des valeurs de fréquence de l'oscillateur interne pour les appareils MAX 10 dans le tableau Plage de fréquences pour les appareils Altera pris en charge.
Septembre 2014	2014.09.22	Ajout de MAX 10 appareils.
Janvier 2011	2.0	Mise à jour pour inclure les appareils MAX V.
Décembre 2007	1.0	Version initiale.

IDENTIFIANT: 683653
Version: 2017.11.06

Documents / Ressources

Intel AN 496 utilisant le noyau IP de l'oscillateur interne [pdf] Instructions AN 496 utilisant le noyau IP de l'oscillateur interne, AN 496, utilisant le noyau IP de l'oscillateur interne, noyau IP de l'oscillateur interne, noyau IP de l'oscillateur, noyau IP, noyau

Références

• Manuel d'utilisation